配线架电路的制作方法
【技术领域】
[0001]本实用新型涉及一种配线技术，特别涉及一种配线架电路。
【背景技术】
[0002]目前，很多可以通过网线供电的设备都没有设计可以通过网线受电的模块，而是以外加电源的方式供电造成空间和成本的浪费；而有些网络终端设备虽然通过网线供电，但它是通过外加电源供电，不符合IEEE802.3af、at标准是假Ρ0Ε。
【实用新型内容】
[0003]本实用新型是为了解决上述问题而进行的，目的在于提供一种多连接槽口、监控方便的配线架电路。
[0004]本实用新型提供的配线架电路，具有这样的特征，包括:PS E芯片(A )、程序接口
(B)、电源输入口(G)、磁珠(E)、瞬态抑止二极管(D1)、负温度系数热敏电阻(R1)、第一陶瓷电容(C1)、串联熔断器(F)、第一陶瓷电容(C1)、共模电感(L)、第二陶瓷电容(C2)、第一铝电解电容(C11)、第三陶瓷电容(C3)、第二铝电解电容(C12)、第四陶瓷电容(C4)、第三铝电解电容(C13)、普通电阻(R2)以及发光二极管(D2)，
[0005]其中，PSE芯片(A)的第二十四管脚与程序接口(B)的第三输入接口相连接，PSE芯片(A)的第二十五管脚与程序接口(B)的第二输入接口相连接，PSE芯片(A)的第二十六管脚分别与程序接口(B)的第一输入接口相连接，PES芯片(A)与电源输入口(G)相连接，电源输入口(G)的第一输出接口与磁珠(E)的一端相连接，磁珠(E)的另一端与瞬态抑止二极管(D1)的负极、负温度系数热敏电阻(R1)的一端分别相连接，负温度系数热敏电阻(R1)的另一端与串联熔断器(F)的一端相连接，串联熔断器(F)的另一端与第一陶瓷电容(C1)的正极、共模电感(L)的一端分别相连接，共模电感(L)的另一端与第二陶瓷电容(C2)的正极、第一铝电解电容(C11)的一端、第三陶瓷电容(C3)的正极、第二铝电解电容(C12)的一端、第四陶瓷电容(C4)的正极、第三铝电解电容(C13)的一端、普通电阻(R2)的一端并联在一起，普通电阻(R2)的另一端与发光二极管(D2)的正极相连接，发光二极管(D2)的负极、第二陶瓷电容(C2)的负极、第一铝电解电容(C11)的另一端、第三陶瓷电容(C3)的负极、第二铝电解电容(C12)的另一端、第四陶瓷电容(C4)的负极、第三铝电解电容(C13)的另一端、第一陶瓷电容(C1)的负极、瞬态抑止二极管(D1)的正极、电源输入口(G)的第二输入接口、电源输入口(G)的第三输入接口并联在一起并且接地。
[0006]本实用新型提供的配线架电路，还具有这样的特征:其中，PS E芯片(A)符合IEEE802.3af 标准。
[0007]实用新型作用和效果
[0008]根据本实用新型所涉及配线架电路，含符合IEEE802.3af标准供电芯片的供电端设备，能接入综合布线工程中具有标准Ρ0Ε系统的受电端设备，并提供基于TIA/EIA-568-C.2标准中100Base-TX超五类的网络端接，本产品适用于:金融、政府、电信、学校、医院、商场、机场、酒店、工厂、交通、图书馆、博物馆、写字楼，等场所。
【附图说明】
[0009]图1是本实用新型在实施例中的配线架电路的供电电路的电路图；以及
[0010]图2是本实用新型在实施例中的配线架电路的受电电路的电路图。
【具体实施方式】
[0011]以下参照附图及实施例对本实用新型所涉及的配线架电路作详细的描述。
[0012]图1是本实用新型在实施例中的配线架电路的供电电路的电路图。
[0013]图2是本实用新型在实施例中的配线架电路的受电电路的电路图。
[0014]如图1和图2所示，配线架电路具有:PSE芯片A、程序接口 B、电源输入口 G、磁珠E、瞬态抑止二极管D1、负温度系数热敏电阻R1、串联熔断器F、第一陶瓷电容C1、共模电感L、第二陶瓷电容C2、第一铝电解电容C11、第三陶瓷电容C3、第二铝电解电容C12、第四陶瓷电容C4、第三铝电解电容C13、普通电阻R2以及发光二极管D2。
[0015]PES芯片A符合IEEE802.3af标准。此芯片的受电范围为DC 44V?57V，典型值是48V，本实施例选用的这款PSE芯片A有自动，半自动，和通过微控制器编程的电源管理模式，当PSE芯片A受电开始工作时，在端口会输出一个很小的电压，直到在线缆上检测到一个符合IEEE802.3af标准的受电端设备，这时供电端会根据受电端的功耗进行分类，直至达到受电端所需的功耗。
[0016]PSE芯片A的第二十四管脚与程序接口 B的第三输入接口相连接，PSE芯片A的第二十五管脚与程序接口 B的第二输入接口相连接，PSE芯片A的第二十六管脚分别与程序的第一输入接口相连接，PES芯片A与电源输入口G相连接，电源输入口G的第一输出接口与磁珠E的一端相连接，磁珠E的另一端与瞬态抑止二极管D1的负极、负温度系数热敏电阻R1的一端分别相连接，负温度系数热敏电阻R1的另一端与串联熔断器F的一端相连接，串联熔断器F的另一端与第一陶瓷电容C1的正极、共模电感L的一端分别相连接，共模电感L的另一端与第二陶瓷电容C2的正极、第一铝电解电容C11的一端、第三陶瓷电容C3的正极、第二铝电解电容C12的一端、第四陶瓷电容C4的正极、第三铝电解电容C13的一端、普通电阻R2的一端并联在一起，普通电阻R2的另一端与发光二极管D2的正极相连接，发光二极管D2的负极、第二陶瓷电容C2的负极、第一铝电解电容C11的另一端、第三陶瓷电容C3的负极、第二铝电解电容C12的另一端、第四陶瓷电容C4的负极、第三铝电解电容C13的另一端、第一陶瓷电容C1的负极、瞬态抑止二极管D1的正极、电源输入口 G的第二输入接口、电源输入口G的第三输入接口并联在一起并且接地。
[0017]实施例的作用与效果
[0018]根据本实施例所涉及配线架电路，含符合IEEE802.3af标准供电芯片的供电端设备，能接入综合布线工程中具有标准Ρ0Ε系统的受电端设备，并提供基于TIA/EIA-568-C.2标准中100Base-TX超五类的网络端接，本产品适用于:金融、政府、电信、学校、医院、商场、机场、酒店、工厂、交通、图书馆、博物馆、写字楼，等场所。
[0019]上述实施方式为本实用新型的优选案例，并不用来限制本实用新型的保护范围。
【主权项】
1.一种配线架电路，其特征在于，包括: PSE芯片(A)、程序接口(B)、磁珠(E)、瞬态抑止二极管(D1)、负温度系数热敏电阻(R1)、串联熔断器(F)、第一陶瓷电容(C1)、共模电感(L)、第二陶瓷电容(C2)、第一铝电解电容(C11)、第三陶瓷电容(C3)、第二铝电解电容(C12)、第四陶瓷电容(C4)、第三铝电解电容(C13)、普通电阻(R2)以及发光二极管(D2)， 其中，所述PSE芯片(A)的第二十四管脚与所述程序接口(B)的第三输入接口相连接，所述PSE芯片(A)的第二十五管脚与所述程序接口(B)的第二输入接口相连接，所述PSE芯片(A)的第二十六管脚分别与所述程序的第一输入接口相连接，所述程序接口(B)的第一输出接口与所述磁珠(E)的一端相连接，所述磁珠(E)的另一端与所述瞬态抑止二极管(D1)的负极、所述负温度系数热敏电阻(R1)的一端分别相连接，所述负温度系数热敏电阻(R1)的另一端与所述串联熔断器(F)的一端相连接，所述串联熔断器(F)的另一端与所述第一陶瓷电容(C1)的正极、所述共模电感(L)的一端分别相连接，所述共模电感(L)的另一端与所述第二陶瓷电容(C2)的正极、第一铝电解电容(C11)的一端、第三陶瓷电容(C3)的正极、第二铝电解电容(C12)的一端、第四陶瓷电容(C4)的正极、第三铝电解电容(C13)的一端、所述普通电阻(R2)的一端并联在一起，所述普通电阻(R2)的另一端与所述发光二极管(D2)的正极相连接，所述发光二极管(D2)的负极、所述第二陶瓷电容(C2)的负极、第一铝电解电容(C11)的另一端、第三陶瓷电容(C3)的负极、第二铝电解电容(C12)的另一端、第四陶瓷电容(C4)的负极、第三铝电解电容(C13)的另一端、所述第一陶瓷电容(C1)的负极、所述瞬态抑止二极管(D1)的正极、所述程序接口(B)的第二输入接口、所述程序接口(B)的第三输入接口并联在一起并且接地。2.根据权利要求1所述的配线架电路，其特征在于: 其中，所述PSE芯片(A)符合IEEE802.3af标准。
【专利摘要】本实用新型提供的配线架电路，具有这样的特征，包括：PSE芯片(A)、程序接口(B)、磁珠(E)、瞬态抑止二极管(D1)、负温度系数热敏电阻(R1)、串联熔断器(F)、第一陶瓷电容(C1)、共模电感(L)、第二陶瓷电容(C2)、第一铝电解电容(C11)、第三陶瓷电容(C3)、第二铝电解电容(C12)、第四陶瓷电容(C4)、第三铝电解电容(C13)、普通电阻(R2)以及发光二极管(D2)。
【IPC分类】H04Q1/14
【公开号】CN205142438
【申请号】CN201520963226
【发明人】余彪, 王秋萍, 赵默格, 赵志伟
【申请人】普天线缆集团(上海)楼宇智能有限公司
【公开日】2016年4月6日
【申请日】2015年11月26日