1553b总线通信系统的制作方法
【技术领域】
[0001]本实用新型涉及通信总线技术领域,具体地指一种1553B总线通信系统。
【背景技术】
[0002]MIL-STD-1553总线(简称1553B总线)是美国国防部制定的一种具有可确定性且传输可靠的数据总线,属于双冗余备份的时分制多路传输总线,被广泛应用于飞机、车辆、舰船、航天等领域中。在物理层1553B总线主要由总线控制器(BC)、远程终端(RT)、总线监视器(BM)、耦合器以及电缆等组成,其中BC、RT、BM为通信终端。当前的通信终端大多采用一只专用的第三方1553B协议芯片结合一只CPU的设计方案。
[0003]当前通信终端设计方案的体积偏大。专用的第三方1553B协议芯片体积较大,加上为其配套的电源、CPU、变压器等,整个通信终端的电路板面积达到了 100mmX80mm,而其应用的飞机、航天等领域往往对于体积和重量有严格的要求,增加了通信终端整体方案设计的难度。
[0004]当前通信终端设计方案的成本偏高。目前市场上专用的第三方1553B协议芯片价格昂贵,单片价格均不低于10000元,使得通信终端成本大幅上升,即降低了经济效益也降低了通信终端的竞争力。
[0005]当前通信终端设计方案的浪费偏高。专用的第三方1553B协议芯片内集成了完整的1553B协议,完全兼容BC、RT、BM三种工作模式,可通过软件设置。实际应用中,1553B总线上的通信终端往往工作在单一模式,为兼容其他模式而消耗的资源就形成了浪费。
[0006]当前通信终端设计方案的灵活性不足。1553B总线上的通信终端通常作为通信协议的转换接口,即将1553B总线通信转换成连接在总线上的其他设备或系统内部使用的其他通信协议,如CAN或者RS422。当前的通信终端受所选用CPU硬件资源的限制,无法实现内部通信接口的灵活扩展。
【实用新型内容】
[0007]本实用新型的目的就是要提供一种1553B总线通信系统,该系统有效弥补现有方案在体积、价格和适应性等方面的缺陷。
[0008]为实现此目的,本实用新型所设计的1553B总线通信系统,其特征在于:它包括现场可编程门阵列、第一总线变压器、第二总线变压器、总线收发器、通信接口模块和时钟模块,其中,所述第一总线变压器和第二总线变压器的初级均用于连接1553B总线,第一总线变压器和第二总线变压器的次级分别通过总线收发器连接现场可编程门阵列的1553B数据通信端,通信接口模块的第一通信端连接现场可编程门阵列的串口数据通信端,通信接口模块的第二通信端用于连接串口通信总线,所述时钟模块的时钟信号输出端连接现场可编程门阵列的时钟信号输入端。
[0009]本实用新型利用一只现场可编程门阵列(FPGA,Field —Programmable GateArray)芯片替代当前主流1553B通信终端采用的一只专用的第三方1553B协议芯片与一只CPU的设计方案,大大降低了电路体积和成本。同时,规避了专用的第三方1553B协议芯片与CPU采用的外部引脚连接方式,消除了两芯片间由于受到外部干扰而互相影响的可能性,提高了通信终端处理大量数据的能力和工作稳定性。
[0010]本实用新型在现场可编程门阵列内部模块设计方面,仅保留了1553B总线协议中涉及到的部分,规避了当前主流1553B通信终端设计时对专用的第三方1553B协议芯片复杂的配置过程,降低了通信终端的设计难度。同时,由于采用硬件编程语言进行1553B总线协议的裁剪设计,降低了由于协议不匹配导致的通信异常的可能性,提高了通信终端的可靠性。
[0011]本实用新型的通信接口电路的类型和数量可根据实际需要灵活扩展,提高了通信终端的适应性。
【附图说明】
[0012]图1为本实用新型的结构不意图;
[0013]其中,I一现场可编程门阵列、1.1一时钟管理模块、1.2—第一解码器、1.3—第一编码器、1.4一协议处理器、1.5—随机存取存储读写控制器、1.6—通用异步收发传输控制器、1.7—随机存取存储器、1.8—第二解码器、1.9 一第二编码器、2—第一总线变压器、3—第二总线变压器、4 一总线收发器、5—通信接口模块、6—时钟模块。
【具体实施方式】
[0014]以下结合附图和具体实施例对本实用新型作进一步的详细说明:
[0015]如图1所示1553B总线通信系统,它包括现场可编程门阵列1、第一总线变压器2、第二总线变压器3、总线收发器4、通信接口模块5和时钟模块6,其中,所述第一总线变压器2和第二总线变压器3的初级均用于连接1553B总线,第一总线变压器2和第二总线变压器3的次级分别通过总线收发器4连接现场可编程门阵列I的1553B数据通信端,通信接口模块5的第一通信端连接现场可编程门阵列I的串口数据通信端,通信接口模块5的第二通信端用于连接串口通信总线,所述时钟模块6的时钟信号输出端连接现场可编程门阵列I的时钟信号输入端。通信接口模块5负责实现1553B通信协串口通信协议的转换,可灵活定制协议类型。
[0016]上述第一总线变压器2和第二总线变压器3均采用标准的1553B隔离变压器。
[0017]上述总线收发器4负责实现发送与接收的切换以及变压器9V端差分信号与FPGA端3.3V电平信号转换,采用标准的1553B收发器,电压规格为3.3V,与FPGA电平匹配。
[0018]上述时钟模块6采用晶体振荡器,具有高精度以及良好的温度特性,时钟频率选择为64MHz,以保证输出波形脉宽的精度以及编解码的实时性符合协议要求。
[0019]上述技术方案中,所述现场可编程门阵列I包括时钟管理模块1.1、第一解码器1.2、第一编码器1.3、第二解码器1.8、第二编码器1.9、协议处理器1.4、随机存取存储(RAM)读写控制器I.5、通用异步收发传输(Universal Asynchronous Receiver/Transmitter,UART)控制器1.6和随机存取存储器1.7(^11(10111 access memory,RAM),所述时钟管理模块
1.1的输入端连接时钟模块6的时钟信号输出端,时钟管理模块1.1的第一输出端连接协议处理器1.4的时钟接口,时钟管理模块1.1的第二输出端连接通用异步收发传输控制器1.6的时钟接口,总线收发器4的第一通信接口连接第一总线变压器2的次级,总线收发器4的第二通信接口连接第二总线变压器3的次级,第一解码器1.2的输入通道连接总线收发器4的第三通信接口,第一编码器1.3的输出通道连接总线收发器4的第四通信接口,第二解码器1.8的输入通道连接总线收发器4的第五通信接口,第二编码器1.9的输出通道连接总线收发器4的第六通信接口,所述第一解码器1.2和第二解码器1.8的信号输出端连接协议处理器1.4的解码数据输入端,第一编码器1.3和第二编码器1.9的编码数据通信端连接协议处理器1.4的编码数据通信端;
[0020]所述协议处理器1.4的控制总线通信端、数据总线通信端和地址总线通信端分别通过控制总线、数据总线和地址总线连接通用异步收发传输控制器1.6的控制总线通信端、数据总线通信端和地址总线通信端;通用异步收发传输控制器1.6的串口数据通信端为现场可编程门阵列I的串口数据通信端;