一种数据处理器的制造方法
【专利摘要】一种数据处理器，包括CPU处理单元、进程调度芯片、预处理单元和接口单元，所述CPU处理单元包括多个嵌入设置的CPU，预处理单元设置有多个FPGA，接口单元包括SMT-1接口、RJ-45接口、SC光纤接口和FDDI接口，各个嵌入设置的CPU通过电路与进程调度芯片后端连接，所述FPGA包括区分电路、逻辑处理模块、外部协议处理器和汇总电路，逻辑处理模块和外部协议处理器的前端均与区分电路后端连接，逻辑处理模块和外部协议处理器的后端均与汇总电路前端连接，各个接口后端与对应的区分电路前端连接，各个汇总电路与进程调度芯片前端对应位置连接，本实用新型结构简单，设备体积小，灵活性强，解决了FPGA处理业务数据的瓶颈问题，能够实现高效的数据处理能力。
【专利说明】
一种数据处理器
技术领域
[0001 ]本实用新型涉及数据处理技术领域，具体是一种数据处理器。
【背景技术】
[0002]常用的数据处理设备采用服务器集成网卡的方式，服务器体积庞大、耗电；网卡受限于服务器的机箱尺寸限制，以及传统的CPU工/0总线限制，数据端口少，处理效率低。在高速数据处理中，还经常采用分布式部署的方式，必要时，在前端加入数据分流设备，对数据进行预处理，系统庞大，不仅仅满足不了节能减排的要求，而且增加系统的成本。另外，业务数据在FPGA内部分为两大模块处理，分别是协议处理模块和逻辑处理模块。“协议处理模±夬”运用的是FPGA内部的N1S软核，实现信令MTP2层协议处理；“逻辑处理模块”运用的是FPGA内部的逻辑资源，实现语音数据的IP转换处理。FPGA内部的逻辑资源强大，相比之下，协议处理能力就比较低下，这样导致FPGA在处理上述业务数据时，存在处理能力瓶颈，限制整个网关多业务数据处理系统的能力，无法充分实现网关多业务数据高效处理。
【实用新型内容】
[0003]本实用新型的目的在于提供一种结构简单，设备体积小，解决FPGA处理业务数据的瓶颈问题，实现高效数据处理能力的数据处理器，以解决上述【背景技术】中提出的问题。
[0004]为实现上述目的，本实用新型提供如下技术方案:
[0005]—种数据处理器，包括CPU处理单元、进程调度芯片、预处理单元和接口单元，所述CPU处理单元包括多个嵌入设置的CPU，预处理单元设置有多个FPGA，接口单元包括SMT-1接口、RJ_45接口、SC光纤接口和H)DI接口，各个嵌入设置的CPU通过电路与进程调度芯片后端连接，所述FPGA包括区分电路、逻辑处理模块、外部协议处理器和汇总电路，逻辑处理模块和外部协议处理器的前端均与区分电路后端连接，逻辑处理模块和外部协议处理器的后端均与汇总电路前端连接，各个接口后端与对应的区分电路前端连接，各个汇总电路与进程调度芯片前端对应位置连接。
[0006]进一步的，所述CPU处理单元、进程调度芯片、预处理单元和接口单元均由双冗余电源提供电源。
[0007]进一步的，所述双冗余电源为交流电源或直流电源。
[0008]进一步的，所述外部协议处理器为ARM、PR0WER PC或DSP处理器。
[0009]与现有技术相比，本实用新型的有益效果是:接口单元包括SMT-1接口、RJ_45接口、SC光纤接口和H)DI接口，规避了常规应用中网卡的限制，可以根据实际业务数据处理需要选择对应的接口单元连接，对接入链路提供最大的灵活性;采用嵌入设置的CPU，使得整个装置体积小，重量轻，节约功耗和体积;通过区分电路将导入的业务数据区分为语音数据和协议数据，逻辑处理模块对语音数据进行处理，外部协议处理器对协议数据进行处理，通过汇总电路再将预处理后的语音数据和协议数据汇总，然后发送到进程调度芯片内进行下一步的数据处理，通过外部协议处理器与逻辑处理模块配合协调工作，充分利用FPGA强大的逻辑处理能力，解决FPGA处理的瓶颈问题，实现业务数据的高效处理。综上，本实用新型结构简单，设备体积小，灵活性强，解决了FPGA处理业务数据的瓶颈问题，能够实现高效的数据处理能力。
【附图说明】
[0010]图1为一种数据处理器的结构示意图。
[0011]图中:1-CPU处理单元，2-进程调度芯片，3-汇总电路，4-外部协议处理器，5_逻辑处理模块，6-区分电路，7-FDDI接口，8-SC光纤接口，9_RJ_45接口，10-SMT-1接口。
【具体实施方式】
[0012]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0013]请参阅图1，本实用新型实施例中，一种数据处理器，包括CPU处理单元1、进程调度芯片2、预处理单元和接口单元，所述CPU处理单元I包括多个嵌入设置的CPU，预处理单元设置有多个FPGA，接口单元包括SMT-1接口 10、RJ-45接口 9、SC光纤接口 8和H)DI接口 7，用户可以根据实际需要选择使用接口，灵活性好，各个嵌入设置的CPU通过电路与进程调度芯片2后端连接，所述FPGA包括区分电路6、逻辑处理模块5、外部协议处理器4和汇总电路3，逻辑处理模块5和外部协议处理器4的前端均与区分电路6后端连接，逻辑处理模块5和外部协议处理器4的后端均与汇总电路3前端连接，各个接口后端与对应的区分电路6前端连接，各个汇总电路3与进程调度芯片2前端对应位置连接。
[0014]实施例中，所述CPU处理单元1、进程调度芯片2、预处理单元和接口单元均由双冗余电源(图中未示出)提供电源。
[0015]实施例中，所述双冗余电源为交流电源或直流电源。
[0016]实施例中，所述外部协议处理器4为ARM、PR0WER PC或DSP处理器，其中，ARM处理器可以是具备强大协议处理能力的ARM9处理器。
[0017]本实用新型的工作原理是:接口单元包括SMT-1接口 10、RJ-45接口 45、SC光纤接口8和FDDI接口 7，规避了常规应用中网卡的限制，可以根据实际业务数据处理需要选择对应的接口单元连接，对接入链路提供最大的灵活性;采用嵌入设置的CPU，使得整个装置体积小，重量轻，节约功耗和体积;通过区分电路6将导入的业务数据区分为语音数据和协议数据，逻辑处理模块5对语音数据进行处理，外部协议处理器4对协议数据进行处理，通过汇总电路3再将预处理后的语音数据和协议数据汇总，然后发送到进程调度芯片2内进行下一步的数据处理，通过外部协议处理器4与逻辑处理模块5配合协调工作，充分利用FPGA强大的逻辑处理能力，解决FPGA处理的瓶颈问题，实现业务数据的高效处理。
[0018]对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0019]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
【主权项】
1.一种数据处理器，包括CPU处理单元、进程调度芯片、预处理单元和接口单元，其特征在于，所述CHJ处理单元包括多个嵌入设置的CPU，预处理单元设置有多个FPGA，接口单元包括SMT-1接口、RJ-45接口、SC光纤接口和H)DI接口，各个嵌入设置的CPU通过电路与进程调度芯片后端连接，所述FPGA包括区分电路、逻辑处理模块、外部协议处理器和汇总电路，逻辑处理模块和外部协议处理器的前端均与区分电路后端连接，逻辑处理模块和外部协议处理器的后端均与汇总电路前端连接，各个接口后端与对应的区分电路前端连接，各个汇总电路与进程调度芯片前端对应位置连接。2.根据权利要求1所述的一种数据处理器，其特征在于，所述CPU处理单元、进程调度芯片、预处理单元和接口单元均由双冗余电源提供电源。3.根据权利要求2所述的一种数据处理器，其特征在于，所述双冗余电源为交流电源或直流电源。4.根据权利要求1所述的一种数据处理器，其特征在于，所述外部协议处理器为ARM、PROffER PC或DSP处理器。
【文档编号】H04L12/02GK205430271SQ201521055304
【公开日】2016年8月3日
【申请日】2015年12月18日
【发明人】王玮, 徐洪洲, 刘秀芳
【申请人】王玮, 徐洪洲, 刘秀芳