用于智能抄表系统的电力载波路由装置的制造方法
【专利摘要】本实用新型公布了一种用于智能抄表系统的电力载波路由装置，它包括通过电力线与载波表相连的载波模块；所述载波模块通过串口与载波路由模块连接；所述载波路由模块通过串口与集中器连接；所述集中器通过电力线或者GPRS网络或者电话网络与控制台连接；所述载波路由模块包括与路由芯片相连的晶振电路、JTAG调试电路、FLASH模块、以及两个8针单排插针接口XS1和XS2。它能负责低压电力线载波网络的组网和重构，保障电力载波通信网络的可靠性和稳定性。
【专利说明】
用于智能抄表系统的电力载波路由装置
技术领域
[0001] 本实用新型涉及电子技术领域，尤其涉及到一种用于智能抄表系统的电力载波路 由装置。
【背景技术】
[0002] 由于国内电网的复杂性以及单载波或扩频通信方式的电表功能有限，通信速率较 低，所以现有智能抄表系统电力载波路由装置多采用单片微控制器，使得硬件结构和功能 简单，某些路由算法实现比较困难，并且没有片上调试维护功能，需要单独设计电源供电。 因此现有技术智能抄表系统电力载波路由装置硬件结构和功能简单，复杂路由算法实现较 困难;路由模块和载波模块电源分立，需单独设计供电电路;没有片上调试和维护功能。目 前的电力线载波通信主要有窄带单载波通信机制，利用扩频技术来提高通信的抗干扰与抗 截获能力，例如PSK(相位键控调制方式)和S-FSK(窄带双载波复用技术）电力线通信机制。 这些方式不仅频带利用率很低，抗干扰能力差，而且通信速率也低，无法采用高效路由技术 来有效提高通信效果。 【实用新型内容】
[0003] 本实用新型的目的是针对以上问题，提供用于智能抄表系统的电力载波路由装 置，它能负责低压电力线载波网络的组网和重构，保障电力载波通信网络的可靠性和稳定 性。
[0004] 为实现以上目的，本实用新型采用的技术方案是：用于智能抄表系统的电力载波 路由装置，它包括通过电力线与载波表相连的载波模块;所述载波模块通过串口与载波路 由模块连接;所述载波路由模块通过串口与集中器连接;所述集中器通过电力线或者GPRS 网络或者电话网络与控制台连接；所述载波路由模块包括与路由芯片相连的晶振电路、 JTAG调试电路、FLASH模块、以及两个8针单排插针接口 XSl和XS2。
[0005] 进一步的，所述路由芯片采用Stellaris CortexHM微处理器芯片。
[0006] 进一步的，所述FLASH模块采用4MByte大小的串行FLASH芯片25DF321A。
[0007] 进一步的，所述JTAG调试电路采用7脚JTAG仿真调试接口与路由芯片连接。
[0008] 进一步的，所述载波模块和载波路由模块通过8针单排插针接口连接。
[0009] 本实用新型的有益效果：
[0010]本发明智能抄表系统采用多载波正交频分复用(OFDM)调制方式，通信速率得到极 大的提高，实现了电力部门和用户的双向通信。其载波路由装置，设计采用ARM C〇rtex-M4 架构的主控芯片，其优点是片上资源丰富，具有可扩展性和功耗低。模块功能电路包括 FLASH电路、晶振电路、JTAG调度电路、串口电路以及与载波模块接口电路。其主要好处是， 可运行操作系统，实现路由、抄表、调试和维护功能的并行操作，提高了执行速度，从而提高 OFDM智能抄表系统的通信速率;片上资源丰富，可实现复杂的路由算法和调试及维护功能， 增强路由装置的可测试性和可维护性;载波模块和路由模块采用同样的供电电源，不用单 独设计供电电源。
【附图说明】
[0011] 图1为本实用新型整体架构示意图。
[0012] 图2为载波路由模块硬件连接结构示意图。
[0013] 图3为FLASH存储电路图。
[0014] 图4为JTAG调试电路示意图。
[0015]图5为载波模块接口示意图。
[0016] 图6为载波路由模块接口示意图。
【具体实施方式】
[0017] 为了使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图对本实 用新型进行详细描述，本部分的描述仅是示范性和解释性，不应对本实用新型的保护范围 有任何的限制作用。
[0018] 如图1-6所示，本实用新型的具体结构为：用于智能抄表系统的电力载波路由装 置，它包括通过电力线与载波表相连的载波模块;所述载波模块通过串口与载波路由模块 连接;所述载波路由模块通过串口与集中器连接;所述集中器通过电力线或者GPRS网络或 者电话网络与控制台连接;所述载波路由模块包括与路由芯片相连的晶振电路、JTAG调试 电路、FLASH模块、以及两个8针单排插针接口 XSl和XS2。
[0019] 优选的，所述路由芯片采用Stellaris CortexHM微处理器芯片。
[0020] 优选的，所述FLASH模块采用4MByte大小的串行FLASH芯片25DF321A。
[0021 ]优选的，所述JTAG调试电路采用7脚JTAG仿真调试接口与路由芯片连接。
[0022]优选的，所述载波模块和载波路由模块通过8针单排插针接口连接。
[0023] 本实用新型原理如下：
[0024]本实用新型应用于智能抄表系统的载波通信模块，用于实现在电力线上传输数 据，而作为信息传输媒介进行数据或语音传输的通信通路，低压配电网络具有频率选择性 衰减、阻抗不匹配导致的多径衰落和噪声。OFDM载波通信方式，通过将高速串行数据流分割 为低速并行数据流并调制在相互正交的子载波上实现并行传输，能够有效对抗信道多径引 起的码间串扰和衰落引起的误码率，提高抗噪声干扰的能力的同时极大的提高通信速率， 保障尚效路由技术的实施。
[0025] 1.智能抄表系统架构
[0026]如图1所示，为由控制台、集中器、载波路由模块、载波模块和载波电表组成的OFDM 智能抄表系统的系统架构。
[0027]集中器和电能表由控制台负责管理，通过GPRS、公用电话网络或电力线等通信方 式与其通信;集中器用于管理本网内的电能表，根据控制台所设定的抄表时段通过载波路 由模块和载波模块向载波表下发抄读命令，并将从载波表返回的电表数据经过载波模块和 载波路由模块后由集中器上传给控制台。载波路由模块通过串口与集中器进行数据交互， 同时也通过串口与载波模块进行数据交互。载波路由模块主要负责低压电力线载波网络的 组网和重构。
[0028] 2.载波路由模块
[0029] 载波路由模块设计是用于实现低压电力线载波通信组网维护以及与集中器的信 息数据交互，采用德洲仪器的基于4冊〇31^61-]\14内核的5丨61131^3&31^61-]\14微处理器作 为其主控芯片，模块功能电路包括FLASH电路、晶振电路、JTAG调试电路、串口电路以及与载 波模块接口电路等。图2是载波路由模块硬件设计框图。Stellaris C〇rteX-M4微处理器具 有丰富的外设。在本设计中用到的外设主要有:一路SPI 口用来和FLASH模块进行数据通信， 一路串口用来和JTAG调试模块通信，以及一路串口作为与载波模块通信的接口。载波路由 模块的电源由载波模块的电源系统来提供，其通过接口电路XS1和XS2给载波路由模块供 电。
[0030] 3 .FLASH 电路
[0031] FLASH电路主要用于存储路由表及表档案等信息。根据综合考虑及技术分析，最终 采用4MByte大小的串行FLASH芯片25DF321A，该芯片采用单电源3.3V供电，用SPI接口与主 控芯片相连接，最小擦除块为4Kbyte，正常工作时电流最大20mA，空闲状态下功耗极低，数 据最长可保存20年。本电路采用该芯片的参考电路。如图3所示。
[0032] 4 JTAG调试电路
[0033]调试和测试接口不是系统运行必需的，但现代系统运行强调可测试性，调试、测试 接口的设计也越来越受到重视。本电路采用7脚JTAG仿真调试接口，JTAG接口上的信号TCLK 用于测试时钟输入，TDI用于测试数据输入，数据通过TDI输入JTAG 口；TDO用于测试数据输 出，数据通过TDO从JTAG口输出；TMS用于测试模式选择，TMS用来设置JTAG口处于某种特定 的测试模式。TRST用于测试复位，输入引脚，低电平有效。如图4所示。图中的信号JTAG_ TRST#、JTAG_TMS、JTAG_TD0、JTAG_TD I、JTAG_TCLK分别与路由芯片引脚 31、29、2 8、2 7、26 相 连接。
[0034] 5.电源接口电路
[0035]载波模块与载波路由模块的接口使用2个8针单排插针进行连接，接口排列如图5 和图6所示。其管脚定义如表1、表2所示： ΓOO^Al 丰1 γ?ι答咖由汐
[0042]需要说明的是，在本文中，术语"包括"、"包含"或者其任何其他变体意在涵盖非排 他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而 且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有 的要素。
[0043]本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实例的 说明只是用于帮助理解本实用新型的方法及其核心思想。以上所述仅是本实用新型的优选 实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术 领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进、润饰 或变化，也可以将上述技术特征以适当的方式进行组合;这些改进润饰、变化或组合，或未 经改进将实用新型的构思和技术方案直接应用于其它场合的，均应视为本实用新型的保护 范围。
【主权项】
1. 用于智能抄表系统的电力载波路由装置，其特征在于，它包括通过电力线与载波表 相连的载波模块;所述载波模块通过串口与载波路由模块连接;所述载波路由模块通过串 口与集中器连接;所述集中器通过电力线或者GPRS网络或者电话网络与控制台连接;所述 载波路由模块包括与路由芯片相连的晶振电路、JTAG调试电路、FLASH模块、以及两个8针单 排插针接口 XSl和XS2。2. 根据权利要求1所述的用于智能抄表系统的电力载波路由装置，其特征在于，所述路 由芯片采用Stellaris Cortex_M4微处理器芯片。3. 根据权利要求1所述的用于智能抄表系统的电力载波路由装置，其特征在于，所述 FLASH模块采用4MByte大小的串行FLASH芯片25DF321A。4. 根据权利要求1所述的用于智能抄表系统的电力载波路由装置，其特征在于，所述 JTAG调试电路采用7脚JTAG仿真调试接口与路由芯片连接。5. 根据权利要求1所述的用于智能抄表系统的电力载波路由装置，其特征在于，所述载 波模块和载波路由模块通过8针单排插针接口连接。
【文档编号】H04B3/54GK205545348SQ201620396467
【公开日】2016年8月31日
【申请日】2016年5月4日
【发明人】谷志茹, 陈顺科, 黄晓峰, 石伟, 倪世杰
【申请人】湖南工业大学