基带信号处理电路的制作方法
【专利摘要】本实用新型公开了一种基带信号处理电路，包括：用于将输入信号转化为第一电平信号的电平调整电路；用于对所述第一电平信号进行滤波并输出滤波信号的滤波电路；用于将所述滤波信号转换为差分信号的差分电路。采用本实用新型一方面可以将转换信号的直接输入调制芯片，省去了DAC芯片，降低了成本，节省了功耗。另一方面提供了一种基带信号处理电路，可以对信号直接滤波，降低了在FPGA内部涉及软件滤波器的复杂度，节省了FPGA的逻辑资源。
【专利说明】
基带信号处理电路
技术领域
[0001] 本申请设及卫星导航/定位技术领域，尤其设及一种定位解算方法及采用该定位 解算方法的接收机。
【背景技术】
[0002] 在通信领域中对基带信号常采用正交调制方式(如QPSK、16QAM等)进行信号传输。 此调制方式的基带信号处理部分将原始信号首先分成IQ两路模拟信号，经调制忍片调制在 本振信号上，然后在信道上传输。
[0003] 现有的基带信号处理方法大多由FPGA和DAC组成，FPGA产生IQ两路并行的数字信 号，经过DAC生成两路模拟信号，经过驱动忍片，输入到调制忍片中，然后在信道上传输。
[0004] 然而，现有的基带信号处理方法均采用FPGA和DAC结合的架构，成本高，功耗高。并 且，现有的方法中DAC的并行数据接口占用了FPGA较多的引脚资源，在FPGA内部需要对基带 信号进行成形滤波，也占用了FPGA较多的逻辑资源。 【实用新型内容】
[0005] 因此，针对上述现有技术中的不足，并为解决下述至少一个技术问题。
[0006] 本实用新型一方面提供了一种基带信号处理电路，可W将转换信号的直接输入调 制忍片，省去了 DAC忍片，降低了成本，节省了功耗。
[0007] 本实用新型另一方面提供了一种基带信号处理电路，可W对信号直接滤波，降低 了在FPGA内部设及软件滤波器的复杂度，节省了 FPGA的逻辑资源。
[000引为实现上述目的，本实用新型提供了一种基带信号处理电路，包括：
[0009] 用于将输入信号转化为第一电平信号的电平调整电路；
[0010] 用于对所述第一电平信号进行滤波并输出滤波信号的滤波电路；
[0011] 用于将所述滤波信号转换为差分信号的差分电路。
[0012] 优选的，所述电平调整电路的输入端接收FPGA的输出信号，并将FPGA的输出信号 转换为所述第一电平信号。
[0013] 优选的，所述电平调整电路采用电阻分压方式将所述输入信号转换位所述第一电 平信号。
[0014] 优选的，所述滤波电路为用于对方波进行滤波的滤波电路。
[0015] 优选的，所述滤波电路为五阶LC电路。
[0016] 优选的，所述差分电路为单端差分电路。
[0017] 优选的，所述差分电路采用驱动忍片AD8131。
[0018] 通过采用上述方案，节省了传统的DAC忍片，精简了电路的结构，降低了功耗和开 销。同时，在电路构成上，仅由电平调制电路、滤波电路、差分电路构成便可实现对FPGA产生 的输出信号的处理，节省了 FPGA的资源，为FPGA提供了更多的设计空间。且滤波电路独立于 FPGA实现，更进一步降低了 FPGA的实现难度。
【附图说明】
[0019] 图1为本实用新型实施例基带信号处理电路示意图；
[0020] 图2为本实用新型实施例基带信号处理电路实现示意图。
【具体实施方式】
[0021] 下面通过附图W及具体实施例对本实用新型技术方案做详细的说明，应当理解， 本实用新型实施例W及实施例中的具体技术特征只是对本实用新型技术方案的说明，而不 是限定，在不冲突的情况下，本实用新型实施例W及实施例中的具体技术特征可W相互组 厶 1=1 O
[0022] 图1为本实用新型实施例基带信号处理电路示意图。
[0023] 参考图1，本实用新型实施例包括电平调整电路101、滤波电路102和差分电路103。 在功能及连接关系上，电平调整电路具有输入端和输出端，其中，对于电平调整电路的输入 端，接收外部输入的输入信号，并在将该输入信号转化为第一电平信号后，从输出端输出。 在本实用新型实施例中，该输入端可与FPGA连接，从而可将FPGA产生的输出信号作为输入 信号，并进行转换获得第一电平信号。
[0024] 滤波电路的输入端与电平调整电路的输出端相连，滤波电路接收输入的第一电平 信号，并对其进行滤波，从而产生滤波信号后将其输出到差分电路。
[0025] 差分电路接收滤波信号后，对滤波信号进行处理转换为差分信号输出。输出的差 分信号可W直接输出给调制忍片用于做进一步的处理。
[0026] 在本实用新型实施例中，该基带信号处理电路的输入端与FPGA相连，从而对FPGA 产生的信号进行直接处理，且该电路结构中省略了 ADC忍片，从而相应的降低电路的成本和 功耗。并且，滤波电路可W对输入信号经转换后的电平信号进行滤波处理，省去了在FPGA忍 片内部设及软件滤波器所占用的逻辑资源。
[0027] 图2为本实用新型实施例基带信号处理电路实现示意图。
[0028] 参考图2,在本实施例中，电平调整电路接收由FPGA发出的数字信号峰峰值为 3.3V，为满足调制忍片的输入电平要求，需要将此信号峰峰值调整为0.25V，采用电阻分压 的方式实现电平调整。电平调整电路如图2所示。
[00巧]AD8131引脚对地电阻为3111，娘品采用1?1和1?2进行电阻分压，1?2和408131内阻1?111并 联，此并联电路化ar和Rl分压，从巧V分得一个0.25V的电平，电阻分压原理如下公式（1)和 (2)所示：
[0030] ( 1 )
[0031] ( 2 )
[0032] 为保证滤波器的输入输出阻抗相同，要求Rl和R2相连处电阻(Rn)与AD8131输入阻 抗相同，对于交流信号，电源和地视为短路，如公式(3)所示：
[0033]
(3)
[0034] 解上述=个方程组成的方程组，可得到Rl和R2的阻值。
[0035] 对于AD8131的P端，FPGA输出的数字信号峰峰值为3.3V，需要将此信号峰峰值调整 为0.25V.计當方巧血公击（4)、（5)和（6)所示：
[0036] ( 4 )：
[0037] ( 5 )
[003引 (6 )
[0039] 解上述S个方程可得到R3和R4的阻值。
[0040] 对于滤波电路，由于FPGA发出的数字信号为方波，占用带宽较宽，需要滤波。本实 用新型采用五阶LC电路进行滤波，滤波器的输入阻抗和输出阻抗均为AD8131的输入阻抗 Rin, 1地带宽设置为7MHz。采用advanced design system软件计算得到五阶LC滤波器的电 容和电感数值。
[0041] 在单端转差分电路中，调制忍片要求输入信号为差分信号，且对差分信号的共模 电平有严格要求，需要将FPGA产生的单端信号转换为差分信号，采用驱动忍片AD8131 dFPGA 输出峰峰值为3.3V的单端信号，经过电平调整电路后，峰峰值调整为0.25V，此信号进入 AD8131的正极输入，而AD8131的负极输入连接0.25V直流电平，根据调制忍片的需求， AD8131的共模电压设置为0.5V。
[0042] 尽管已描述了本申请的优选实施例，但本领域内的普通技术人员一旦得知了基本 创造性概念，则可对运些实施例作出另外的变更和修改。所W，所附权利要求意欲解释为包 括优选实施例W及落入本申请范围的所有变更和修改。
[0043] 显然，本领域的技术人员可W对本申请进行各种改动和变型而不脱离本申请的精 神和范围。运样，倘若本申请的运些修改和变型属于本申请权利要求及其等同技术的范围 之内，则本申请也意图包含运些改动和变型在内。
【主权项】
1. 一种基带信号处理电路，其特征在于，包括： 用于将输入信号转化为第一电平信号的电平调整电路； 用于对所述第一电平信号进行滤波并输出滤波信号的滤波电路； 用于将所述滤波信号转换为差分信号的差分电路。2. 如权利要求1所述电路，其特征在于，所述电平调整电路的输入端接收FPGA的输出信 号，并将FPGA的输出信号转换为所述第一电平信号。3. 如权利要求1或2所述电路，其特征在于，所述电平调整电路采用电阻分压方式将所 述输入信号转换位所述第一电平信号。4. 如权利要求1所述电路，其特征在于，所述滤波电路为用于对方波进行滤波的滤波电 路。5. 如权利要求1或4所述电路，其特征在于，所述滤波电路为五阶LC电路。6. 如权利要求1所述电路，其特征在于，所述差分电路为单端差分电路。7. 如权利要求1或6所述电路，其特征在于，所述差分电路采用驱动芯片AD8131。
【文档编号】H04L25/02GK205610678SQ201521043557
【公开日】2016年9月28日
【申请日】2015年12月15日
【发明人】张志军, 曹旸, 杨晨, 张志芳, 朱铁林, 赵国柄, 孔雅, 杨继超, 魏艺明, 靳爽
【申请人】天津航天中为数据系统科技有限公司