一种双网口供电电路的制作方法

文档序号:10957771
一种双网口供电电路的制作方法
【专利摘要】本实用新型提供一种双网口供电电路,包括:用于接收来自第一PSE的第一电源的第一网口、用于接收来自第二PSE的第二电源的第二网口、第一MOS管、第二MOS管和负载电阻;所述第一网口的第一端与所述负载电阻的第一端连接,所述第一网口的第二端与所述第一MOS管的D极连接;所述第二网口的第一端与所述负载电阻的第一端连接,所述第二网口的第二端与所述第二MOS管的D极连接;所述第一MOS管的S极与所述负载电阻的第二端连接;所述第二MOS管的S极与所述负载电阻的第二端连接;负载电阻的第二端为地端。通过本实用新型的技术方案,消耗在MOS管上的功率很低,可以近似为0,从而可以有效降低通路上的功率损耗,有效提升电源效率。
【专利说明】
一种双网口供电电路
技术领域
[0001]本实用新型涉及电路技术领域,尤其涉及一种双网口供电电路。
【背景技术】
[0002]PoE(Power Over Ethernet,有源以太网)供电是指:在以太网布线基础架构不作任何改动的情况下,在为基于IP的无线终端设备(例如IP电话机、无线局域网接入点、网络摄像机等)传输数据的同时,还能为该无线终端设备提供直流供电的技术。PoE供电系统包括PSE(Power Sourcing Equipment,供电端设备)和]3D(Pc)Wered Device,受电端设备)两部分,PSE是为无线终端设备供电的设备,如交换机等,而ro是接受供电的无线终端设备。
[0003]随着PoE供电技术的发展,在PoE供电技术中,可以采用图1所示的供电场景和图2所示的供电场景。在图1和图2中,网线I和网线2的作用相同,网线I在传输PSEl与ro之间数据的同时,还为ro供电,网线2在传输PSE2与ro之间数据的同时,还为ro供电,从而实现双网线的PoE供电。
[0004]如图3所示,在双网线的PoE供电技术中,PD内包括两个PD控制芯片,PD控制芯片I将PSEl提供的电源输出给二极管Dl,PD控制芯片2将PSE2提供的电源输出给二极管D2,这样,来自PSEl的电源经过二极管Dl后输出给负载电阻Rl,来自PSE2的电源经过二极管D2后输出给负载电阻Rl。
[0005]由于二极管Dl和二极管D2均存在固有电压差,即使正向导通压降最小的肖特基二极管,也存在约0.8V的固有电压差,因此,在通过二极管Dl/二极管D2将电源输出给负载电阻Rl时,消耗在二极管Dl/二极管D2上的功率很高,如最高可以达到0.48W,因此,损失在二极管上的功率较大。
【实用新型内容】
[0006]本实用新型提供一种双网口供电电路,包括:用于接收来自第一PSE的第一电源的第一网口、用于接收来自第二PSE的第二电源的第二网口、第一MOS管、第二MOS管和负载电阻;所述第一网口的第一端与所述负载电阻的第一端连接,所述第一网口的第二端与所述第一MOS管的D极连接;所述第二网口的第一端与所述负载电阻的第一端连接,所述第二网口的第二端与所述第二MOS管的D极连接;所述第一MOS管的S极与所述负载电阻的第二端连接;所述第二 MOS管的S极与所述负载电阻的第二端连接。
[0007]基于上述技术方案,本实用新型实施例中,通过使用M0S(Metal OxideSemiconductor,金属氧化物半导体)管实现双网线的PoE供电,由于MOS管具有良好的开关切换功能,在MOS管处于导通状态时,该MOS管相当于短路。因此,在MOS管处于导通状态时,该MOS管内的导通压降可以近似为0,即消耗在MOS管上的功率很低,可以近似为0,从而可以有效降低通路上的功率损耗,损失的功率可以忽略不计,从而有效提升电源效率。
【附图说明】
[0008]为了更加清楚地说明本实用新型实施例或者现有技术中的技术方案,下面将对本实用新型实施例或者现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。
[0009]图1和图2是PoE供电技术中的供电场景示意图;
[0010]图3是双网线的PoE供电技术的供电场景示意图;
[0011]图4是本实用新型实施方式中的双网口供电电路的示意图;
[0012]图5是本实用新型实施方式中的通过线序1、线序2、线序3、线序6对PD进行供电的示意图;
[0013]图6是本实用新型实施方式中的通过线序4、线序5、线序7、线序8对PD进行供电的示意图;
[0014]图7是本实用新型实施方式中的有寄生二极管的MOS管的示意图;
[0015]图8-图11是本实用新型实施方式中的双网口供电电路的示意图;
[0016]图12是本实用新型实施方式中的第一控制电路的示意图;
[0017]图13是本实用新型实施方式中的第二控制电路的示意图;
[0018]图14是本实用新型实施方式中的非门子电路的示意图;
[0019]图15是本实用新型实施方式中的第一控制电路的示意图;
[0020]图16是本实用新型实施方式中的第二控制电路的示意图。
【具体实施方式】
[0021]在本实用新型使用的术语仅仅是出于描述特定实施例的目的,而非限制本实用新型。本实用新型和权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其它含义。还应当理解,本文中使用的术语“和/或”是指包含一个或多个相关联的列出项目的任何或所有可能组合。应当理解,尽管在本实用新型可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本实用新型范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息,取决于语境。
[0022]针对现有技术中存在的问题,本实用新型实施例中提出一种双网口供电电路,该双网口供电电路应用在PD上,并用于对ro内需要供电的器件进行供电。在双网口供电电路中,可以将ro内需要供电的器件等效为负载电阻Rl,该负载电阻Rl为等效电阻,因此,该双网口供电电路用于对负载电阻Rl进行供电。
[0023]如图4所示,该双网口供电电路包括:第一网口、第二网口、第一M0S(Metal OxideSemiconductor,金属氧化物半导体)管、第二MOS管和负载电阻Rl。第一网口的第一端与负载电阻Rl的第一端连接,第一网口的第二端与第一MOS管的D极连接;第二网口的第一端与负载电阻Rl的第一端连接,第二网口的第二端与第二 MOS管的D极连接;第一 MOS管的S极与负载电阻的第二端连接;第二MOS管的S极与负载电阻的第二端连接。
[0024]其中,第一网口用于接收来自第一PSE的第一电源,第二网口用于接收来自第二PSE的第二电源。在图1和图2中,第一网口通过网线I连接PSEl,以接收来自PSEl的第一电源,第二网口通过网线2连接PSE2,以接收来自PSE2的第二电源。通过第一网口和第二网口可以实现双网线的PoE供电。
[0025]在一个例子中,在PSE通过网线对PD进行供电的过程中,由于网线内会包含8个线序,分别为线序1、线序2、线序3、线序4、线序5、线序6、线序7、线序8,因此,PSE可以通过线序
1、线序2、线序3、线序6对PD进行供电,也可以通过线序4、线序5、线序7、线序8对PD进行供电。
[0026]如图5所不,为通过线序1、线序2、线序3、线序6对]3D进彳丁供电的不意图。以PSEl的供电过程为例进行说明,可以将线序1、2链接形成正极,并输入到第一网口的第一端,此时,第一网口的第一端为正端,将线序3、6链接形成负极,并输入到第一网口的第二端,此时,第一网口的第二端为负端。
[0027]如图6所不,为通过线序4、线序5、线序7、线序8对]3D进彳丁供电的不意图。以PSEl的供电过程为例进行说明,可以将线序4、5链接形成正极,并输入到第一网口的第一端,此时,第一网口的第一端为正端,将线序7、8链接形成负极,并输入到第一网口的第二端,此时,第一网口的第二端为负端。
[0028]在实际使用中,针对1M光纤的网线和100M光纤的网线,使用4个线序就可以满足数据传输的需要,因此,通常使用线序1、线序2、线序3、线序6传输数据,而线序4、线序5、线序7、线序8不传输数据,处于空闲状态。基于此,可以采用图5所示的方式供电,或者采用图6所示的方式供电。在图5和图6中,将线序1、线序2称为一个DATA PAIR(数据对),将线序3、线序6称为一个DATA PAIR。在图6中,将线序4、线序5称为一个SPARE PAIR(空闲对),将线序7、线序8称为一个SPARE PAIR。
[0029]针对1000M光纤的网线,通常使用8个线序才可以满足数据传输的需要,因此,使用线序1、线序2、线序3、线序6、线序4、线序5、线序7、线序8传输数据,此时只有DATA PAIR,而没有SPARE PAIR。基于此,可以采用图5所示的方式供电,将线序1、线序2称为一个DATAPAIR,将线序3、线序6称为一个DATA PAIR,将线序4、线序5称为一个DATA PAIR,将线序7、线序8称为一个DATA PAIR,在图5中只画出了线序1、线序2、线序3、线序6。
[0030]图5和图6只是对PD进行供电的两个示例,PSE对PD进行供电的所有方式均在本实用新型保护范围之内,只要第一网口能够接收来自第一PSE的第一电源,第二网口能够接收来自第二PSE的第二电源即可。在后续过程中,以第一网口的第一端为正端,第二端为负端,第二网口的第一端为正端,第二端为负端为例进行说明。当然,第一网口的第一端为负端,第二端为正端,第二网口的第一端为负端,第二端为正端的处理过程类似,后续不再赘述。[0031 ] MOS管通常包含D极(drain,即漏极)、S极(source,即源极)、G极(gate,即栅极),MOS管的D极与S极类似一个开关,当D极与S极打开时,则MOS管处于截止状态,该MOS管相当于断路,当D极与S极闭合时,则MOS管处于导通状态,该MOS管相当于短路,从而使MOS管具有良好的开关切换功能。在实际应用中,MOS管内还可以有寄生二极管,该寄生二极管并联在D极与S极之间,如图7所示,为有寄生二极管的MOS管的示意图。基于此,当D极与S极打开时,贝IjMOS管处于截止状态,该MOS管会工作在寄生二极管下。当D极与S极闭合时,则MOS管处于导通状态,该MOS管相当于短路。在本实用新型实施例中,MOS管处于截止状态是指D极与S极之间打开,MOS管处于导通状态是指D极与S极之间闭合。
[0032] 基于MOS管的工作原理,当通过第一网口接收到第一电源时,此时,第一MOS管处于截止状态,则通过所述第一电源对负载电阻进行供电时,电流经过第一MOS管内部的寄生二极管;如果第一 MOS管处于导通状态,则当前在通过所述第一电源对负载电阻进行供电时,电流在经过第一 MOS管时,将经过D极与S极之间的线路。通过第二网口接收到第二电源的过程与此类似,在此不再赘述。
[0033]当第一MOS管处于截止状态时,第一网口的第一端、负载电阻、第一 MOS管内部的寄生二极管、第一网口的第二端之间形成回路,以通过第一电源对负载电阻进行供电。当第一MOS管处于导通状态时,第一网口的第一端、负载电阻、第一MOS管内部的D极与S极、第一网口的第二端之间形成回路,以通过第一电源对负载电阻进行供电。第二MOS管的供电与此类似,在此不再赘述。
[0034]本实用新型实施例中,如图8所示,该双网口供电电路还包括第一ro控制芯片和第二 ro控制芯片。其中,第一 ro控制芯片的第一端可以与第一网口的第一端连接,第一 ro控制芯片的第二端可以与负载电阻的第一端连接,且第一 ro控制芯片的第一端与第一 ro控制芯片的第二端之间导通。第一 PD控制芯片的第三端可以与第一网口的第二端连接,第一 PD控制芯片的第四端可以与第一 Mos管的D极连接,且第一 ro控制芯片的第三端与第一 ro控制芯片的第四端之间还包括第三Mos管。此外,第二 ro控制芯片的第一端可以与第二网口的第一端连接,第二 ro控制芯片的第二端可以与负载电阻的第一端连接,且第二 ro控制芯片的第一端与第二 ro控制芯片的第二端之间导通。第二 ro控制芯片的第三端可以与第二网口的第二端连接,第二 PD控制芯片的第四端可以与第二 MOS管的D极连接,且第二 PD控制芯片的第三端与第二 ro控制芯片的第四端之间还包括第四MOS管。
[0035]如图8所示,在初始情况下,第一H)控制芯片内的第三MOS管处于截止状态。当在第一网口插入网线时,第一网口收到第一电源的供电,第一 ro控制芯片可以根据预设策略,判断是否对负载电阻进行供电,该判断过程在此不再赘述。如果不对负载电阻进行供电,则第一ro控制芯片保持第三Mos管处于截止状态。如果对负载电阻进行供电,则第一 ro控制芯片控制第三Mos管处于导通状态,这样第一 ro控制芯片的第一端与第二端之间处于导通状态,第三端与第四端之间处于导通状态,因此,相当于第一ro控制芯片处于短路状态。
[0036]如图8所示,在初始情况下,第二H)控制芯片内的第四MOS管处于截止状态。当在第二网口插入网线时,第二网口收到第二电源的供电,第二 ro控制芯片可以根据预设策略,判断是否对负载电阻进行供电,该判断过程在此不再赘述。如果不对负载电阻进行供电,则第二ro控制芯片保持第四Mos管处于截止状态。如果对负载电阻进行供电,则第二 ro控制芯片控制第四MOS管处于导通状态,这样第二PD控制芯片的第一端与第二端之间处于导通状态,第三端与第四端之间处于导通状态,因此,相当于第二 ro控制芯片处于短路状态。
[0037]本实用新型实施例中,如图9所示,该双网口供电电路还包括:第一电容和第二电容。第一电容的第一端(图中未视出)与第一 ro控制芯片的第二端连接,第一电容的第二端(图中未视出)与第一 ro控制芯片的第四端连接。第二电容的第一端(图中未视出)与第二 ro控制芯片的第二端连接,第二电容的第二端(图中未视出)与第二 PD控制芯片的第四端连接。
[0038]其中,第一电容和第二电容用于进行充放电处理。例如,在对负载电阻供电时,进行充电,在停止对负载电阻供电时,进行放电,该过程不再赘述。
[0039]针对第一MOS管的导通/截止的控制时机,以及第二 MOS管的导通/截止的控制时机,可以采用交叉控制的方式,通过第一 MOS管的D极与S极之间的第一电压控制第二 MOS管处于导通状态或者截止状态,并通过第二 MOS管的D极与S极之间的第三电压控制第一 MOS管处于导通状态或者截止状态。
[0040]在此基础上,本实用新型实施例中,如图10所示,该双网口供电电路还包括:第一控制电路和第二控制电路。其中,图10是在图4所示的双网口供电电路的基础上,增加第一控制电路和第二控制电路的示意图。当然,也可以在图8或图9所示的双网口供电电路的基础上,增加第一控制电路和第二控制电路,其处理过程与图10的处理过程类似,后续以图10为例进行说明。
[0041 ]第一 MOS管的D极与第一控制电路的第一输入端连接,第一 MOS管的S极与第一控制电路的第二输入端连接;第一控制电路的第一输出端与第二 MOS管的G极连接,第一控制电路的第二输出端与第二 MOS管的S极连接。第二 MOS管的D极与第二控制电路的第一输入端连接,第二 MOS管的S极与第二控制电路的第二输入端连接;第二控制电路的第一输出端与第一MOS管的G极连接,第二控制电路的第二输出端与第一MOS管的S极连接。其中,当第一MOS管的D极与S极之间的第一电压小于预设第一阈值时,则第一控制电路的第一输出端与第二输出端之间的第二电压为低电平,且保证第二 MOS管处于截止状态。当第一 MOS管的D极与S极之间的第一电压大于等于预设第一阈值时,则第一控制电路的第一输出端与第二输出端之间的第二电压为高电平,且保证第二 MOS管处于导通状态。当第二 MOS管的D极与S极之间的第三电压小于预设第二阈值时,则第二控制电路的第一输出端与第二输出端之间的第四电压为低电平,且保证第一MOS管处于截止状态。当第二MOS管的D极与S极之间的第三电压大于等于预设第二阈值时,则第二控制电路的第一输出端与第二输出端之间的第四电压为高电平,且保证第一 MOS管处于导通状态。
[0042]为了使PD获知当前哪个PSE正在为本PD提供电源,则还可以采用图11所示的双网口供电电路,即第一控制电路的第三输出端与监测电路的第一输入端连接;第二控制电路的第三输出端与监测电路的第二输入端连接。
[0043]在一个例子中,该监测电路具体可以包括但不限于中央处理器。
[0044]其中,当第一MOS管的D极与S极之间的第一电压小于预设第一阈值时,则第一控制电路的第三输出端输出逻辑低电平;当第一MOS管的D极与S极之间的第一电压大于等于预设第一阈值时,则第一控制电路的第三输出端输出逻辑高电平。当第二 MOS管的D极与S极之间的第三电压小于预设第二阈值时,则第二控制电路的第三输出端输出逻辑低电平;当第二 MOS管的D极与S极之间的第三电压为大于等于预设第二阈值时,则第二控制电路的第三输出端输出逻辑高电平。
[0045]当监测电路的第一输入端接收到逻辑高电平,且监测电路的第二输入端接收到逻辑低电平时,则表示当前通过第二电源对负载电阻进行供电。当监测电路的第一输入端接收到逻辑低电平,且监测电路的第二输入端接收到逻辑高电平时,则表示当前通过第一电源对负载电阻进行供电。当监测电路的第一输入端接收到逻辑低电平,且监测电路的第二输入端接收到逻辑低电平时,则表示当前通过第一电源和第二电源对负载电阻进行供电。
[0046]其中,预设第一阈值和预设第二阈值均可以根据实际经验进行选择。预设第一阈值和预设第二阈值可以相同,也可以不同,而且,预设第一阈值和预设第二阈值可以为大于O的数值,如0.1、0.2等,在此不再赘述。
[0047]本实用新型实施例中,第一MOS管的D极与S极导通时的电阻小于预设第一数值,且第二MOS管的D极与S极导通时的电阻小于预设第二数值。其中,预设第一数值和预设第二数值可以相同,也可以不同,预设第一数值和预设第二数值均为稍大于O的数值,如0.1、0.2等。在通常情况下,第一MOS管的D极与S极导通时的电阻近似为0,且第二MOS管的D极与S极导通时的电阻近似为O。基于此,第一 MOS管和第二 MOS管内的导通压降可以近似为0,或者导通压降可以稍微大于O,以下结合两种情况进行详细说明。
[0048]第一种情况,以第一MOS管和第二MOS管内的导通压降为O为例。
[0049]应用场景I,PSE1对H)进行供电,PSE2未对ro进行供电。
[0050]假设PSEl的供电电压为54伏,第一网口的第一端的电压为+54伏,第二端的电压为O伏。由于负载电阻的第一端的电压与第一网口的第一端的电压相同,因此为+54伏。由于第一MOS管的D极的电压与第一网口的第二端的电压相同,因此为O伏。由于第一MOS管内的导通压降为0,因此第一MOS管的S极的电压与第一MOS管的D极的电压相同,为O伏。基于此,第一MOS管的D极与S极之间的第一电压为O伏,且O伏小于预设第一阈值。第一控制电路的工作原理是:当输入为小于预设第一阈值的电平时,保证输出为低电平,当输入为大于等于预设第一阈值的电平时,保证输出为高电平。因此,当第一MOS管的D极与S极之间的第一电压小于预设第一阈值时,第一控制电路的第一输出端与第二输出端之间的第二电压为低电平,且第一控制电路的第三输出端输出逻辑低电平。在第二 MOS管的G极与D极之间的电压为低电平时,第二 MOS管会处于截止状态,从而通过第一控制电路控制第二 MOS管处于截止状态。[0051 ]由于负载电阻的第一端的电压与第二网口的第一端的电压相同,因此第二网口的第一端的电压为+54伏。由于PSE2未对H)进行供电,因此第二网口的第一端与第二端之间的电压为O伏,即第二网口的第二端的电压为+54伏。由于第二MOS管的D极的电压与第二网口的第二端的电压相同,因此为+54伏。由于第二MOS管的S极的电压、负载电阻的第二端的电压、第一MOS管的S极的电压均相同,因此第二MOS管的S极的电压为O伏。第二MOS管的D极与S极之间的第三电压为+54伏,且+54伏大于等于预设第二阈值。第二控制电路的工作原理是:当输入为小于预设第二阈值的电平时,保证输出为低电平,当输入为大于等于预设第二阈值的电平时,保证输出为高电平。因此,当第二MOS管的D极与S极之间的第三电压大于等于预设第二阈值时,第二控制电路的第一输出端与第二输出端之间的第四电压为高电平,第二控制电路的第三输出端输出逻辑高电平。在第一 MOS管的G极与D极之间的电压为高电平时,第一 MOS管处于导通状态,从而通过第二控制电路控制第一 MOS管处于导通状态。
[0052]在上述情况下,由于第一控制电路的第三输出端输出逻辑低电平,第二控制电路的第三输出端输出逻辑高电平,因此,监测电路可以通过第一输入端接收到逻辑低电平,并通过第二输入端接收到逻辑高电平,并确定当前通过第一电源对负载电阻进行供电,即供电的PSE是PSEl,而不是PSE2。
[0053]综上所述,当PSEl对H)进行供电,PSE2未对ro进行供电时,则可以通过第一控制电路控制第二 MOS管处于截止状态,并通过第二控制电路控制第一 MOS管处于导通状态,而且可以确定当前供电的PSE是PSEl,而不是PSE2。
[0054]由于第一MOS管处于导通状态,因此,该第一MOS管内的导通压降可以近似为O,即消耗在第一MOS管上的功率很低,可以近似为O。而且,由于此时第二MOS管处于截止状态,因此,PSEl对ro进行供电时的电流不会经过第二 MOS管,从而保证第二 MOS管不会被烧坏,避免第二 MOS管处于导通状态时,电流经过第二 MOS管所导致的第二 MOS管烧坏问题。
[0055]应用场景2,PSE1和PSE2均对PD进行供电,且PSEl的供电电压大于PSE2的供电电压,例如,PSEl的供电电压为54伏,PSE2的供电电压为48伏。
[0056]在此应用场景下,第一网口的第一端的电压为+54伏,第二端的电压为O伏。由于负载电阻的第一端的电压与第一网口的第一端的电压相同,因此为+54伏。由于第一MOS管的D极的电压与第一网口的第二端的电压相同,因此为O伏。由于第一MOS管内的导通压降为0,因此第一MOS管的S极的电压与第一MOS管的D极的电压相同,为O伏。基于此,第一MOS管的D极与S极之间的第一电压为O伏,且O伏小于预设第一阈值。当第一 MOS管的D极与S极之间的第一电压小于预设第一阈值时,则第一控制电路的第一输出端与第二输出端之间的第二电压为低电平,且第一控制电路的第三输出端输出逻辑低电平。在第二 MOS管的G极与D极之间的电压为低电平时,则第二MOS管会处于截止状态,从而通过第一控制电路控制第二MOS管处于截止状态。
[0057]由于负载电阻的第一端的电压与第二网口的第一端的电压相同,因此第二网口的第一端的电压为+54伏。由于PSE2的供电电压为48伏,因此第二网口的第一端与第二端之间的电压为48伏,即第二网口的第二端的电压为+6伏。由于第二MOS管的D极的电压与第二网口的第二端的电压相同,因此为+6伏。由于第二 MOS管的S极的电压、负载电阻的第二端的电压、第一MOS管的S极的电压均相同,因此第二MOS管的S极的电压为O伏。第二MOS管的D极与S极之间的第三电压为+6伏,且+6伏大于等于预设第二阈值。当第二 MOS管的D极与S极之间的第三电压大于等于预设第二阈值时,第二控制电路的第一输出端与第二输出端之间的第四电压为高电平,且第二控制电路的第三输出端输出逻辑高电平。在第一 MOS管的G极与D极之间的电压为高电平时,第一MOS管会处于导通状态,通过第二控制电路控制第一MOS管处于导通状态。
[0058]在上述情况下,由于第一控制电路的第三输出端输出逻辑低电平,第二控制电路的第三输出端输出逻辑高电平,因此,监测电路可以通过第一输入端接收到逻辑低电平,并通过第二输入端接收到逻辑高电平,并确定当前通过第一电源对负载电阻进行供电,即供电的PSE是PSEl,而不是PSE2。因此,当PSEl和PSE2均对H)进行供电时,如果PSEl的供电电压和PSE2的供电电压不同,实际上,只会是一个供电电压大的PSE对负载电阻进行供电。
[0059]综上所述,当PSEl对H)进行供电,PSE2对PD进行供电时,则可以通过第一控制电路控制第二 MOS管处于截止状态,并通过第二控制电路控制第一 MOS管处于导通状态,而且可以确定当前供电的PSE是PSEl,而不是PSE2。
[0060]由于第一MOS管处于导通状态,因此,该第一MOS管内的导通压降可以近似为O,即消耗在第一MOS管上的功率很低,可以近似为O。而且,由于此时第二MOS管处于截止状态,因此,PSEl对ro进行供电时的电流不会经过第二 MOS管,从而保证第二 MOS管不会被烧坏,避免第二MOS管处于导通状态时,电流经过第二MOS管所导致的第二MOS管烧坏问题。
[0061]由于第二MOS管的S极的电压为O伏,第二 MOS管的D极的电压为6伏,因此,虽然第二MOS管内存在寄生二极管,但是由于S极的电压小于D极的电压,因此无法在第二网口的第一端、负载电阻、第二MOS管内的寄生二极管、第二网口的第二端之间形成电流环路,即电流不会经过第二 MOS管,来自PSE2的第二电源也就无法对负载电阻进行供电。
[0062]应用场景3,PSE1和PSE2均对PD进行供电,且PSEl的供电电压等于PSE2的供电电压,例如,PSEl的供电电压为54伏,PSE2的供电电压为54伏。
[0063]在此应用场景下,第一网口的第一端的电压为+54伏,第二端的电压为O伏。由于负载电阻的第一端的电压与第一网口的第一端的电压相同,因此为+54伏。由于第一MOS管的D极的电压与第一网口的第二端的电压相同,因此为O伏。由于第一MOS管内的导通压降为0,因此第一MOS管的S极的电压与第一MOS管的D极的电压相同,为O伏。基于此,第一MOS管的D极与S极之间的第一电压为O伏,且O伏小于预设第一阈值。当第一 MOS管的D极与S极之间的第一电压小于预设第一阈值时,则第一控制电路的第一输出端与第二输出端之间的第二电压为低电平,且第一控制电路的第三输出端输出逻辑低电平。在第二 MOS管的G极与D极之间的电压为低电平时,则第二MOS管会处于截止状态,从而通过第一控制电路控制第二MOS管处于截止状态。
[0064]由于负载电阻的第一端的电压与第二网口的第一端的电压相同,因此第二网口的第一端的电压为+54伏。由于PSE2的供电电压为54伏,因此第二网口的第一端与第二端之间的电压为54伏,即第二网口的第二端的电压为O伏。由于第二MOS管的D极的电压与第二网口的第二端的电压相同,因此为O伏。由于第二MOS管的S极的电压、负载电阻的第二端的电压、第一MOS管的S极的电压均相同,因此第二MOS管的S极的电压为O伏。第二MOS管的D极与S极之间的第三电压为O伏,且O伏小于预设第二阈值。当第二 MOS管的D极与S极之间的第三电压小于预设第二阈值时,第二控制电路的第一输出端与第二输出端之间的第四电压为低电平,且第二控制电路的第三输出端输出逻辑低电平。在第一MOS管的G极与D极之间的电压为低电平时,第一 MOS管会处于截止状态,从而通过第二控制电路控制第一 MOS管处于截止状态。
[0065]在上述情况下,由于第一控制电路的第三输出端输出逻辑低电平,第二控制电路的第三输出端输出逻辑低电平,因此,监测电路可以通过第一输入端接收到逻辑低电平,并可以通过第二输入端接收到逻辑低电平,并确定当前通过第一电源和第二电源对负载电阻进行供电,即当前供电的PSE是PSEl和PSE2。因此,当PSEl和PSE2均对PD进行供电时,如果PSEl的供电电压和PSE2的供电电压相同,实际上,这两个PSE均会对负载电阻进行供电。
[0066]综上所述,当PSEl对H)进行供电,PSE2对PD进行供电时,则可以通过第一控制电路控制第二 MOS管处于截止状态,并通过第二控制电路控制第一 MOS管处于截止状态,而且可以确定当前供电的PSE是PSEl和PSE2。
[0067]由于第一MOS管的S极的电压为O伏,第一 MOS管的D极的电压为O伏,因此当第一 MOS管内存在寄生二极管时,由于S极的电压等于D极的电压,则在第一网口的第一端、负载电阻、第一MOS管内的寄生二极管、第一网口的第二端之间形成电流环路,即电流可以经过第一MOS管,来自PSEl的第一电源可以基于第一 MOS管内的寄生二极管对负载电阻进行供电。
[0068]由于第二MOS管的S极的电压为O伏,第二 MOS管的D极的电压为O伏,因此当第二 MOS管内存在寄生二极管时,由于S极的电压等于D极的电压,则在第二网口的第一端、负载电阻、第二MOS管内的寄生二极管、第二网口的第二端之间形成电流环路,即电流可以经过第二MOS管,来自PSE2的第二电源可以基于第二 MOS管内的寄生二极管对负载电阻进行供电。
[0069]应用场景4,PSEl未对ro进行供电,PSE2对ro进行供电。
[0070]本应用场景4下的处理与应用场景I下的处理类似,在此不再赘述。
[0071]应用场景5,PSE1和PSE2均对PD进行供电,且PSE1的供电电压小于PSE2的供电电压,例如,PSEl的供电电压为48,PSE2的供电电压为54伏。
[0072]本应用场景5下的处理与应用场景2下的处理类似,在此不再赘述。
[0073]第二种情况,以第一MOS管和第二MOS管内的导通压降为0.8伏为例。
[0074]与第一种情况的5个应用场景类似,第二种情况分为5个应用场景,这5个应用场景的处理与第一种情况的5个应用场景的处理类似,其区别在于:当第一MOS管/第二MOS管处于导通状态时,则第一MOS管/第二MOS管的S极的电压与D极的电压不同,假设D极电压为正,S极电压为负,则D极与S极之间的第一电压/第三电压为-0.8伏,-0.8伏小于预设第一阈值/预设第二阈值。
[0075]针对第一种情况和第二种情况的各应用场景,在PSE对PD进行供电时,该PSE的供电电压不是直接达到为54伏/48伏,而是在供电过程中,从O伏上升到54伏/48伏,并最终稳定在54伏/48伏。而且,在通常情况下,M0S管会有一个导通阈值,如导通阈值可以为3伏,当经过MOS管的电压达到3伏时,该MOS管才会处于导通状态,当经过MOS管的电压未达到3伏时,该MOS管会处于截止状态,且MOS管的初始状态为截止状态。
[0076]基于上述原理,以PSEl供电为例进行说明,当PSEl对PD的供电电压小于3伏时,第一 MOS管会处于截止状态,且第一网口的第一端、负载电阻、第一 MOS管内部的寄生二极管、第一网口的第二端之间形成回路。当PSEl对PD的供电电压大于等于3伏时,第一MOS管会处于导通状态。在此基础上,采用上述方式,通过第一控制电路控制第二 MOS管处于截止状态或者导通状态,并通过第二控制电路控制第一 MOS管处于截止状态或者导通状态。
[0077]本实用新型实施例中,在图4、图8、图9、图10、图11中,负载电阻的第二端为地端,第一 MOS管的S极为地端,第二 MOS管的S极为地端,第二控制电路的第二输出端为地端,第二控制电路的第二输入端为地端,第一控制电路的第二输出端为地端,第一控制电路的第二输入端为地端。
[0078]本实用新型实施例中,为了使第一控制电路实现当输入为小于预设第一阈值的电平时,保证输出为低电平,当输入为大于等于预设第一阈值的电平时,保证输出为高电平,则可以采用图12所示的第一控制电路的结构示意图。
[0079]为了使第二控制电路实现当输入为小于预设第二阈值的电平时,保证输出为低电平,当输入为大于等于预设第二阈值的电平时,保证输出为高电平,则可以采用图13所示的第二控制电路的结构示意图。
[0080]如图12所示,第一控制电路包括第一输入子电路、第一非门子电路、第二非门子电路、第五非门子电路。其中,第一控制电路的第一输入端为第一输入子电路的输入端,第一控制电路的第二输入端为地端,第一控制电路的第三输出端为第二非门子电路的输出端,第一控制电路的第一输出端和第二输出端为第五非门子电路的输出端。此外,第一输入子电路的输出端与第一非门子电路的输入端连接,第一非门子电路的输出端与第二非门子电路的输入端连接,第一非门子电路的输出端与第五非门子电路的输入端连接。
[0081]如图13所示,第二控制电路包括第二输入子电路、第三非门子电路、第四非门子电路、第六非门子电路。其中,第二控制电路的第一输入端为第二输入子电路的输入端,第二控制电路的第二输入端为地端,第二控制电路的第三输出端为第四非门子电路的输出端,第二控制电路的第一输出端和第二输出端为第六非门子电路的输出端。此外,第二输入子电路的输出端与第三非门子电路的输入端连接,第三非门子电路的输出端与第四非门子电路的输入端连接,第三非门子电路的输出端与第六非门子电路的输入端连接。
[0082]在实际应用中,各非门子电路(如第一非门子电路、第二非门子电路、第三非门子电路、第四非门子电路、第五非门子电路、第六非门子电路等)均可以是使用三极管实现的非门子电路。其中,非门又称为非电路、反相器、倒相器等,是逻辑电路的基本单元,当其输入端为高电平时输出端为低电平,当其输入端为低电平时输出端为高电平,也就是说,输入端和输出端的电平状态总是反相的。对于各非门子电路的结构,本实用新型实施例中不做限制,所有使用三极管能够实现的非门子电路均在本实用新型实施例的保护范围之内,如图14所示,为一种非门子电路的结构示意图的示例。
[0083]针对图12所示的第一控制电路,在引入非门子电路的结构后,该第一控制电路的具体结构可以如图15所示。针对图13所示的第二控制电路,在引入非门子电路的结构后,该第二控制电路的具体结构可以如图16所示。
[0084]如图15所示,端点I是第一控制电路的第一输入端。端点2、端点4、端点7、端点11用于连接图4中的负载电阻的第一端,如是54伏的输入电压端,在使用三极管实现的非门子电路中,其相当于图14中的端点Vcc。端点5、端点6、端点8、端点9、端点12均是地端,如是BGND(工作地),其是第一控制电路的第二输入端。端点10是第一控制电路的第一输出端和第二输出端,图中以一个端点表示第一输出端和第二输出端,实际应用中是两个端点,在图中不再显示。端点13是第一控制电路的第三输出端。端点3是第一输入子电路的输出端。端点14是第一非门子电路的输出端。
[0085]针对第一输入子电路,第一输入子电路内的二极管,用于保证电流只能沿着端点
2、电阻、端点3、二极管、电阻、端点I的方向走,而不能沿着端点1、电阻、二极管、端点3、电阻、端点2的方向走,从而保证电流方向。
[0086]针对图15中的各三极管,其功能是实现非门功能,在此不再赘述。针对图15中的各电阻,其功能是在有电流经过时,进行分压处理,在此不再赘述。
[0087]针对第二非门子电路,第二非门子电路内的光耦,用于完成高电平到低电平的隔离,对于光耦的工作原理,在此不再赘述,以下简单说明一下此处使用光耦的原因:由于端点13是第一控制电路的第三输出端,而第一控制电路的第三输出端输出的逻辑高电平需要输入到监测电路。在实际应用中,对于输入到监测电路的电平值是有限制的,其不能大于一个阈值,如果大于该阈值,则可能会烧坏监测电路。因此,通过使用光耦,完成高电平到低电平的隔离,从而保证输入到监测电路的逻辑高电平不会大于该阈值。
[0088]针对图16所示的第二控制电路内各器件的结构和功能,与图15所示的第一控制电路内各器件的结构和功能类似,在此不再重复赘述。
[0089]基于上述技术方案,本实用新型实施例中,通过使用MOS管实现双网线的PoE供电,由于MOS管具有良好的开关切换功能,在MOS管处于导通状态时,该MOS管相当于短路。因此,在MOS管处于导通状态时,该MOS管内的导通压降可以近似为O,即消耗在MOS管上的功率很低,可以近似为0,从而可以有效降低通路上的功率损耗,损失的功率可以忽略不计,从而有效提升电源效率。与现有技术中需要浪费0.48W的功率相比,可以节约0.48W的功率,假设H)侧的最大功率为25.5W,相当于效率提升了约2 %。
[0090]以上公开仅为本实用新型的几个具体实施例,但是本实用新型并非局限于此,任何本领域的技术人员能思之的变化都应落入本实用新型的保护范围。
【主权项】
1.一种双网口供电电路,其特征在于,包括:用于接收来自第一 PSE的第一电源的第一网口、用于接收来自第二PSE的第二电源的第二网口、第一MOS管、第二MOS管和负载电阻;所述第一网口的第一端与所述负载电阻的第一端连接,所述第一网口的第二端与所述第一MOS管的D极连接;所述第二网口的第一端与所述负载电阻的第一端连接,所述第二网口的第二端与所述第二 MOS管的D极连接;所述第一 MOS管的S极与所述负载电阻的第二端连接;所述第二 MOS管的S极与所述负载电阻的第二端连接。2.根据权利要求1所述的双网口供电电路,其特征在于, 所述双网口供电电路还包括:第一控制电路和第二控制电路; 所述第一 MOS管的D极与所述第一控制电路的第一输入端连接,所述第一 MOS管的S极与所述第一控制电路的第二输入端连接;所述第一控制电路的第一输出端与所述第二 MOS管的G极连接,所述第一控制电路的第二输出端与所述第二 MOS管的S极连接;所述第二 MOS管的D极与所述第二控制电路的第一输入端连接,所述第二 MOS管的S极与所述第二控制电路的第二输入端连接;所述第二控制电路的第一输出端与所述第一 MOS管的G极连接,所述第二控制电路的第二输出端与所述第一 MOS管的S极连接; 其中,当所述第一MOS管的D极与S极之间的第一电压小于预设第一阈值时,则所述第一控制电路的第一输出端与第二输出端之间的第二电压为低电平;当所述第一电压大于等于预设第一阈值时,则所述第二电压为高电平; 其中,当所述第二MOS管的D极与S极之间的第三电压小于预设第二阈值时,则所述第二控制电路的第一输出端与第二输出端之间的第四电压为低电平;当所述第三电压大于等于预设第二阈值时,则所述第四电压为高电平。3.根据权利要求2所述的双网口供电电路,其特征在于, 所述第一控制电路的第三输出端与监测电路的第一输入端连接;所述第二控制电路的第三输出端与所述监测电路的第二输入端连接; 其中,当所述第一电压为小于预设第一阈值时,则所述第一控制电路的第三输出端输出逻辑低电平;当所述第一电压大于等于预设第一阈值时,则所述第一控制电路的第三输出端输出逻辑高电平;当所述第三电压小于预设第二阈值时,则所述第二控制电路的第三输出端输出逻辑低电平;当所述第三电压为大于等于预设第二阈值时,则所述第二控制电路的第三输出端输出逻辑高电平。4.根据权利要求3所述的双网口供电电路,其特征在于, 第一控制电路包括第一输入子电路、第一非门子电路、第二非门子电路,所述第一控制电路的第一输入端为所述第一输入子电路的输入端,所述第一控制电路的第二输入端为地端,所述第一控制电路的第三输出端为所述第二非门子电路的输出端;所述第一输入子电路的输出端与所述第一非门子电路的输入端连接,所述第一非门子电路的输出端与所述第二非门子电路的输入端连接; 第二控制电路包括第二输入子电路、第三非门子电路、第四非门子电路,所述第二控制电路的第一输入端为所述第二输入子电路的输入端,所述第二控制电路的第二输入端为地端,所述第二控制电路的第三输出端为所述第四非门子电路的输出端;所述第二输入子电路的输出端与所述第三非门子电路的输入端连接,所述第三非门子电路的输出端与所述第四非门子电路的输入端连接。5.根据权利要求2所述的双网口供电电路,其特征在于, 所述第一控制电路包括第一输入子电路、第一非门子电路、第五非门子电路,所述第一控制电路的第一输入端为所述第一输入子电路的输入端,所述第一控制电路的第二输入端为地端,所述第一控制电路的第一输出端和第二输出端为所述第五非门子电路的输出端;所述第一输入子电路的输出端与所述第一非门子电路的输入端连接,所述第一非门子电路的输出端与所述第五非门子电路的输入端连接; 所述第二控制电路包括第二输入子电路、第三非门子电路、第六非门子电路,所述第二控制电路的第一输入端为所述第二输入子电路的输入端,所述第二控制电路的第二输入端为地端,所述第二控制电路的第一输出端和第二输出端为所述第六非门子电路的输出端,所述第二输入子电路的输出端与所述第三非门子电路的输入端连接,所述第三非门子电路的输出端与所述第六非门子电路的输入端连接。6.根据权利要求4或5所述的双网口供电电路,其特征在于, 各非门子电路均是使用三极管实现的非门子电路。7.根据权利要求1-5任一项所述的双网口供电电路,其特征在于, 所述双网口供电电路还包括:第一 PD控制芯片、第二 PD控制芯片; 所述第一PD控制芯片的第一端与所述第一网口的第一端连接,所述第一PD控制芯片的第二端与所述负载电阻的第一端连接,且所述第一 ro控制芯片的第一端与所述第一 ro控制芯片的第二端之间导通; 所述第一PD控制芯片的第三端与所述第一网口的第二端连接,所述第一PD控制芯片的第四端与所述第一 MOS管的D极连接,且所述第一 ro控制芯片的第三端与所述第一 ro控制芯片的第四端之间还包括第三MOS管; 所述第二PD控制芯片的第一端与所述第二网口的第一端连接,所述第二PD控制芯片的第二端与所述负载电阻的第一端连接,且所述第二 ro控制芯片的第一端与所述第二 ro控制芯片的第二端之间导通; 所述第二PD控制芯片的第三端与所述第二网口的第二端连接,所述第二PD控制芯片的第四端与所述第二 MOS管的D极连接,且所述第二 ro控制芯片的第三端与所述第二 ro控制芯片的第四端之间还包括第四MOS管。8.根据权利要求7所述的双网口供电电路,其特征在于, 所述双网口供电电路还包括:第一电容和第二电容; 所述第一电容的第一端与所述第一 ro控制芯片的第二端连接,所述第一电容的第二端与所述第一ro控制芯片的第四端连接; 所述第二电容的第一端与所述第二 ro控制芯片的第二端连接,所述第二电容的第二端与所述第二ro控制芯片的第四端连接。9.根据权利要求1-5任一项所述的双网口供电电路,其特征在于, 所述第一 MOS管的D极与S极导通时的电阻小于预设第一数值; 所述第二 MOS管的D极与S极导通时的电阻小于预设第二数值。10.根据权利要求1-5任一项所述的双网口供电电路,其特征在于,所述双网口供电电路应用在ro上,所述负载电阻为等效电阻。
【文档编号】H04L12/10GK205647542SQ201620391621
【公开日】2016年10月12日
【申请日】2016年4月29日
【发明人】顾巍巍
【申请人】杭州华三通信技术有限公司
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1