一种高速视频数据采集显示系统的制作方法
【专利摘要】本实用新型公开了一种高速视频数据采集显示系统，包括FPGA控制器以及与其相连的报警模块，所述FPGA控制器通过摄像头配置模块及SCCB总线连接OV7607摄像头，且OV7607摄像头将采集的数据信息传输至FPGA控制器，所述FPGA控制器通过VGA接口连接投影仪/显示器，通过JTAG接口连接CPU，由前段摄像头(OV7670)进行数据采集并将数据存储到FPGA的内部RAM中，利用FPGA实现快速读写及收发控制，并通过Nios Ⅱ控制CPU将采集到的数据控制在VGA显示屏上，达到高度匹配兼容性，实现了高效高速的数据采集功能。
【专利说明】
一种高速视频数据采集显示系统
技术领域
[0001]本实用新型涉及网络视频监控技术领域，具体为一种高速视频数据采集显示系统。
【背景技术】
[0002]数字信号处理技术的快速发展给现代处理机设计带来了生机，与此同时复杂而庞大的数据处理和传输任务，也使处理机的设计面临着极大的挑战。在图像采集、视频信号处理等诸多领域，高效高速的数据传输方案成为设计传输的难点。
【实用新型内容】
[0003]针对以上问题，本实用新型提供了一种高速视频数据采集显示系统通过在传统的视频数据采集的基础上增加数据采集的速率以及改善视频清晰度的的功能，可以有效解决【背景技术】中的问题。
[0004]为实现上述目的，本实用新型提供如下技术方案:一种高速视频数据采集显示系统，包括FPGA控制器以及与其相连的报警模块，所述FPGA控制器通过摄像头配置模块及SCCB总线连接0V7607摄像头，且0V7607摄像头将采集的数据信息传输至FPGA控制器，所述FPGA控制器通过VGA接口连接投影仪/显示器，所述FPGA控制器通过JTAG接口连接CPU。
[0005]优选的，FPGA控制器采用N1sΠ内核作为系统的控制单元。
[0006]与现有技术相比，本实用新型的有益效果是:由0V7670摄像头进行数据采集并将数据存储到FPGA的内部RAM中，利用FPGA实现快速读写及收发控制，并通过N1s Π控制CPU将采集到的数据控制在VGA显示屏上，实现了高效高速的数据采集功能，通过摄像头配置模块将0V7607摄像头传出的速率从25MHz转为50MHz，并利用PLL实现倍频，同时对采集模块获取的信息根据预设确定所监控状态是否需要报警，如需报警，则由报警模块产生报警信号。
【附图说明】
[0007]图1为本实用新型结构不意图；
[0008]图中:1-FPGA控制器;2-报警模块;3_摄像头配置模块;4-SCCB总线;5-0V7607摄像头;6-VGA接口 ； 7-投影仪/显示器;8-JTAG接口 ； 9-CPU。
【具体实施方式】
[0009]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0010]实施例:
[0011 ]请参阅图1，本实用新型提供一种技术方案:一种高速视频数据采集显示系统，包括FPGA控制器I以及与其相连的报警模块2，所述FPGA控制器I通过摄像头配置模块3及SCCB总线4连接0V7607摄像头5，且0V7607摄像头5将采集的数据信息传输至FPGA控制器1，所述FPGA控制器I通过VGA接口 6连接投影仪/显示器7，所述FPGA控制器I通过JTAG接口 8连接CPU9;FPGA控制器I采用N1sII内核作为系统的控制单元。
[0012]由0V7670摄像头进行数据采集并将数据存储到FPGA的内部RAM中，利用FPGA实现快速读写及收发控制，并通过N1s Π控制CPU将采集到的数据控制在VGA显示屏上，实现了高效高速的数据采集功能，通过摄像头配置模块将0V7607摄像头传出的速率从25MHz转为50MHz，并利用PLL实现倍频，同时对采集模块获取的信息根据预设确定所监控状态是否需要报警，如需报警，则由报警模块产生报警信号。
[0013]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种高速视频数据采集显示系统，其特征在于，包括FPGA控制器(I)以及与其相连的报警模块(2)，所述FPGA控制器(I)通过摄像头配置模块(3)及SCCB总线(4)连接0V7607摄像头(5)，且0V7607摄像头(5)将采集的数据信息传输至FPGA控制器(I)，所述FPGA控制器(I)通过VGA接口( 6)连接投影仪/显示器(7)，所述FPGA控制器(I)通过JTAG接口( 8)连接CPU(9)02.根据权利要求1所述的一种高速视频数据采集显示系统，其特征在于，FPGA控制器(I)采用N1sII内核作为系统的控制单元。
【文档编号】G08B21/18GK205657793SQ201620358408
【公开日】2016年10月19日
【申请日】2016年4月26日 公开号201620358408.0, CN 201620358408, CN 205657793 U, CN 205657793U, CN-U-205657793, CN201620358408, CN201620358408.0, CN205657793 U, CN205657793U
【发明人】吴丹丹
【申请人】安徽师范大学