一种485集线器电路的制作方法
【专利摘要】本实用新型公开了一种485集线器电路，包括主485芯片、延时电路、与非门和多路从485模块，多路从485模块包括复数个从485芯片；主485芯片的A脚接485总线的A线，B脚接485总线的B线，TX脚接地，RX脚通过第三非门接第三延时电路和第四延时电路；第三延时电路的输出脚接从485芯片的DE脚，第四延时电路接从485芯片的RE脚，从485芯片的TX脚接地；每个从485芯片的RX脚接与非门的一个输入脚，与非门的输出脚通过串联的第一非门和第二非门接第一延时电路和第二延时电路，主485芯片的RE脚接第一延时电路，DE脚接第二延时电路的输出脚。本实用新型通过在485数据收发端各增加延时电路，从而避了在多路大负载下数据收发时所引起的信号畸变干扰，信号稳定、驱动能力强。
【专利说明】
一种485集线器电路
[技术领域]
[0001]本实用新型涉及对讲系统的转发电路，尤其涉及一种485集线器电路。
[【背景技术】]
[0002]目前对讲系统中间设备通讯转发通常是采用交换机、CPLD或多串口主控芯片实现8组485数据转发功能，实现成本高，需要软件支持，通用性不强。有部分采用低成本485HUB模块，但通讯只能保证少量的负载，而且只支持二级级联，二级以上通讯不可靠。
[0003]采用低成本485HUB模块，通讯上只能保证少量的负载，而且只能保证二级级联，二级以上的通讯不可靠。
[0004]传统半双工485模块的TXD端直接接低电平(GND)，发送的数据直接从485收发器的使能端(DE)输入。485总线只有发送电平“O”的时候，驱动器才有较强的驱动能力，当发送电平“I”时实质等同于收发器待机，A、B线的差分电压完全依赖总线的上拉、下拉以及AB端的负载电阻，所以总线驱动能力会弱很多，一旦遇到负载较多、线路较长(总线容抗也会随着增大)，在发送高电平的时候就会出现信号畸变，造成无法通讯。如果通过降低发送高电平的驱动阻抗，则一旦信号阻塞很可能会出现不同驱动IC同时输出高、低电平，这样就会烧坏总线驱动电路。
[
【发明内容】
]
[0005]本实用新型要解决的技术问题是提供一种信号稳定、负载驱动能力强的485集线器电路。
[0006]为了解决上述技术问题，本实用新型采用的技术方案是，一种485集线器电路，包括主485芯片、4个延时电路、与非门和多路从485模块，多路从485模块包括复数个从485芯片;主485芯片的A脚接485总线的A线，B脚接485总线的B线，TX脚接地，RX脚通过第三非门分别接第三延时电路和第四延时电路;第三延时电路的输出脚接所有从485芯片的DE脚，第四延时电路接所有从485芯片的RE脚，所有从485芯片的TX脚接地;每个从485芯片的RX脚接与非门的一个输入脚，与非门的输出脚先后通过串联的第一非门和第二非门接第一延时电路和第二延时电路，主485芯片的RE脚接第一延时电路，DE脚接第二延时电路的输出脚。
[0007]以上所述的485集线器电路，包括485保护电路，主485芯片的A脚经485保护电路接485总线的A线，B脚经485保护电路接485总线的B线。
[0008]以上所述的485集线器电路，包括第一二极管和第二二极管，第二非门接第一二极管的阳极，第一二极管的阴极接第一延时电路;第三非门接第二二极管的阳极，第二二极管的阴极接第四延时电路。
[0009]以上所述的485集线器电路，包括与从485芯片数量相同的第二485保护电路，第二485保护电路接从485芯片的A脚和B脚。
[0010]本实用新型通过在485数据收发端各增加延时电路，从而避了在多路大负载下数据收发时所引起的信号畸变干扰，实现了具有I进多出或多进I出的半双工485集线器电路， 完美的解决了低成本条件下的485HUB集线器的功能，增强了传输带载的能力。
[【附图说明】]
[0011]下面结合附图和【具体实施方式】对本实用新型作进一步详细的说明。
[0012]图1是本实用新型实施例485集线器电路的原理框图。
[0013]图2是本实用新型实施例485集线器电路的电路图。
[【具体实施方式】]
[0014]本实用新型实施例485集线器电路的构造和原理如图1和图2所示，包括485保护电路、主485芯片U8、4条延时电路、与非门、多路从485模块和8条第二485保护电路。
[0015]多路从485模块包括8块从485芯片485(1-8)。第二485保护电路接从485芯片的A脚和B脚。
[0016]主485芯片U8和8块从485芯片485(1-8)均采用SP485EE芯片。
[0017]主485芯片U8的A脚经485保护电路接485总线半双工差分信号传输的A线，B脚485保护电路接485总线半双工差分信号传输的B线。
[0018]如图2所示，485保护电路和第二485保护电路包括F3 — F6、TVS4—TVS6、TVS13—TVS15;其中F3—F6型号为聚合开关SMD1206P012，TVS4—TVS6、TVS13—TVS15型号为P6KE6.8CA。
[0019]其中，4条延时电路T1-T4都是RC延时电路，高电平时充电，低电平时放电。⑶40106为六施密特触发器，74LS30为8输入与非门。
[0020]主485芯片U8的TX脚接地，RX脚通过非门U7C分别接第三延时电路和第四延时电路。
[0021]第三延时电路T3的输出脚接所有从485芯片的DE脚，第四延时电路T4接所有从485芯片的RE脚，所有从485芯片的TX脚接地。
[0022]每个从485芯片的RX脚接与非门U6的一个输入脚，与非门U6的输出脚先后通过串联的非门U7A和非门U7B接第一延时电路Tl和第二延时电路T2，主485芯片U8的RE脚接第一延时电路T，DE脚接第二延时电路T2的输出脚。
[0023]其中，非门U7B接二极管DI的阳极，二极管DI的阴极接第一延时电路TI。非门U7C接二极管D2的阳极，二极管D2的阴极接第四延时电路T4。
[0024]如图1和图2所示，总线方向来的接收信号由485A和485B，经保护电路到总线485模块的RXD端，再经⑶40106六施密特触发器及延时电路3，转发到8路从485模块的DE1-8，经RS485A-1 — RS485A-8 及 RS485B-1 — RS485B-8 转发出去。
[0025]8 路从485模块方向来的接收信号由 RS485A-1 — RS485A-8 及 RS485B-1 — RS485B-8，经保护电路到从485模块的RXDl — RXD8端，再经8输入与非门74LS30、⑶40106六施密特触发器及延时电路2，转发到总线485模块的DE端，经485A和485B转发出去。
[0026]其中，主485芯片的接收端RXD信号经过反相器接到8路从485芯片的RE/DE端，从485的接收端RXDlRXD8经与非门接到主485芯片的的RE/DE端，延时电路I和延时电路4平时为O，故主从收发器均处于接收状态，且RXD均为I。
[0027]当485芯片RXD接收到电平0，经反向变为I，二极管D2导通，从485的RE会立即变为高电平同时给延时电路4进行充电，DE经过延时电路3延时2uS左右进入发送状态，此时从485的TXD便将O(GND)发送到8路总线。
[0028]当主芯片RXD再次变为电平I时，经反向变为0，二极管D2不导通，因为延时电路4的存在，故RE仍会维持约ImS的高电平，此时DE为0，数据靠总线的差分电压维持高电平数据I，又因从485的RE还在延时高电平，故8路从RXD均不会接收到总线的任何畸变信号。
[0029]反方向收发的原理与上述的原理相同。
[0030]本实用新型以上实施例在延时电路的参数选取上非常关键，需要结合通讯波特率的特点满足一定的时间要求，比如在最严苛的情况下，当发送Oxff的时候，数据中只有一个起始位为低电平，这就需要确保延时电路4的充电时间控制在I个位宽之内，另外放电时间要大于9个位宽，这样每发送一个字节才不会出错。
[0031]本实用新型以上实施例采用两片数字逻辑芯片CD40106和74LS30，实现类似485HUB集线器的功能，具有I进8出(8进I出)半双工传输功能。RXD接主485收发器的RXD^主接收到的数据转发到8路从485总线;DE接主485收发器的收发使能，将8路从485收发器收到的数据转发到主485总线。本实用新型以上实施例通过在485数据收发端各增加延时电路，从而避了在多路大负载下数据收发时所引起的信号畸变干扰，实现具有I进8出或8进I出的半双工485，完美的解决了低成本条件下的485HUB集线器的功能，增强了传输带载的能力。
【主权项】
1.一种485集线器电路，其特征在于，包括主485芯片、4个延时电路、与非门和多路从485模块，多路从485模块包括复数个从485芯片；主485芯片的A脚接485总线的A线，B脚接485总线的B线，TX脚接地，RX脚通过第三非门分别接第三延时电路和第四延时电路;第三延时电路的输出脚接所有从485芯片的DE脚，第四延时电路接所有从485芯片的RE脚，所有从48 5芯片的TX脚接地;每个从48 5芯片的RX脚接与非门的一个输入脚，与非门的输出脚先后通过串联的第一非门和第二非门接第一延时电路和第二延时电路，主485芯片的RE脚接第一延时电路，DE脚接第二延时电路的输出脚。2.根据权利要求1所述的485集线器电路，其特征在于，包括485保护电路，主485芯片的A脚经485保护电路接485总线的A线，B脚经485保护电路接485总线的B线。3.根据权利要求1所述的485集线器电路，其特征在于，包括第一二极管和第二二极管，第二非门接第一二极管的阳极，第一二极管的阴极接第一延时电路;第三非门接第二二极管的阳极，第二二极管的阴极接第四延时电路。4.根据权利要求1所述的485集线器电路，其特征在于，包括与从485芯片数量相同的第二485保护电路，第二485保护电路接从485芯片的A脚和B脚。
【文档编号】G06F13/40GK205666851SQ201620578850
【公开日】2016年10月26日
【申请日】2016年6月14日
【发明人】罗俊戈, 林家国, 陈淑芳, 张燕红
【申请人】深圳市赋安智能安防系统有限公司