用于接收机射频前端的无干扰控制设备、测试设备及其测试系统的制作方法
【专利摘要】本实用新型公开了用于接收机射频前端的无干扰控制设备、测试设备及其测试系统，包括电源与输入控制信号接口、输出控制电平接口、输入信号电平转换单元、复杂可编程逻辑器件CPLD主控制器单元、输出信号锁存单元和电源供电单元；电源与输入控制信号接口与输入信号电平转换单元相连，输入信号电平转换单元与CPLD主控制器单元相连，CPLD主控制器单元与输出信号锁存单元相连，输出信号锁存单元与输出控制电平接口相连。与现有技术相比，本实用新型的有益效果是：内部电路不会产生对接收机射频前端的干扰信号，提高了接收机的灵敏度；且CPLD主控制器单元在接收数据的同时进行处理，提高了工作效率。
【专利说明】
用于接收机射频前端的无干扰控制设备、测试设备及其测试系统
技术领域
[0001]本实用新型属于控制技术领域，涉及一种用于接收机射频前端的无干扰控制设备、测试设备及其测试系统。
【背景技术】
[0002]在现代民用及军用的设施中，广泛使用到的各种电子设备，不可避免的会造成设施中的不同程度复杂的电磁环境，使各种设备之间的干扰严重。尤其是在车、船和飞机等移动设施中，用于实现不同功能的无线接收机和发射机一般都是集中在一个较小的空间内。当多个干扰信号进入接收机的射频前端电路，在器件的非线性作用下，干扰信号之间相互混频后可落入接收机中频频带内，从而顺利通过接收机形成互调干扰，其中三阶互调对接收机的影响最为严重。干扰信号和它们在接收机中产生的互调分量对接收机造成的互调干扰，严重影响接收机的输出信噪比。接收机在接收有用信号的同时，落入信道内的干扰信号可能会引起接收机灵敏度的损失，落入接收带宽内的干扰信号可能会引起带内阻塞，同时接收机也存在非线性，带外信号也会引起接收机的带外阻塞。
[0003]接收机的工作性能很大程度上取决于干扰和噪声情况。作为接收机的一个重要组成部分，接收机射频前端是决定接收机动态性能的关键。接收机射频前端是用于实现射频能量和信息传递的电路，通常包括低噪声放大器、滤波器等器件，作用是保证把有用的射频信号能够完整不失真地从空间中获取出来并输送给后级的变频和中频放大等电路。接收机射频前端的主要技术指标有噪声系数、三阶交调点、灵敏度、镜像和中频抑制度等。
[0004]随着无线通信技术的快速发展，对于接收机射频前端的功能要求也不断提高，传统的工作模式单一的射频前端已经无法满足。新型的射频前端在控制功能上需要能够实现天线频段切换、增益控制、滤波器切换和校准控制等，在控制性能上需要能够达到较小的尺寸、较高的通信速率和工作频段内较低的串入射频通路干扰信号电平。目前用于实现并满足以上发射机射频前端控制功能和性能的方式主要是采用微控制单元为核心。但是由于微控制单元通常需要外置的晶体振荡器提供参考时钟，且为了能够达到较高的通信速率往往采用兆赫兹级别的晶体振荡器。由晶体振荡器产生的干扰信号电平较高，谐波频率会落入接收机的频带内。而且对接收机射频前端在进行指标测试时，由于不能放入整个接收中进行联调，需要通过外部测试设备进行发送指令来控制接收机射频前端的各个功能，这样又会使得接收机射频前端串入测试设备带来的干扰，影响测试数据的准确性。
【实用新型内容】
[0005]本实用新型需要解决的问题是针对上述现有技术的不足，而提供用于接收机射频前端的无干扰控制设备、测试设备及其测试系统。
[0006]为解决上述技术问题，本实用新型采用的技术方案是:
[0007]—种用于接收机射频前端的无干扰控制设备，包括外壳，外壳上设有电源与输入控制信号接口和输出控制电平接口，
[0008]外壳内设有输入信号电平转换单元、复杂可编程逻辑器件CPLD主控制器单元、输出信号锁存单元和电源供电单元；电源与输入控制信号接口与输入信号电平转换单元相连，输入信号电平转换单元与CPLD主控制器单元相连，CPLD主控制器单元与输出信号锁存单元相连，输出信号锁存单元与输出控制电平接口相连；
[0009]所述的输入信号电平转换单元，用于接收控制指令，并将控制指令转换成LVTTL电平供CPLD主控制器单元使用，输入的信号采用自定义3线高速同步串行通信协议，自定义3线高速同步串行通信协议中包括数据信号、同步时钟信号和使能信号；
[0010]所述的CPLD主控制器单元，用于处理接收到的控制指令，并转换为控制信号进行输出，对接收机射频前端实现控制，CPLD主控制器单元是以自定义3线高速同步串行通信协议中的同步时钟信号作为参考时钟进行工作；
[0011]所述的输出信号锁存单元，用于将CPLD芯片输出的控制信号进行锁存，提供给接收机射频前端一个稳定的控制信号;对接收机的天线频段进行切换、增益控制、滤波器切换和校准控制；
[0012]所述的电源供电单元，将外界的输入电压转换为CPLD主控制器单元所需要的稳定的电压。
[0013]外壳为防锈铝材质的盒体。
[0014]外壳上输出控制电平接口的数量为6个，可同时控制6个接收机射频前端。
[0015]外壳上另设有3个放大器供电接头。
[0016]—种用于接收机射频前端的无干扰控制设备的测试设备，包括壳体，壳体上设有RS232串口输入接口、控制输出接口、控制开关和穿芯电容供电接口，壳体内设有晶体振荡器和CPLD芯片，CPLD芯片在晶体振荡器提供的参考时钟下工作，RS232串口输入接口与CPLD芯片连接，CPLD芯片与控制输出接口连接、控制开关仅控制晶体振荡器打开或关闭；
[0017]所述的RS232串口输入接口，用于接收测试软件发来的数据指令；
[0018]所述的CPLD芯片，用于接收RS232串口发送来的数据指令，处理完数据指令后，将信息转换成自定义3线高速同步串行通信协议，通过控制输出接口发送到控制设备;测试控制设备的指标性能时，通过控制开关关闭晶体振荡器，
[0019]所述的控制输出接口，用于输出控制信号；
[0020]所述的穿芯电容供电接口，用于给控制设备、射频前端和放大器提供电源。
[0021]穿芯电容供电接口的数量为4个，分别为+15V、+5V、-5V和GND。
[0022]—种用于接收机射频前端的无干扰控制设备的测试系统，包括电脑、测试设备、稳压电源、控制设备和接收机射频前端，电脑与测试设备连接，测试设备与控制设备连接，控制设备与接收机射频前端连接，稳压电源给测试设备供电，
[0023]所述的电脑，测试人员在电脑上操作测试软件，设置相应的功能和参数，通过串口电缆发送给测试设备；
[0024]所述的测试设备，接收串口数据并进行处理，以自定义3线高速同步串行通信协议将指令通过测试电缆发送给控制设备;通过关闭测试设备上的控制开关关闭其内部晶体振荡器，以排除测试设备对接收机射频前端的干扰；
[0025]所述的控制设备，以自定义3线高速同步串行通信协议中的同步时钟信号为参考时钟进行工作并处理指令，将相应的控制电平由控制电缆输出给接收机射频前端；
[0026]所述的接收机射频如端，接收到控制电平后完成指定的功能和参数，对各项指标进行测试数据记录。
[0027]与现有技术相比，本实用新型的有益效果是:用于接收机射频前端的无干扰控制设备内部没有使用晶体振荡器，内部不会产生干扰信号，以自定义3线高速同步串行通信协议中的同步时钟信号作为参考时钟，能够控制接收机射频前端实现天线频段切换、增益控制、滤波器切换和校准控制等功能。
[0028]用于接收机射频前端的无干扰控制设备的测试系统可以通过RS232异步串口接收电脑上的指令，在对接收机射频前端在进行测试时，使用的测试设备可以关闭内部的晶体振荡器，并且能够保持接收机射频前端的工作状态，从而避免了对接收机射频前端带来的干扰，准确测得接收机射频前端自身的各项性能指标。
【附图说明】
[0029]图1是用于接收机射频前端的无干扰控制设备的功能模块图；
[0030]图2是用于接收机射频前端的无干扰控制设备的测试设备的功能模块图；
[0031 ]图3是用于接收机射频前端的无干扰控制设备的测试系统的结构示意图。
[0032]其中，1-电脑，2-测试设备，3-控制设备，4-接收机射频前端，5-稳压电源。
【具体实施方式】
[0033]现在结合附图对本实用新型作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。
[0034]如图1所示，一种用于接收机射频前端的无干扰控制设备，包括外壳，外壳上设有电源与输入控制信号接口和输出控制电平接口，
[0035]外壳内设有输入信号电平转换单元、复杂可编程逻辑器件CPLD主控制器单元、输出信号锁存单元和电源供电单元；电源与输入控制信号接口与输入信号电平转换单元相连，输入信号电平转换单元与CPLD主控制器单元相连，CPLD主控制器单元与输出信号锁存单元相连，输出信号锁存单元与输出控制电平接口相连；
[0036]所述的输入信号电平转换单元，用于接收控制指令，并将控制指令转换成LVTTL电平供CPLD主控制器单元使用，输入的信号采用自定义3线高速同步串行通信协议，自定义3线高速同步串行通信协议中包括数据信号、同步时钟信号和使能信号；
[0037]所述的CPLD主控制器单元，用于处理接收到的控制指令，并转换为控制信号进行输出，对接收机射频前端实现控制，CPLD主控制器单元是以自定义3线高速同步串行通信协议中的同步时钟信号作为参考时钟进行工作，实现了在无晶体振荡器的条件下完成指令接收和功能控制的功能，这样就使得内部电路不会产生对接收机射频前端的干扰信号，提高了接收机的灵敏度；CPLD主控制器单元以同步时钟信号作为参考时钟，使得数据传输可以在高速下进行;且CPLD主控制器单元在接收数据的同时进行处理，提高了工作效率。
[0038]所述的输出信号锁存单元，用于将CPLD芯片输出的控制信号进行锁存，提供给接收机射频前端一个稳定的控制信号;对接收机的天线频段进行切换、增益控制、滤波器切换和校准控制；
[0039]所述的电源供电单元，将外界的输入电压转换为CPLD主控制器单元所需要的稳定的电压。使得CPLD芯片可以在稳定的电压下进行数据处理工作。
[0040]外壳为防锈铝材质的盒体。
[0041 ]外壳上输出控制电平接口的数量为6个，可同时控制6个接收机射频前端。
[0042]外壳上另设有3个放大器供电接头。
[0043]一种用于接收机射频前端的无干扰控制设备的测试设备，包括壳体，壳体上设有RS232串口输入接口、控制输出接口、控制开关和穿芯电容供电接口，壳体内设有晶体振荡器和CPLD芯片，CPLD芯片在晶体振荡器提供的参考时钟下工作，RS232串口输入接口与CPLD芯片连接，CPLD芯片与控制输出接口连接、控制开关仅控制晶体振荡器打开或关闭；
[0044]所述的RS232串口输入接口，用于接收测试软件发来的数据指令；
[0045]所述的CPLD芯片，用于接收RS232串口发送来的数据指令，处理完数据指令后，将信息转换成自定义3线高速同步串行通信协议，通过控制输出接口发送到控制设备;测试控制设备的指标性能时，通过控制开关关闭晶体振荡器，使得测试设备不会对控制设备以及射频前端造成干扰，
[0046]所述的控制输出接口，用于输出控制信号；
[0047]所述的穿芯电容供电接口，用于给控制设备、射频前端和放大器提供电源。
[0048]穿芯电容供电接口的数量为4个，分别为+15V、+5V、-5V和GND。
[0049]—种用于接收机射频前端的无干扰控制设备的测试系统，包括电脑、测试设备、稳压电源、控制设备和接收机射频前端，电脑与测试设备连接，测试设备与控制设备连接，控制设备与接收机射频前端连接，稳压电源给测试设备供电，
[0050]所述的电脑，测试人员在电脑上操作测试软件，设置相应的功能和参数，通过串口电缆发送给测试设备；
[0051]所述的测试设备，接收串口数据并进行处理，以自定义3线高速同步串行通信协议将指令通过测试电缆发送给控制设备;通过关闭测试设备上的控制开关关闭其内部晶体振荡器，以排除测试设备对接收机射频前端的干扰；
[0052]所述的控制设备，以自定义3线高速同步串行通信协议中的同步时钟信号为参考时钟进行工作并处理指令，将相应的控制电平由控制电缆输出给接收机射频前端；
[0053]所述的接收机射频如端，接收到控制电平后完成指定的功能和参数，对各项指标进行测试数据记录。
[0054]以上述依据本实用新型的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
【主权项】
1.用于接收机射频前端的无干扰控制设备，包括外壳，其特征在于:外壳上设有电源与输入控制信号接口和输出控制电平接口， 外壳内设有输入信号电平转换单元、复杂可编程逻辑器件CPLD主控制器单元、输出信号锁存单元和电源供电单元；电源与输入控制信号接口与输入信号电平转换单元相连，输入信号电平转换单元与CPLD主控制器单元相连，CPLD主控制器单元与输出信号锁存单元相连，输出信号锁存单元与输出控制电平接口相连； 所述的输入信号电平转换单元，用于接收控制指令，并将控制指令转换成LVTTL电平供CPLD主控制器单元使用，输入的信号采用自定义3线高速同步串行通信协议，自定义3线高速同步串行通信协议中包括数据信号、同步时钟信号和使能信号； 所述的CPLD主控制器单元，用于处理接收到的控制指令，并转换为控制信号进行输出，对接收机射频前端实现控制，CPLD主控制器单元是以自定义3线高速同步串行通信协议中的同步时钟信号作为参考时钟进行工作； 所述的输出信号锁存单元，用于将CPLD芯片输出的控制信号进行锁存，提供给接收机射频前端一个稳定的控制信号;对接收机的天线频段进行切换、增益控制、滤波器切换和校准控制； 所述的电源供电单元，将外界的输入电压转换为CPLD主控制器单元所需要的稳定的电压。2.根据权利要求1所述的用于接收机射频前端的无干扰控制设备，其特征在于:外壳为防锈铝材质的盒体。3.根据权利要求1所述的用于接收机射频前端的无干扰控制设备，其特征在于:外壳上输出控制电平接口的数量为6个，可同时控制6个接收机射频前端。4.根据权利要求1所述的用于接收机射频前端的无干扰控制设备，其特征在于:外壳上另设有3个放大器供电接头。5.用于接收机射频前端的无干扰控制设备的测试设备，其特征在于:包括壳体，壳体上设有RS232串口输入接口、控制输出接口、控制开关和穿芯电容供电接口，壳体内设有晶体振荡器和CPLD芯片，CPLD芯片在晶体振荡器提供的参考时钟下工作，RS232串口输入接口与CPLD芯片连接，CPLD芯片与控制输出接口连接、控制开关仅控制晶体振荡器打开或关闭； 所述的RS232串口输入接口，用于接收测试软件发来的数据指令； 所述的CPLD芯片，用于接收RS232串口发送来的数据指令，处理完数据指令后，将信息转换成自定义3线高速同步串行通信协议，通过控制输出接口发送到控制设备;测试控制设备的指标性能时，通过控制开关关闭晶体振荡器， 所述的控制输出接口，用于输出控制信号； 所述的穿芯电容供电接口，用于给控制设备、射频前端和放大器提供电源。6.根据权利要求5所述的用于接收机射频前端的无干扰控制设备的测试设备，其特征在于:穿芯电容供电接口的数量为4个，分别为+15V、+5V、-5V和GND。7.用于接收机射频前端的无干扰控制设备的测试系统，其特征在于:包括电脑、测试设备、稳压电源、控制设备和接收机射频前端，电脑与测试设备连接，测试设备与控制设备连接，控制设备与接收机射频前端连接，稳压电源给测试设备供电， 所述的电脑，测试人员在电脑上操作测试软件，设置相应的功能和参数，通过串口电缆发送给测试设备； 所述的测试设备，接收串口数据并进行处理，以自定义3线高速同步串行通信协议将指令通过测试电缆发送给控制设备；通过关闭测试设备上的控制开关关闭其内部晶体振荡器，以排除测试设备对接收机射频前端的干扰； 所述的控制设备，以自定义3线高速同步串行通信协议中的同步时钟信号为参考时钟进行工作并处理指令，将相应的控制电平由控制电缆输出给接收机射频前端； 所述的接收机射频前端，接收到控制电平后完成指定的功能和参数，对各项指标进行测试数据记录。
【文档编号】H04B1/16GK205681397SQ201620568872
【公开日】2016年11月9日
【申请日】2016年6月14日 公开号201620568872.2, CN 201620568872, CN 205681397 U, CN 205681397U, CN-U-205681397, CN201620568872, CN201620568872.2, CN205681397 U, CN205681397U
【发明人】奚盎
【申请人】江苏肯立科技股份有限公司