专利名称：一种彩灯串的制作方法
技术领域：
本实用新型涉及一种装饰用的彩灯串，尤指一种只需二根电源线供电的彩灯串(即二主线彩灯)。
为实现上述目的，本实用新型采取以下设计方案一种彩灯串，它包括数个彩灯、一个编码控制电路和数个解码显示电路，解码显示电路与彩灯串中的彩灯一一对应；编码控制电路的地址编码信号输出端与每一个解码显示电路相连解码显示电路对这个地址编码进行解码，根据解码后的数据使相应的彩灯亮或灭；所述彩灯串、编码控制电路和解码显示电路只需要一根火线和一根零线供电。
所述编码控制电路包括依次相连的电源电路、脉冲形成及速度调节电路、地址形成电路、程序存储器、编码电路、编码放大及输出电路。
所述解码显示电路包括依次相连的解码电路和推动输出电路；所述解码电路的地址输入端与所述编码控制电路中编码电路的输入端相连，所述解码电路的控制端与所述编码控制电路输出的地址编码信号控制端相连，所述解码电路对该地址编码进行解码，解码电路的信号输出管脚经推动输出电路使彩灯串中的彩灯按照编码指定的地址顺序亮与灭。
由于本实用新型采用以上设计方案，即用编码和解码的方式实现对多路彩灯的程序控制，从而达到简化总线的目的，即只需要二根电源线供电，一根火线，一根零线。另外，人们可根据需要改变编码控制电路中程序存储器内的程序，使编码电路产生不同的地址编码，使彩灯按照不同的地址编码和闪烁方式亮或灭，产生任意变化的彩显效果。由于本实用新型采用二主线的供电方式(即一根火线，一根零线)，与传统的彩灯串相比可节省耗电99％，大大节省了能源。
以下结合附图对本实用新型作进一步说明。
图1为本实用新型结构示意图图2为本实用新型编码控制电路原理框图图3为本实用新型解码显示电路原理框图图4为本实用新型编码控制电路具体电路图图5为本实用新型解码显示电路具体电路图图6为本实用新型另一种解码显示电路具体电路图图7为小功率彩灯串单相接线图图8为大功率三相平衡配电接线图为了减小彩灯串的体积，可将解码显示电路与彩灯集成在一起，简称为解码显示电路。
如图2所示，编码控制电路包括依次相连的电源电路、脉冲形成及速度调节电路、地址形成电路、程序存储器、编码电路、编码放大及输出电路。
如图3所示，解码显示电路包括依次相连的解码电路和推动输出电路。编码控制电路输出的地址编码与解码电路的输入端相连，解码电路对该地址编码进行解码，经推动输出电路使相应的彩灯亮或灭。
图4为本实用新型编码控制电路具体电路图。如图所示，电源电路包括一变压器、整流桥D1～D4、+5V稳压芯片(7805)和一470uf/16v的电容，主要是为编码控制电路和解码显示电路提供+5V的工作电压。555芯片IC1和100KΩ的可调电阻W等构成脉冲形成及速度调节电路。555芯片IC1主要是产生一脉冲信号，调节可调电阻W可以改变脉冲的频率，从而改变彩灯的亮、灭频率。555芯片IC1的信号输出端3与地址形成电路(计数器芯片IC2)的信号输入端(IC2的管脚10)相连，IC2的数据输出端Q1～Q12与程序存储器IC3的地址端A0～A11相连，IC3的数据输出端D0～D7与编码电路IC4的输入管脚1～8相连，编码电路IC4输出的地址编码信号经编码放大及输出电路(非门IC5、三极管BG)放大后(地址编码控制线G)与解码显示电路相连。
图5为本实用新型解码显示电路具体电路图。如图所示，解码显示电路包括解码电路(译码芯片IC6)和推动输出电路(电阻R3和双向可控硅Vs)。译码芯片IC6(型号VD5027)的信号输入管脚14与编码控制电路的地址编码控制线G相连；IC6的1～8管脚与编码控制电路中的编码电路IC4的地址输入端相连；IC6的信号输出管脚17经推动输出电路放大、推动双向可控硅的导通与关断，使彩灯串按照编码指定的地址使相应位置的彩灯亮与灭。
解码电路和推动输出电路可以集成在一起，装入彩灯内部或彩灯灯头内。
图6为本实用新型另一种解码显示电路具体电路图，图6与图5所示的解码显示电路的区别在于图5所示的解码显示电路为二主线三线制，一根火线，一根零线，一根专门传递彩灯地址编码信号的控制线G；译码芯片IC6通过二极管D1、电阻R1、电容C、稳压二极管将220V交流整流后，为其提供工作电源；而，图6所示的解码显示电路为二主线四线制，一根火线，一根零线，一根地址编码控制线G和一根+5V电源线；译码芯片IC6直接由编码控制电路中的电源电路引出的+5V电源供电。
图7为小功率彩灯串单相接线图，图8为大功率三相平衡配电接线图。如图所示，彩灯串中的每一路彩灯均是与一根火线、一根零线和同一根专门传递彩灯地址编码信号的控制线G相连。
如图7所示，该彩灯串中共挂有18个彩灯头，如果需要使该彩灯串成为6路流水形式的彩灯，则程序存储器IC3输出的数据使编码芯片IC4的地址编码分别为000 000 01000 000 10000 000 11000 001 00000 001 01000 001 10；编码芯片IC4依次输出这6种编码。
图8中解码显示电路DK1-001到DK1-018共分为6组，其中，DK1-001、DK1-007、DK1-013为一组，解码器地址为000 000 01，接收编码控制电路DK1发出的第一组编码信号使其灯泡亮，作为第一路显示。同理，DK1-002、DK1-008、DK1-014为一组，解码器地址为000 000 10，接收编码控制电路DK1发出的第二组编码信号使其灯泡亮，作为第二路显示；DK1-003、DK1-009、DK1-015为一组，解码器地址为000000 11，作为第三路显示；DK1-004、DK1-010、DK1-016作为第四路显示；DK1-005、DK1-011、DK1-017作为第五路显示；DK1-006、DK1-012、DK1-018作为第六路显示。
由此可知，人们可根据需要改变编码控制电路中程序存储器内的程序，使编码电路产生不同的地址编码，从而使彩灯按照不同的地址编码和闪烁方式亮或灭，产生任意变化的彩显效果。
以上所述，仅为本实用新型的较佳实施例，任何基于本实用新型技术方案的等效变换，均属于本实用新型保护范围之内。
权利要求1.一种彩灯串，其特征在于它包括数个彩灯、一个编码控制电路和数个解码显示电路，解码显示电路与彩灯串中的彩灯一一对应；编码控制电路的地址编码信号输出端与每一个解码显示电路相连；解码显示电路对这个地址编码进行解码，根据解码后的数据使相应的彩灯亮或灭；所述彩灯串、编码控制电路和解码显示电路只需要一根火线和一根零线供电。
2.根据权利要求1所述的彩灯串，其特征在于所述编码控制电路包括依次相连的电源电路、脉冲形成及速度调节电路、地址形成电路、程序存储器、编码电路、编码放大及输出电路。
3.根据权利要求1所述的彩灯串，其特征在于所述解码显示电路包括依次相连的解码电路和推动输出电路；所述解码电路的地址输入端与所述编码控制电路中编码电路的输入端相连，所述解码电路的控制端与所述编码控制电路输出的地址编码信号控制端相连，所述解码电路对该地址编码进行解码，解码电路的信号输出管脚经推动输出电路使彩灯串中的彩灯按照编码指定的地址顺序亮与灭。
4.根据权利要求2所述的彩灯串，其特征在于所述编码控制电路中的脉冲形成及速度调节电路(555芯片)的信号输出端与地址形成电路的信号输入端相连，地址形成电路的数据输出端与程序存储器的地址端相连，程序存储器的数据输出端与编码电路的输入管脚相连，编码电路输出的地址编码控制信号经编码放大及输出电路放大后与解码显示电路相连。
专利摘要本实用新型公开了一种彩灯串,它包括数个彩灯、一个编码控制电路和数个解码显示电路,解码显示电路与彩灯串中的彩灯一一对应;编码控制电路的地址编码控制信号输出端与每一个解码显示电路相连;解码显示电路对这个地址编码进行解码,根据解码后的数据使相应的彩灯亮或灭;所述彩灯串、编码控制电路和解码显示电路只需要一根火线和一根零线供电。由于本实用新型采用编码和解码的方式实现对多路彩灯的程序控制,从而达到简化总线、节约能源的目的。同时,可根据需要改变程序存储器内的程序,使编码电路产生不同的地址编码,使彩灯按照不同的地址编码和闪烁方式亮或灭,产生任意变化的彩显效果。
文档编号H05B37/02GK2508514SQ0122394
公开日2002年8月28日 申请日期2001年5月17日 优先权日2001年5月17日
发明者张继 申请人:张继