专利名称：集成电路的区域化防止电磁干扰装置的制作方法
技术领域：
本实用新型有关一集成电路的防止电磁干扰装置，特别是一种通过区隔及独立接地的方式，以将集成电路区域化的防止电磁干扰装置。
背景技术：
近年来信息工业蓬勃发展，集成电路的运用也普及至日常生活，如移动电话、个人计算机、家庭电器等不胜枚举，对集成电路的设计也趋向于体积小、速度快、回路(Loop)大，集成电路的工作频率越来越高，其回路的信号与磁场间的感应越大，电磁干扰的现象就越严重。
以信息处理装置为例，其中央处理单元必定搭配着集成电路及被动组件来完成工作，由于中央处理单元的工作速度常常达到GHz，故所需的电源及功率也增大，为稳定中央处理单元的供电的效率及品质，一般皆使用切换时间(switchtime)较短的集成电路来搭配中央处理单元设计，这样效率虽高但产生电磁干扰的机率也大幅上升。
请参照图1，为现有信息处理装置的集成电路接地示意图，一般信息处理装置的主机板中都含有中央处理组件21、集成电路22及被动组件23，此主机板的成分为印刷电路板10，而集成电路22可为互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor)(CMOS)，并与被动组件23配合以协助中央处理组件21工作，但不论任何组件皆与一共同的接地端G相连接。
但因中央处理组件21其工作的频率较高，由于频率越高时电磁波的波长越短，因此在电路内很容易造成电磁干扰的不规则反射，形成高频噪声不易改善及处理，所以在接地端的中也包括电磁干扰的高频噪声，极易影响集成电路22及被动组件23的工作。
如上所述，为满足防止电磁干扰的目的，如何能有效解决中央处理组件对相邻的集成电路所产生的电磁干扰是一尚待解决的技术课题。
实用新型内容有鉴于此，本实用新型的目的是考虑到电磁兼容(Electro-magneticcompatibility；EMC)的问题而提出一种集成电路的区域化防止电磁干扰装置，以防止集成电路所产生的电磁波散射，并以区域化的方式设置独立的接地点，以最近的回路将电磁干扰导入接地端，以防止高频噪声对信息处理装置所产生的不良影响。
为实现上述目的，本实用新型的集成电路的区域化防止电磁干扰装置，该集成电路是设置于一信息处理装置的中央处理单元的周围，该中央处理单元与该集成电路设置于一印刷电路板上，且该印刷电路板至少包含有一组件层与一接地层，其特点是，该集成电路的区域化防止电磁干扰装置至少包括一沟槽部，该沟槽部设置于该集成电路的周围，用以将该集成电路的接地端与该中央处理单元的接地端加以隔离；至少一个导体部，该导体部与该集成电路的接地端连接，用以将该集成电路的接地端由该组件层导引至该接地层；至少一个连接结构，该连接结构与该导体部连接，用以连接该导体部与一机壳相接。
本实用新型集成电路的区域化防止电磁干扰装置将集成电路以区域化的方式加以区隔并独立设置接地端，其优点在于可避免中央处理组件所产生的高频噪声由接地层干扰集成电路的工作，同时以机壳接地(Chassis GND)的方式可获得最佳的接地路径，对主机板的散热也有莫大的帮助。
为更清楚理解本实用新型的目的、特点和优点，下面将结合附图对本实用新型的较佳实施例进行详细说明。
图1为现有信息处理装置的集成电路接地示意图；图2为本实用新型集成电路的区域化防止电磁干扰装置的接地示意图；图3为本实用新型集成电路的区域化防止电磁干扰装置的实施例示意图；以及图4为本实用新型集成电路的区域化防止电磁干扰装置的实施例剖面图。
具体实施方式
请参照图2，为本实用新型集成电路的区域化防止电磁干扰装置的接地示意图。本实用新型集成电路的区域化防止电磁干扰装置，为满足防止电磁干扰及散热的目的，所以将主机板中的中央处理组件21、集成电路22及被动组件23的接地端G分别独立，此主机板的成分为一印刷电路板10，而集成电路22则可为互补金属氧化物半导体(CMOS)，被动组件23则设置为一电容器。
接下来就本实用新型的实施例作一详细说明，请参照图3，它为本实用新型集成电路的区域化防止电磁干扰装置的实施例示意图。
本实用新型中的印刷电路板10，包括有组件层11及接地层12，而于组件层11上则设置有中央处理组件21、集成电路22及被动组件23，为防止中央处理组件21的高频噪声由接地层12中干扰集成电路22及被动组件23，本实用新型包括有沟槽部31、导体部及连接结构41，沟槽部31设置于组件层11上的集成电路22及被动组件23的周围，以将集成电路22与被动组件23的接地端G与中央处理组件21的接地端G加以隔离。
而本实用新型的导体部则包括有组件层的连接部32、组件层的连接点33、导体结构44、接地层的连接部42及接地层的连接点43，并由上述各部分相互连接形成，而本实用新型的连接结构41可为一表面黏着型连接组件(SMD finger)，其一端与导体部相接，另一端则与机壳(Chassis)相接，以形成独立的接地端G。
接下来就本实用新型的实施例的接地端连接方式作进一步的详细说明，请参照图4，为本实用新型集成电路的区域化防止电磁干扰装置的实施例剖面图。
如图所示，中央处理组件21及集成电路22设置于印刷电路板10的组件层11上，为使中央处理组件21及集成电路22各自形成独立的接地端G，所以将印刷电路板10加以切割，使集成电路22的周围产生沟槽部31，此沟槽部31用于区隔中央处理组件21及集成电路22的接地端G。
然后以本实用新型的导体部与集成电路22的接地端子(未图示)相接，首先由组件层的连接部32与集成电路22的接地端子连接，此组件层的连接部32为一印刷电路板10组件层的描迹(trace)，然后由组件层的连接点33连接组件层的连接部32与导体结构44，而此组件层的连接点33为一印刷电路板10组件层的露锡点。
上述为本实用新型的导体部在组件层11的连接方式，而本实用新型的组件层11及接地层12间还设置有一管道(via)，此管道(via)则恰可容置导体结构44，而导体结构44为一金属导体，并与组件层的连接点33及接地层的连接点43连接，此接地层的连接点43也为一印刷电路板10接地层的露锡点，并与接地层的连接部42连接。
而此接地层的连接部42也为一印刷电路板10接地层的描迹(trace)，且与本实用新型的连接结构41相接，这样就实现将集成电路22独立接地的目的。
虽然本实用新型以前述的较佳实施例予以揭示，然而其并非用以限定本实用新型，任何熟悉本领域的技术人员在不脱离本实用新型的精神和范围内，当可作作出种种的等效变化和等效替换，因此本实用新型的保护范围应以所附的权利要求所限定的保护范围为准。
权利要求1.一种集成电路的区域化防止电磁干扰装置，该集成电路是设置于一信息处理装置的中央处理单元的周围，该中央处理单元与该集成电路设置于一印刷电路板上，且该印刷电路板至少包含有一组件层与一接地层，其特征在于，该集成电路的区域化防止电磁干扰装置至少包括一沟槽部，该沟槽部设置于该集成电路的周围，用以将该集成电路的接地端与该中央处理单元的接地端加以隔离；至少一个导体部，该导体部与该集成电路的接地端连接，用以将该集成电路的接地端由该组件层导引至该接地层；至少一个连接结构，该连接结构与该导体部连接，用以连接该导体部与一机壳相接。
2.如权利要求1所述集成电路的区域化防止电磁干扰装置，其特征在于，该导体部还包括有至少一个组件层的连接部，该组件层的连接部与该集成电路的接地端连接；至少一个组件层的连接点，该组件层的连接点与该组件层的连接部连接；至少一个导体结构，该导体结构与该组件层的连接点连接，用以连接该组件层及该接地层；至少一个接地层的连接点，该接地层的连接点与该导体结构连接；至少一个接地层的连接部，该接地层的连接部与该接地层的连接点连接。
3.如权利要求1所述集成电路的区域化防止电磁干扰装置，其特征在于，该连接结构为一表面黏着型连接组件。
4.如权利要求2所述集成电路的区域化防止电磁干扰装置，其特征在于，该组件层的连接部为一印刷电路板组件层的描迹。
5.如权利要求2所述集成电路的区域化防止电磁干扰装置，其特征在于，该接地层的连接部为一印刷电路板接地层的描迹。
6.如权利要求2所述集成电路的区域化防止电磁干扰装置，其特征在于，该组件层的连接点为一印刷电路板组件层的露锡点。
7.如权利要求2所述集成电路的区域化防止电磁干扰装置，其特征在于，该接地层的连接点为一印刷电路板接地层的露锡点。
8.如权利要求2所述集成电路的区域化防止电磁干扰装置，其特征在于，该导体结构为一金属导体。
9.如权利要求2所述集成电路的区域化防止电磁干扰装置，其特征在于，该印刷电路板组件层与该印刷电路板接地层之间还设置有至少一个管道，该管道用以容置该导体结构。
专利摘要一种集成电路的区域化防止电磁干扰装置，是将信息处理装置中易产生电磁干扰的集成电路，以区域化的方式设置独立的接地点，以将集成电路所产生的磁场与电场耦合至接地端，并将此集成电路周围的区域以切割的方式加以区隔，以达到防止信息处理装置中其它工作区域所产生的电磁干扰。
文档编号H05K9/00GK2526980SQ01277628
公开日2002年12月18日 申请日期2001年12月25日 优先权日2001年12月25日
发明者龙贤霈 申请人:神达电脑股份有限公司