专利名称：用印刷方式制作电路基板导通孔及线路的方法
技术领域：
本发明涉及一种以印刷(printing)制作电路基板的导通孔及线路的方法，特别是涉及以含不大于微米级(micro-)尺寸粒子的导电膏(conductivepaste)对各通孔及线路开口结构进行填塞，并填住介电层上的各该导通孔位置处形成导通孔(via)及线路的集成电路基板的制作过程。
请参阅
图1A至图1D所示，为现有技术于集成电路基板进行通孔的制作过程，其步骤包括(a)提供一基材作为集成电路基板10的主体基材，在该集成电路基板10的上、下侧表面分别覆上有上、下金属层11、12，以作为后续定义电路布局之用；(b)在集成电路基板10表面预定位置处定位出通孔位置，以机械钻孔等方式打穿，形成复数个贯穿该集成电路基板10的通孔13；(c)在上述通孔13的内侧表面上镀上一层完整面铜14，以形成具导通作用的导通孔13a(Plated Through Hole，简称PTH)；(d)对集成电路基板10的上、下侧表面的上、下金属层11、12依所设计的电路布局态样进行微影、蚀刻等步骤，以定义出上、下电路层11a、12a；(e)以填充材如绝缘漆等材质，对所述各导通孔13a进行塞孔，以形成完整的导电栓14结构。最后通常会再以将保护层(图中未示)覆盖于集成电路基板10的上、下电路层11a、12a表面作保护。
以上所述仅为两层集成电路基板的一般制作过程，然而多层集成电路基板也只要将各单层电路基板施以定义通孔的上述标准制作过程，叠合各该电路基板后，再重复通孔及线路制作过程并完成外层保护覆盖，即可制成多层复杂的集成电路基板。
以上所述为现有技术的集成电路基板10的制作过程，但即使发展至今，现有技术的集成电路基板10仍具有可靠度不佳、合格率不高等缺点。究其原因主要是因为1.现有技术的金属层图案化(pattern)及通孔或盲孔(blind via)的定义都无法避免以湿式电镀方式(electroplating)进行，制作过程相当复杂，且成本不斐。
2.现有技术是以绝缘漆对导通孔14进行塞孔，然而却容易在各该导电栓15内部造成空隙，因此容易会有Popcorn现象产生，造成塞孔困难、填塞不易，因此不仅通孔孔径大小易受限，且电性连接品质也不佳，造成可靠度较差。
3.良好的通孔制作难度颇高，制作过程烦杂，影响合格率，生产时间过长，且机台设备费用非常昂贵，成本过高。
由上述说明可知，利用现有制作过程所制造的集成电路的基板具有可靠度不佳、导电栓与通孔铜壁塞孔强度差等缺点，经常无法达到客户的要求标准，不仅降低市场的竞争力也造成生产成本的浪费，所以对于从事基板生产的厂商而言，莫不致力于通孔制作过程的改良，以提高基板的可靠度进而达到增加市场竞争力和降低生产成本的目标。
本发明的另一目的在于提供一种用印刷方式制作电路基板导通孔及线路的方法，利用含纳米级尺寸粒子的导电膏，如日本HAMMA、CHEMICALS的NPseries产品，对各极微小开口结构进行塞孔，含通孔、微小盲孔及微细线路，再施以平坦化，即可完成微细线路开口及微小盲孔的制作。
本发明的又一目的在于提供一种用印刷方式制作电路基板导通孔及线路的方法，以导电膏直接作塞孔动作，制作导通孔，不需再额外设计通孔的外环(或称面环，capture pad)，大幅提高导电线路的布局密度，相对的基板的品质可加以提高。
本发明提供一种用印刷方式制作电路基板导通孔及线路的方法，其较佳实施步骤包括(a)提供一已完成前段制作过程电路基板。
(b)在该电路基板的的至少一表面外覆上一介电层。
(c)于所述介电层上定义出若干导通孔(via)及线路开口。
(d)以印刷方式(printing)将含不大于微米级(micro-)尺寸粒子的导电膏(conductive paste)覆上于该介电层的表面，并填住介电层上的各该导通孔开口及线路，以使形成完整的导通孔型态。其中该导电膏的粒子是不大于微米级尺寸，也包括在纳米级(nano-)尺寸以下。
(e)对所述电路基板表面的导电膏进行平坦化，以使通孔结构及填住各该导通孔开口的部分导电膏共形成完整的导通孔及线路结构。
最后，再进行电路基板增层制作过程(build-up)以制作多层电路基板。最后，再进行光阻覆盖、曝光、显影、固化等制作过程，于既定位置处电镀镍/金层，作为焊垫(pad)。
较佳者，可再重复制作过程以形成所需的导通孔及微细线路结构。
较佳者，在定义导通孔开口时，可先覆上离型膜作保护，待导电膏填充完成后再移除。
(b)在该电路基板100的表面外覆上一介电层102a，为感光介电层(photo-imagible dielectric，简称PID)。
(c)于所述介电层102a对应于通孔结构101的位置及线路区域定义出若干导通孔(via)开口103，使用曝光、显影等熟知技术，再固化(curing)。
(d)接下所述为本发明的重点之一，以印刷方式(printing)将含不大于微米级(micro-)尺寸粒子的导电膏(conductive paste)104覆于该介电层102a的表面，并填住介电层102a上的各该导通孔开口103，以使形成完整的导通孔型态及线路110。其中该导电膏104的粒子是不大于微米级尺寸，也包括在纳米级(nano-)尺寸以下者，如日本HARIMA、CHEMICALS的NP series产品，且材质是选自下列中至少一种所组成铜膏、银膏、碳膏以及其它金属等材质。
(e)对所述电路基板100表面的导电膏104进行平坦化，以使通孔结构101及填住各该导通孔开口103的部分导电膏104共形成完整的导通孔结构105。其进行平坦化方式是包含
(e1)以研磨(grinding)或/和化学机械研磨(CMP)方式或表面平整蚀刻(surface uniform etching process，简称SUEP)进行，如图6A所示；(e2)以滚轮装置150进行，该滚轮装置150可包含滚轮(roller)方式和/或膏吸收器(paste absorber)方式，如图6B所示；(e3)以溶剂喷射清洗(solvent spray cleaning)160方式进行，该溶剂是使用Bufylcellulose或醚醇类溶剂，其是可同时加上高速旋转(spin)该电路基板100的动作进行，如图6C所示。
(f)在所述导通孔结构105暨介电层102a外再覆上一绝缘的介电层102b，同样可为感光介电层(PID)，与前述介电层102a属同一材质，共合成一新介电层102。
(g)于所述介电层102b对应于导通孔结构105的位置上再定义出若干开口(图中未标示)，使用曝光、显影等熟知技术，再固化(curing)。
(h)以印刷方式将含不大于微米级(micro-)尺寸粒子的导电膏106覆上于该介电层102的表面，并填住介电层102b上的各该开口，以使形成完整的导通孔型态。其中该导电膏106的粒子是不大于微米级尺寸，也包括在纳米级(nano-)尺寸以下者，如日本HARIMA、CHEMICALS的NP series产品，且材质是选自下列中至少一种所组成铜膏、银膏、碳膏以及其它金属等材质。
(i)对所述电路基板100最外表面的导电膏106进行平坦化，以使通孔结构105及填住各该开口的部分导电膏106再共形成完整的导通孔结构107。其进行平坦化方式如以研磨(grinding)和/或化学机械研磨(CMP)等方式进行。
(j)然而，如同一般电路基板制作过程，再进行电路基板增层制作过程(build-up)以制作多层电路基板。最后，再进行光阻覆盖、曝光、显影、固化等制作过程，于既定位置处电镀镍/金层，作为焊垫(pad)，此为一般熟知制作过程非本发明重点所在，不再赘述，也不再以附图表示。
第二实施例请参阅图11至19是本发明第二实施例以印刷制作电路基板方法制作过程示意图，其步骤包括(a)提供一单位电路基板(unit substrate)200，其材质与性质都与第一实施例所提相同，不再赘述。在该电路基板200的预定位置处，以机械钻孔等方式形成若干贯穿电路基板的通孔，再施以塞孔步骤填充导电质完成通孔结构201。
(b)在该电路基板200的表面外覆上一介电层202a，为激光质的介电层(laserable dielectric)；以及一离型膜(release film)250作保护。
(c)以激光烧蚀(laser ablation)方式于所述介电层202a对应于通孔结构201的位置上定义出若干导通孔(via)开口203及线路区域。
(d)如同前述实施例，以印刷方式(printing)将含不大于微米级(micro-)尺寸粒子的导电膏(conductive paste)204覆上于该介电层202a的表面，并填住介电层202a上的各该导通孔开口203，以使形成完整的导通孔型态及线路210。其中该导电膏204的粒子是不大于微米级尺寸，也包括在纳米级(nano-)尺寸以下者，如日本HARIMA、CHEMICALS的NP series产品，且材质是选自下列中至少一种所组成铜膏、银膏，碳膏以及其它金属等材质。
(e)移除该离型膜250，使所述电路基板200表面的导电膏204平坦化，以使通孔结构201及填住各该导通孔开口203的部分导电膏204共形成完整的导通孔结构205。
(f)在所述导通孔结构205暨介电层202a外再覆上一绝缘的介电层202b，同样为激光质的介电层(laserable dielectric)，与前述介电层202a属同一材质，共合成一新介电层202。
(g)覆上一离型膜260作保护，于所述离型膜260暨介电层202b对应于导通孔结构205的位置上再定义出若干开口(图中未标示)，其也以激光烧蚀进行的。
(h)以印刷方式将含不大于微米级(micro-)尺寸粒子的导电膏206覆上于该介电层202的表面，并填住介电层202b上的各该开口，以使形成完整的导通孔型态。其中该导电膏206的粒子是不大于微米级尺寸，也包括在纳米级(nano-)尺寸以下者，如日本HARIMA、CHEMICALS的NP series产品，且材质是选自下列中至少一种所组成铜膏、银膏、碳膏以及其它金属等材质。
(i)移除离型膜260。
(j)可再进行电路基板增层制作过程以制作多层电路基板。最后，再进行光阻覆盖、曝光、显影、固化等制作过程，于既定位置处电镀镍/金层，作为焊垫(pad)等与上述实施例相同的制作过程。
为对应实际应用上的多层集成电路基板的需求，本实施例同样可应用于增层法制作过程(build-up process)，以形成广泛应用的多层集成电路基板。
由于本实施例是以离型膜作保护，因此当离型膜移除时，可同时省去后续表面处理的步骤。
第三实施例请参阅图20至图29是本发明第三实施例以印刷制作电路基板方法制作过程示意图，其步骤包括(a)提供一单位电路基板300，在该电路基板300的预定位置处，以机械钻孔等方式形成若干贯穿电路基板的通孔，再施以塞孔步骤填充导电质完成通孔结构301。
(b)在该电路基板300的表面外覆上一介电膜(dielectric film)302a。
(c)在该介电膜302a外覆上一金属屏蔽图案350，以激光烧蚀(laserablation)方式于所述介电膜302a对应于通孔结构301的位置上及线路区定义出若干导通孔(via)开口303。之后移除该金属屏蔽图案350。然而也可不需金属屏蔽图案350辅助，直接进行激光烧蚀，图21中仅以一面制作过程示意，另一面为相同制作过程。
(d)以印刷方式(printing)将含不大于微米级(micro-)尺寸粒子的导电膏(conductive paste)304覆上于该介电膜302a的表面，并填住介电膜302a上的各该导通孔开口303，以便形成完整的导通孔型态及线路310。其中该导电膏304的粒子是不大于微米级尺寸，也包括在纳米级(nano-)尺寸以下者，如日本HARIMA、CHEMICALS的NP series产品，且材质是选自下列中至少一种所组成铜膏、银膏、碳膏以及其它金属等材质。
(e)对所述电路基板300表面的导电膏304进行平坦化，使通孔结构301及填住各该导通孔开口303的部分导电膏304共形成完整的导通孔结构305。其进行平坦化方式是包含研磨(grinding)暨化学机械研磨(CMP)方式或表面平整蚀刻(SUEP)；滚轮装置进行，包含滚轮(roller)方式和/或膏吸收器(paste absorber)方式；溶剂喷射清洗(solvent spray cleaning)方式，可同时加上高速旋转该电路基板300的动作进行。之后再进行固化及表面处理等步骤，表面处理包括电浆蚀刻(plasma etching)及研磨(grinding)等。
(f)在所述导通孔结构305暨介电膜302a外再覆上一绝缘的介电膜302b，与前述介电膜302a属同一材质，共形成一新介电膜302。
(g)于所述介电膜302b对应于导通孔结构305的位置上再定义出若干开口(图中未标示)，其也以激光烧蚀进行的。
(h)以印刷方式将含不大于微米级(micro-)尺寸粒子的导电膏306覆上于该介电膜302的表面，并填住介电膜302b上的各该开口，以使形成完整的导通孔型态。其中该导电膏306的粒子是不大于微米级尺寸，也包括在纳米级(nano-)尺寸以下者，如日本HARIMA、CHEMICALS的NP series产品，且材质是选自下列中至少一种所组成铜膏、银膏、碳膏以及其它金属等材质。
(i)对所述电路基板300最外表面的导电膏306进行平坦化，以使通孔结构305及填住各该开口的部分导电膏306再共形成完整的导通孔结构307。其进行平坦化方式如以研磨暨化学机械研磨方式或表面平整蚀刻；滚轮装置进行，包含滚轮方式和/或膏吸收器方式；溶剂清洗方式，可同时加上高速旋转该电路基板300的动作等方式进行。
第四实施例请参阅图30至图40是本发明第四实施例以印刷制作电路基板方法制作过程示意图，其步骤包括(a)在一单位电路基板400的预定位置处，以机械钻孔等方式形成若干贯穿电路基板的通孔，再施以塞孔步骤填充导电质完成通孔结构401。
(b)在该电路基板400的表面外覆上一介电膜(dielectric film)402a及离型膜450a。
(c)在该离型膜450a外覆上一金属屏蔽图案460，以激光烧蚀(laserablation)方式于所述介电膜402a暨离型膜450a对应于通孔结构401的位置及线路区上定义出若干导通孔(via)开口403。之后移除该金属屏蔽图案450。然而也可不需金属屏蔽图案450辅助，直接进行激光烧蚀。
(d)以印刷方式(printing)将含不大于微米级(micro-)尺寸粒子的导电膏(conductive paste)404覆上于该介电膜402a暨离型膜450a的表面，并填住各该导通孔开口403，以使形成完整的导通孔型态及线路410。其中该导电膏404的粒子是不大于微米级尺寸，也包括在纳米级(nano-)尺寸以下者，如日本HARIMA、CHEMICALS的NP series产品，且材质是选自下列中至少一种所组成铜膏、银膏、碳膏以及其它金属等材质。
(e)移除该离型膜450a，使该电路基板400表面的导电膏404平坦化，使通孔结构401及填住各该导通孔开口403的部分导电膏404共形成完整的导通孔结构405。
(f)在所述导通孔结构405暨介电膜402a外再覆上一绝缘的介电膜402b及离型膜450b，介电膜402b与前述介电膜402a属同一材质，共形成一新介电膜402。
(g)于所述介电膜402b暨离型膜450b对应于导通孔结构405的位置及线路区上再定义出若干开口(图中未标示)，其也以激光烧蚀进行的。
(h)以印刷方式将含不大于微米级(micro-)尺寸粒子的导电膏406覆上于该介电膜402的表面，并填住介电膜402b暨离型膜450b上的各该开口，以便形成完整的导通孔型态。其中该导电膏406的粒子是不大于微米级尺寸，也包括在纳米级(nano-)尺寸以下者，如日本HARIMA、CHEMICALS的NP series产品，且材质是选自下列中至少一种所组成铜膏、银膏、碳膏以及其它金属等材质。
(i)移除该离型膜450b，使该电路基板400表面的导电膏406平坦化，使通孔结构405及填住各开口的部分导电膏406共形成完整的导通孔结构405再共形成完整的导通孔结构407。
如同上述实施例，可再进行电路基板增层制作过程以制作多层电路基板。最后，再进行光阻覆盖、曝光、显影、固化等制作过程，于既定位置处电镀镍/金层，作为焊垫(pad)等与上述实施例相同的制作过程。
当然本实施例也可应用于的另一态样一增层法制作过程(build-upprocess)。如图40所示，在一核心的电路基板400上下层叠上若干介电层402，以形成一多层电路基板形式，以印刷方式(printing)将含不大于微米级(micro-)尺寸粒子的导电膏(conductive paste)覆上该介电膜，并填住各开口，而形成若干电路层410、盲孔(blind via)或不等程度贯穿基板的导通孔(PTH)407等。图中仅以上下两层介电层402表示，当然，视实务所需，以增层法制作过程可制作出更多层介电层的多层电路基板形式。
本发明与现有技术的最大不同处，是以印刷方式(printing)将含不大于微米级(micro-)尺寸粒子甚至纳米级(nano-)的导电膏(conductive paste)进行填塞，再以离型膜及金属屏蔽图案等辅助进行塞孔，完整填实形成各该通孔，而舍弃一般以绿漆(solder mask)等填充材进行塞孔制作过程，可对各极微小开口结构进行塞孔，含通孔、微小盲孔及微细线路，再施以平坦化，即可完成微细线路开口及微小盲孔的制作，且同时具备优良品质的电路基板。
另外，本发明不需再额外设计通孔的外环(或称面环，capture pad)，也不需昂贵的设备机台，大幅提高导电线路的布局密度，相对的基板的品质可更加提高。另外，不仅制制作过程简易方便，应用范围广，适合于各种尺寸的集成电路构成，完全克服常用技术的种种缺点。
权利要求
1.一种用印刷方式制作电路基板导通孔及线路的方法，其特征在于，其步骤包括(a)提供一已完成前段制作过程的电路基板；(b)在该电路基板的至少一表面外覆上一介电层；(c)图案化该介电层以定义出导通孔及线路开口；(d)以印刷方式将含不大于微米级(micro-)尺寸粒子的导电膏(conductive paste)覆盖于该介电层的表面，并填住介电层上的各该导通孔及线路开口，以形成完整的导通孔及线路结构；(e)对所述电路基板表面的导电膏进行平坦化。
2.如权利要求1所述用印刷方式制作电路基板导通孔及线路的方法，其特征在于，步骤(e)之后，还可包括一步骤(f)对所述电路基板表面的导电膏再进行固化及表面处理(surface treatment)步骤。
3.如权利要求2所述用印刷方式制作电路基板导通孔及线路的方法，其特征在于，所述的表面处理步骤包括电浆蚀刻(plasma etching)及研磨(grinding)。
4.如权利要求1所述用印刷方式制作电路基板导通孔及线路的方法，其特征在于，所述的平坦化是以下列至少其中之一方式进行研磨(grinding)、化学机械研磨(CMP)、表面平整蚀刻(SUEP)、滚轮(roller swiping)、膏吸收器(paste absorber)及溶剂喷射清洗(solvent spray cleaning)。
5.如权利要求4所述用印刷方式制作电路基板导通孔及线路的方法，其特征在于，所述的溶剂喷射清洗方式是可同时加上高速旋转该电路基板的动作进行。
6.如权利要求1所述用印刷方式制作电路基板导通孔及线路的方法，其特征在于，所述的微米级尺寸以下粒子的导电膏可为在纳米级(nano-)尺寸以下。
7.如权利要求1所述用印刷方式制作电路基板导通孔及线路的方法，其特征在于，所述的图案化是以激光烧蚀方式(laser ablation)进行。
8.如权利要求7所述用印刷方式制作电路基板导通孔及线路的方法，其特征在于，所述步骤(c)之前可先覆上一层金属屏蔽图案于该介电层表面，再进行所述激光烧蚀。
9.如权利要求7所述用印刷方式制作电路基板导通孔及线路的方法，其特征在于，所述步骤(c)之前可先铺上一离型膜(release film)于该电路基板的表面作保护，再进行所述激光烧蚀定义出所述导通孔及线路开口，于各开口填塞完成之后再移除该离型膜。
10.如权利要求9所述以印刷制作电路基板方法，其特征在于，于铺上该离型膜之后、进行步骤(c)之前可再覆上一层金属屏蔽图案于该离型膜表面，再进行所述激光烧蚀。
全文摘要
本发明涉及一种用印刷方式制作电路基板导通孔及线路的方法，其步骤包括提供一已完成前段制作过程的电路基板；在该电路基板的至少一表面外覆上一介电层；于所述介电层上定义出若干导通孔及线路开口；以印刷方式将含不大于微米级(micro－)尺寸粒子的导电膏(conductive paste)覆盖于该介电层的表面，并填住介电层上的各该导通孔及线路开口，以形成完整的导通孔及线路结构。最后对所述电路基板表面的导电膏进行平坦化，以使通孔结构及填住各该导通孔及线路开口的部分导电膏共形成完整的导通线路结构。
文档编号H05K3/46GK1464767SQ0212471
公开日2003年12月31日 申请日期2002年6月24日 优先权日2002年6月24日
发明者宫振越 申请人:威盛电子股份有限公司