专利名称：线路基板的制作方法
技术领域：
本实用新型涉及一种线路基板，且特别是涉及一种可提高线路基板的表面的布线密度，并可简化线路基板的制作工艺步骤的线路基板。
背景技术：
芯片倒装焊技术(Flip Chip Bonding Technology)为一种将芯片(die)连接至一载体(carrier)的芯片封装技术，其主要是利用面阵列(area array)的排列方式，在芯片的有源表面(active surface)上配置多个芯片垫(die pad)，并分别在这些芯片垫上形成凸块(bump)，接着在将芯片翻面(flip)之后，可利用芯片的芯片垫上的凸块来电(electrically)连接及结构(structurally)连接至载体的表面上的凸块垫(bump pad)，其中载体例如是线路基板(circuit substrate)或是印刷电路板(print circuit board，PCB)等。值得注意的是，由于芯片倒装焊技术可应用于高管脚数(High Pin Count)的芯片封装结构，并具有缩小封装面积及缩短讯号传输路径等诸多优点，使得芯片倒装焊技术目前已被广泛地应用在芯片封装领域。
目前由于芯片倒装焊技术仍应用在高输出入接点密度(high I/O density)的芯片封装领域，所以芯片倒装焊用的线路基板亦相对具有较高的输出入接点(I/O)密度。因此，为了符合上述的高输出入接点(I/O)密度的需求，常见芯片倒装焊用的线路基板均利用增层法(build-up process)来加以制作。虽然，增层法可以有效地提高线路基板的输出入接点(I/O)的密度，但增层法仍会应用到昂贵且缓慢的制作工艺步骤，例如雷射钻孔(laser drilling)及电镀铜(Cu plating)等制作工艺步骤，这些制作工艺步骤均将大幅提高线路基板的制作成本及制作工艺周期。
如上所述，现有技术发展出一种凸块埋设联机技术(Bump BuriedInterconnect Technology，BBIT)，用以简化芯片倒装焊用的线路基板的制作工艺步骤，请依次参考图1A、1B，其示出了采用现有的一种利用凸块埋设联机技术(BBIT)所制作的线路基板的流程剖面图。此处以四层板(即四导电层的线路基板)为例。
如图1A所示，首先以多次模版印刷(stencil printing)的方式，依次堆栈多个尺寸不一的导电垫(未示出)，用以形成多个锥状凸块140a于导电层160a的一面，接着配置一介电薄膜(dielectric film)150a于导电层160a的同一面，并利用这些锥状凸块140a的尖锐的顶端来刺穿(pierce)介电薄膜150a，且使得这些锥状凸块140a的顶端暴露于介电薄膜150a之外。同样地，亦可利用上述方式来结合导电层160b、锥状凸块140b及介电薄膜150b。
同样如图1A所示，提供一介电核心层(dielectric core layer)110，其两面已分别配置有已构图的导电层120a、120b，并利用多个贯穿介电核心层110的贯孔插塞(through hole via)130来电连接导电层120a、120b。此外，导电层120a、120b还分别形成多条导线(trace)122a、122b及多个着陆垫(vialand)124a、124b，其中着陆垫124a、124b分别用以连接这些椎状凸块140a、140b的较为尖锐的顶端。
如图1B所示，接着将介电薄膜150a、150b分别接合至介电核心层110的两面，并连带使得这些锥状凸块140a、140b的较为尖锐的顶端分别接合至这些着陆垫124a、124b。然后，构图导电层160a、160b，使得导电层160a、160b分别形成多条导线162a、162b及多个接合垫164a、164b，而完成线路基板100的大部分的制作工艺。因此，接合垫164a可依次经由锥状凸块140a、着陆垫124a、贯孔插塞130、着陆垫124b及锥状凸块140b，而电连接到接合垫164b。
虽然现有的凸块埋设联机技术(BBIT)能够有效地简化基板的制作工艺，但如图1B所示，以上方的锥状凸块140a为例，由于锥状凸块140a的底部的横向面积大于其顶部的横向面积，意即锥状凸块140a的较接近接合垫164a的底端的横截面积大于锥状凸块140a的较远离接合垫164a的顶端的横截面积。所以，这样的设计将不利于提高较外层的导电层160a、160b的布线密度，特别是提高较外层的导电层160a的接合垫164a的密度。
实用新型内容有鉴于此，本实用新型的目的就在于提供一种线路基板，用以提高线路基板的表面的布线密度，并且简化线路基板的制作工艺步骤。
为达到本实用新型的上述目的，本实用新型提出一种线路基板，至少包括一介电核心层，具有一第一面；至少一第一接合垫，配置于介电核心层的第一面；一第一锥状凸块，配置于第一接合垫，且第一锥状凸块的较远离第一接合垫的顶端的横截面积小于第一锥状凸块的较接近第一接合垫的底端的横截面积；一第一介电层，配置于介电核心层的第一面，且环绕于第一锥状凸块的侧缘，而第一锥状凸块的顶端突出于第一介电层的较远离介电核心层的一面；以及至少一第二接合垫，配置于第一介电层之上，且接合于第一锥状凸块的顶端。
依照本实用新型的优选实施例所述，线路基板还包括已构图的一第一导电层，其配置介于介电核心层及第一介电层之间，并形成第一接合垫。此外，线路基板还包括已构图的一第二导电层，其配置介于第一介电层之上，并形成第二接合垫。
依照本实用新型的优选实施例所述，介电核心层还包括对应第一面的一第二面，且线路基板还包括至少一贯孔插塞，穿过介电核心层；至少一第三接合垫，配置于介电核心层的第二面，并经由贯孔插塞而电连接至第一接合垫；一第二锥状凸块，配置于第三接合垫，且第二锥状凸块的较远离第三接合垫的顶端的横截面积小于第二锥状凸块的较接近第三接合垫的底端的横截面积；一第二介电层，配置于核心介电层的第二面，且环绕于第二锥状凸块的侧缘，而第二锥状凸块的顶端突出于第二介电层的较远离介电核心层的一面；以及至少一第四接合垫，配置于第二介电层之上，且接合于第二锥状凸块的顶端。
依照本实用新型的优选实施例所述，线路基板还包括已构图的一第三导电层，其配置介于介电核心层及第二介电层之间，并形成第三接合垫。此外，线路基板还包括已构图的一第四导电层，其配置介于第二介电层之上，并形成第四接合垫。
因此，本实用新型的线路基板乃是藉由锥状凸块的底端来连接一较内层的导电层，同时藉由锥状凸块的较为尖锐的顶端来连接另一较外层的导电层，故可有效地提高另一较外层的导电层的布线密度。此外，本实用新型的线路基板制作工艺可利用简单的印刷步骤来制作出锥状凸块，并可利用锥状凸块的较为尖锐的顶端来直接刺穿薄膜型态的介电层，或以一般印刷介电材料的方式来形成上述的介电层，故可有效地简化制作工艺步骤及缩短制作工艺周期。
为达到本实用新型的上述目的，本实用新型还提出一种线路基板，其至少包括一内层导电层，具有一第一接合垫；一外层导电层，具有一第二接合垫；一介电层，配置于所述内层导电层及所述外层导电层之间；以及一锥状凸块，穿过所述介电层，且所述锥状凸块的两端分别连接至所述第一接合垫及所述第二接合垫，且所述锥状凸块的远离所述外层导电层的顶端的横截面积小于所述锥状凸块的接近所述外层导电层的底端的横截面积。
为让本实用新型的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合所附图式，作详细说明如下。
图1A、1B示出采用现有的一种利用凸块埋设联机技术(BBIT)所制作的线路基板的流程剖面图。
图2A～2D分别示出了本实用新型的优选实施例的一种线路基板制作工艺的流程剖面图。
具体实施方式
请参考图2A～2D，其分别示出了本实用新型的优选实施例的一种线路基板制作工艺的流程剖面图。在本优选实施例之中，仅以四层板(即四导电层的线路基板)为例，亦可应用于超过四导电层的线路基板。
如图2A所示，提供一介电核心层(dielectric core layer)210及导电层220a、220b，其中导电层220a、220b分别配置于介电核心层210的顶面210a与底面210b，且导电层220a已构图，并形成导线222a及接合垫224a，而导电层220b亦已构图，并形成导线222b及接合垫224b。此外，介电核心层210还具有多个贯孔插塞230，其分别贯穿介电核心层210，用以电连接导电层220a、220b。
如图2B所示，例如以多次模版印刷(stencil printing)的方式，依次堆栈多个尺寸不一的导电垫(未示出)，用以分别形成锥状凸块240a于上述的接合垫224a，且可利用相同的方法，来形成锥状凸块240b于上述的接合垫224b。并且，锥状凸块240a的较远离接合垫224a的顶端其横截面积小于锥状凸块240a的较接近接合垫224a的底端的横截面积。同样地，锥状凸块240b的较远离接合垫224b的顶端的横截面积小于锥状凸块240b的较接近接合垫224b的底端的横截面积。此外，当利用印刷的方式来形成锥状凸块240a、240b时，可利用多次印刷的方式，使得这些锥状凸块240a、240b的形状最后将呈现出圆锥状或其它锥体状，并且固化这些锥状凸块240a、240b。
如图2C所示，接着例如以薄膜贴附(film attaching)或一般介电材料印刷等方式，分别形成介电层250a、250b至介电核心层210的顶面210a及底面210b。其中，介电层250a配置于介电核心层210的顶面210a，并覆盖导电层220a的导线222a，且围绕于这些锥状凸块240a的侧缘。此外，介电层250b则配置于介电核心层210的底面210b，并覆盖导电层220b的导线222b，且围绕于这些锥状凸块240b的侧缘。值得注意的是，当利用薄膜贴附的方式来形成介电层250a、250b于介电核心层210的两面时，可利用这些锥状凸块240a、240b的较为尖锐的顶端来直接刺穿对应的介电层250a、250b，并使得这些锥状凸块240a、240b的顶端暴露于介电层250a、250b之外，并可视需求来进行平坦化(例如压平)的步骤。此外，当利用一般介电材料印刷的方式来形成介电层250a、250b于介电核心层210的两面时，则可移除介电层250a、250b的表层，以暴露出锥状凸块240a、240b的顶端，且可视需求来进行平坦化(例如压平)的步骤，意即平坦化锥状凸块240a及介电层250a的表面，以及平坦化锥状凸块240b及介电层250b的表面。
同样如图2C所示，在形成介电层250a、250b的同时，可一并将形成介电层250a、250b的介电材料填入这些贯孔插塞230所围成的柱状空间，而形成多个介电柱252。或是，液化介电层250a、250b，使得介电层250a、250b的介电材料流入这些贯孔插塞230所围成的柱状空间，因而形成这些介电柱252。因此，介电层250a、250b及这些介电柱252可一体成型。
如图2D所示，接着将已构图的导电层260a、260b分别形成于介电层250a、250b之上，而完成线路基板200的必要制作工艺。其中已构图的导电层260a形成导线262a及接合垫264a，而已构图的导电层260b则形成导线262b及接合垫264b。此外，在本优选实施例的中，以导电层260a为例，可将一未构图的导电层260a(例如一铜箔(copper foil))迭合至介电层250a上，并将未构图的导电层260a接合至这些锥状凸块240a的顶端，接着构图原先未构图的导电层260a，使得构图后的导电层260a可同时形成导线262a及接合垫264a。此外，在本优选实施例之中，还可利用电镀(plating)的方式来形成已构图的导电层260a。同样地，上述的两种制作方式亦可应用于导电层260b来形成导线262b及接合垫264b。最终，接合垫264a将可依次经由锥状凸块240a、接合垫224a、贯孔插塞230、接合垫224b及锥状凸块240b，而电连接至接合垫264b。
值得注意的是，本实用新型的线路基板所应用的线路结构是配置锥状凸块电连接任二相邻的已构图导电层，且锥状凸块的较尖锐的顶端连接相对较外层的导电层，如此将有利于提高此较外层的导电层的布线密度。此外，本实用新型的线路基板除可应用作为芯片倒装焊用的基板以外，更可应用作为其它芯片封装型态的线路基板，例如应用作为导线接合(wirebonding)等需要高输出入接点密度的线路基板。
综上所述，本实用新型的线路基板至少具有下列优点(1)本实用新型的线路基板利用锥状凸块的底端来连接一导电层，同时藉由锥状凸块的较为尖锐的顶端来连接另一导电层，故可有效地提高另一导电层的布线密度，因而有助于提高线路基板的表面的布线密度，特别是提高线路基板的输出入接点密度(I/O density)。
(2)由于本实用新型的线路基板制作工艺利用简单的迭合制作工艺(laminate process)来制作线路基板，并可利用简单的印刷步骤来制作出锥状凸块，且可利用锥状凸块的较为尖锐的顶端来直接刺穿薄膜型态的介电层，故可有效地简化制作工艺步骤及缩短制作工艺周期，而无须采用增层法中所应用的雷射钻孔及电镀铜等步骤，故本实用新型的线路基板制作工艺可以有效地简化制作工艺步骤及缩短制作工艺周期。
虽然本实用新型已以一优选实施例揭露如上，然其并非用以限定本实用新型，任何本领域内的技术人员，在不脱离本实用新型的精神和范围的情况下，可进行各种改进和改动，因此本实用新型的保护范围应以后附的权利要求范围为准。
权利要求1.一种线路基板，其特征在于，至少包括一介电核心层，具有一第一面；至少一第一接合垫，配置于所述介电核心层的所述第一面；一第一锥状凸块，配置于所述第一接合垫，且所述第一锥状凸块的远离所述第一接合垫的顶端的横截面积小于所述第一锥状凸块的接近所述第一接合垫的底端的横截面积；一第一介电层，配置于所述介电核心层的所述第一面，且环绕于所述第一锥状凸块的侧缘；以及至少一第二接合垫，配置于所述第一介电层之上，且接合于所述第一锥状凸块的顶端。
2.如权利要求1所述的线路基板，其特征在于，还包括已构图的一第一导电层，其配置介于所述介电核心层及所述第一介电层之间，并形成所述第一接合垫。
3.如权利要求1所述的线路基板，其特征在于，还包括已构图的一第二导电层，其配置介于所述第一介电层之上，并形成所述第二接合垫。
4.如权利要求1所述的线路基板，其特征在于，所述介电核心层还包括对应所述第一面的一第二面，且所述线路基板还包括至少一贯孔插塞，穿过所述介电核心层；至少一第三接合垫，配置于所述介电核心层的所述第二面，并经由所述贯孔插塞而电连接至所述第一接合垫；一第二锥状凸块，配置于所述第三接合垫，且所述第二锥状凸块的远离所述介电核心层的顶端的横截面积小于所述第二锥状凸块的接近所述介电核心层的底端的横截面积；一第二介电层，配置于所述核心介电层的所述第二面，且环绕于所述第二锥状凸块的侧缘；以及至少一第四接合垫，配置于所述第二介电层之上，且接合于所述第二锥状凸块的顶端。
5.如权利要求4所述的线路基板，其特征在于，还包括已构图的一第三导电层，其配置介于所述介电核心层及所述第二介电层之间，并形成所述第三接合垫。
6.如权利要求4所述的线路基板，其特征在于，还包括已构图的一第四导电层，其配置介于所述第二介电层之上，并形成所述第四接合垫。
7.一种线路基板，其特征在于，至少包括一内层导电层，具有一第一接合垫；一外层导电层，具有一第二接合垫；一介电层，配置于所述内层导电层及所述外层导电层之间；以及一锥状凸块，穿过所述介电层，且所述锥状凸块的两端分别连接至所述第一接合垫及所述第二接合垫，且所述锥状凸块的远离所述外层导电层的顶端的横截面积小于所述锥状凸块的接近所述外层导电层的底端的横截面积。
专利摘要本实用新型公开了一种线路基板，此线路基板是藉由锥状凸块的底端来连接一较内层的导电层，同时藉由锥状凸块的较为尖锐的顶端来连接另一较外层的导电层，故可有效地提高另一较外层的导电层的布线密度。此外，此线路基板的制作工艺可利用简单的印刷步骤来制作出锥状凸块，并可利用锥状凸块的较为尖锐的顶端来直接刺穿薄膜型态的介电层，故可有效地简化制作工艺步骤及缩短制作工艺周期。
文档编号H05K1/11GK2710308SQ0326492
公开日2005年7月13日 申请日期2003年6月13日 优先权日2003年6月13日
发明者何昆耀, 宫振越 申请人:威盛电子股份有限公司