主动矩阵电致发光显示装置及其制造方法

专利名称：主动矩阵电致发光显示装置及其制造方法
技术领域：
本发明涉及主动矩阵电致发光显示装置，尤其是但不排它地是使用半导体共轭聚合物或其它有机半导体材料发光二极管的主动矩阵电致发光显示装置。本发明也涉及制造这种装置的方法。
这种主动矩阵电致发光显示装置是公知的，包含存在于电路基板上的像素阵列，其中每个像素包含电致发光元件，典型地是有机半导体材料的。所述电致发光元件与基板内的电路相连，例如驱动电路，其包括电源线，和矩阵寻址电路，其包括寻址(行)和信号(列)线。这些线一般通过薄膜导体层形成在所述基板内。所述电路基板还包括用于每个像素的寻址和驱动元件(典型地为薄膜晶体管，以后称作“TFT”)。
在一些这样的阵列中，在该阵列至少一个方向上，相邻像素之间存在绝缘材料的物理阻隔。在公布的英国专利申请GB-A-2 347 017，公布的PCT专利申请WO-A1-99/43031，公布的欧洲专利申请EP-A-0895 219，EP-A-1 096 568，和EP-A-1 102 317中给出了这种阻隔的例子，其全部内容在这里结合作为参考资料。
这种阻隔有时例如称作“壁”，“隔离物”，“堤”，“肋”，“分隔物”，或“坝”。从所引用的参考文献中可以看出，它们可以提供几个功能。它们可以用在制造过程中，来限定单个像素和/或像素列的电致发光层和/或电极层。因此，例如，所述阻隔防止了被喷墨印刷以提供彩色显示的红，绿和蓝像素、或被旋涂以提供单色显示的共轭聚合物材料的像素溢出。在所制造的装置中的阻隔可以提供明确的像素光学分离。它们可以带有或包含导电材料(例如电致发光元件的上部电极材料)，作为辅助布线用于减小电致发光元件的公共上部电极电阻(由此跨越其的电压降)。
本发明的一个目的是以与基本的装置结构、布局和电子线路相兼容的方式，提高主动矩阵电致发光显示装置的性能和/或特性。
根据本发明的一方面，提供一种具有权利要求1中列出的特征的主动矩阵电致发光显示装置。
依照本发明，像素之间的物理阻隔用于提供电路基板的第一电路元件与在连接在阻隔顶部的第二电路元件之间的互连。因此，这些像素阻隔部分地(甚至可能是主要的)是导电性材料(典型为金属)，其提供该互连，然而至少在与电致发光元件相邻的阻隔侧面处是绝缘的。
依照本发明，多功能性是可能的。根据被互连的电路元件，可以采用各种布局特征用于所述像素阻隔。因此，所述导电阻隔材料可以提供局限于例如，单个像素或像素组的互连，或位于在像素阵列外的互连。因此，每个非绝缘顶部连接区域本身可以局限作为沿阻隔顶部的部分连接图案，和/或所述互连导电阻隔材料可以局限于在例如阻隔的分开的绝缘长度内。
根据特定的改进或提高或做的改进，第一和第二电路元件可以采取多种形式。典型地，电路基板的第一电路元件可以是包括下列的组中一个或多个薄膜元件导体层；电极连接；电源线；寻址线；信号线；薄膜晶体管；薄膜电容器。第二电路元件可以是所述电路基板内的另一个这种薄膜元件，和/或例如各自像素的电致发光元件的电极连接或附加的部件，例如传感器。
最后的可能性允许各种形式的传感器阵列与所述像素阵列集成在一起。所述传感器阵列可以集成在电路基板内。然而，所述传感器阵列可以被支撑在阻隔顶部上和像素阵列之上。这就提供了紧凑的布局，尤其适用直接笔输入和/或指纹传感。所述传感器阵列甚至可以共享电路基板内像素阵列的矩阵寻址电路。这使传感器阵列与像素阵列的集成简单化。可以以与例如美国专利US-A-5,386,543和US-A-5,838,308(Philips参考文献PHB33816和PHB33715)类似的方式实现共享。在这里结合US-A-5,386,543和US-A-5,838,308的全部内容作为参考资料。
使用阻隔不但提供了依照本发明的互连，而且阻隔(或阻隔的至少其他分开的绝缘长度)可以用作不同的功能。它们可以用于形成，例如像电容器或电感或变压器这样的元件，和/或备用和取代电路基板的薄膜导体。这些备用或取代的线可以是，例如寻址线，信号线或电源线。
依照本发明的另一个方面，还提供了制造这种主动矩阵电致发光显示装置的有利的方法。
在附加的权利要求中列出了依照本发明的各种有利的特征和特征组合。本发明实施方案中展示了这些和其它特征，现在通过例如参照附加的概略图描述所述实施方案，其中

图1是提供有依照本发明的互连的主动矩阵电致发光显示装置的四个像素区域电路图；图2是这种装置一个实施方案的部分像素阵列和电路基板的横截面视图，显示了用于形成到依照本发明的TFT源极或漏极线的互连的导电阻隔结构的一个实例；图3是这种装置类似实施方案的部分像素阵列和电路基板的横截面视图，显示了用于形成到依照本发明的TFT栅极线的互连的导电阻隔结构的另一个实施例；图4是图2或图3这种实施方案的互连部分的横截面视图，显示了修改的导电阻隔结构的一个实例，其使用金属涂层以形成依照本发明的互连；图5是如图2或图3这种装置的部分横截面视图，显示了依照本发明的互连，用于与电致发光装置集成在一起的压力传感器；图6是如图2或图3这种装置的部分横截面视图，显示了依照本发明的互连，用于与电致发光装置集成在一起的电容传感器；图7是如图2或图3这种装置的部分横截面视图，显示了依照本发明的互连，用于与电致发光装置集成在一起的直接输入传感器；图8是如图2或图3这种装置的部分横截面视图，显示了依照本发明的在相邻像素或子像素的上部和下部电极之间的互连；图9是四个像素区域的平面图，其显示了依照本发明的、具有并排导电阻隔的装置特定实施方案的布局特征的具体实施例；图10是沿图9的线X-X截取的、图9的并排阻隔的横截面视图；图11是依照本发明具有横向导电阻隔的装置的特定实施方案的布局特征的另一个实施例的平面图；图12是具有导电阻隔结构另一个实例的装置部分的截面图，用于形成依照本发明的互连；
图13到16是例如图2或图3在使用依照本发明一个特定实施方案制造过程中阶段的部分装置截面图；和图17是在绝缘阶段中装置部分的截面图，其显示了在依照本发明的导电阻隔互连的绝缘中的变型。
应当注意到，所有图都是概略的。在附图中为清楚和方便起见，部分图的相关尺度和比例在尺寸上已经扩大地或缩小地显示出来。在修改的和不同的实施方案中，相同的参考标记一般用于指对应的或类似的特征。
图1到4的实施方案图1到4实施方案每一个的主动矩阵电致发光显示装置包括在具有矩阵寻址电路的电路基板100上的像素200的阵列。物理阻隔210至少在阵列的一个方向上存在于至少一些相邻像素之间。至少一些这些阻隔210由用作依照本发明的互连的导电阻隔材料240构成。除了依照本发明的特定结构和阻隔210的使用以外，该显示器可以用公知的装置技术和电路技术，例如上文引用的背景参考文献中的技术来构造。
所述矩阵寻址电路包括寻址(行)线和信号(列)线150和160的横向组，分别如图1中所示。寻址元件T2(典型地为薄膜晶体管，以后称作“TFT”)在这些线150和160的每个相交处结合。应当理解，图1是通过一个具体像素电路结构的例子来描述的。其它像素电路结构对于主动矩阵电致发光显示装置是公知的。应当很容易理解到，不管该装置的具体像素电路结构如何，都可以将本发明用于这种装置的像素阻隔。
每个像素200包括电流驱动的电致发光元件25(21，22，23)，典型地为有机半导体材料的发光二极管(LED)。LED 25在阵列的两条电压电源线140和230之间与驱动元件T1(典型地为TFT)串行连接。该两条电源线典型地是电源供应线140(具有电压Vdd)和地线230(也称作“回线”)。通过流过LED 25的电流控制LED 25的光发射，正如通过其各自的驱动器TFT T1改变。
像素的每行通过施加到相应行导体150(由此施加到该行像素的寻址TFT T2的栅极上)的选择信号的方式，在一个帧周期内依次被寻址。该信号开启寻址TFT T2，如此用来自列导体160的各个数据信号加载该行像素。这些数据信号被施加到各自像素的单独驱动器TFT T1的栅极上。为了保持该驱动TFT T1所产生的导电状态，通过保持电容器Ch将该数据信号保持在其栅极5上，所述保持电容器耦合在该栅极5与驱动线140，240之间。因此，在先前的寻址周期过程中施加的、并作为电压存储在相关电容器Ch上的驱动信号的基础上，通过驱动器TFT T1来控制流经每个像素200的LED 25的驱动电流。在图1的特定实施例中，T1显示为P沟道TFT，而T2显示为N沟道TFT。
该电路可以用公知的薄膜技术来构造。所述基板100可以具有绝缘玻璃基底10，其上沉积有例如二氧化硅的绝缘表面缓冲层11。以公知的方式在层11上构造所述薄膜电路。
图2和图3显示了TFT例子Tm和Tg，每个包括有源半导体层1(典型为多晶硅)；栅极电介质层2(典型为二氧化硅)；栅电极5(典型为铝或多晶硅)；和金属电极3和4(典型为铝)，其通过上层覆盖的绝缘层2和8内的窗口(通孔)与半导体层1的掺杂源区和漏区接触。根据由特定TFT(例如电路基板的驱动元件T1或寻址元件T2或其它TFT)提供的电路功能，电极3，4和5的延伸可以形成，例如，元件T1，T2，Ch和LED 25，和/或至少部分导体140，150和160之间的互连。保持电容器Ch同样以公知的方式类似地形成为电路基板100内的薄膜结构。
LED 25典型地包括下部电极21和上部电极23之间的有机发光半导体材料22。在优选的特定实施方案中，半导电的共轭聚合物可以用做电致发光材料22。对于穿过基板100发射光250的LED，下部电极21可以是氧化铟锡(ITO)的阳极，上部电极23可以是包括例如，钙和铝的阴极。图2和3示出了LED的结构，其中下部电极21作为薄膜形成在电路基板100中。随后沉积的有机半导体材料22在平面绝缘层12(例如氮化硅的)内的窗口12a处与该薄膜电极21相接触，所述平面绝缘层在基板100的薄膜结构上延伸。
像在公知的装置中一样，依照本发明图1到4的所述装置在阵列的至少一个方向上，在至少一些相邻的像素之间包括物理阻隔210。这些阻隔210也可以称作例如“壁”，“隔离物”，“堤”，“肋”，“分隔物”，或“坝”。根据所述特定的装置实施方案及其制造方法，其可以以公知的方式使用，例如●在半导体聚合物层22的制备过程中，分离和阻止在单个电极200和/或像素200的列的各自区域之间聚合物溶液的溢出；●在对于单个像素200和/或对于像素200的列的半导电聚合物或其它电致发光层22的限定内，在基板表面上提供自构图能力(可能甚至提供对于像素单个电极的自分离，例如上部电极23的单个底层)；●在至少有机半导体材料22和/或电极材料的沉积过程中，充当用于基板表面上掩模的隔离物的作用。
●当穿过顶部(代替地，或也穿过底部基板100)发射光250时，在阵列中形成用于明确的像素200的光学分离的不透明阻隔210。
在这些公知方式中无论具体使用哪一种，都以特定的方式构造和使用本发明实施方案中物理阻隔210的至少一些绝缘部分。因此，图2到4的像素阻隔210包括金属240(或其它导电性材料240)，其与LED 25绝缘，且在电路基板100的第一电路元件和装置的第二电路元件提供了互连。这些电路元件在导电阻隔材料240的非绝缘底部和顶部连接区域240b，240t处被连接。
根据所做的具体改进或提高或调整，第一和第二电路元件可以采用各种形式。典型地，电路基板100的第一电路元件可以是包括下列的组中一个或多个薄膜元件导体层和/或电极连接4，5，6；电源线140；寻址线150；信号线160；薄膜晶体管T1，T2，Tm，Tg；薄膜电容器Ch。第二电路元件可以是在电路基板100中另外的这种薄膜元件和/或，例如各个像素的LED 25的电极连接或增加的部件，例如传感器。
图2到4显示了非绝缘顶部连接区域240t，但没有任何与之相连的具体的第二电路元件(上部电路元件400)。下面参照图5到8来描述第二电路元件的特定实施例。但是，应当容易理解到，通过依照本发明的这种像素阻隔210，本发明可以应用于各种上部电路元件400与电路基板100内电路的互连。
在图2的实施方案中，第一电路元件是TFT Tm的源电极和/或漏电极的延伸部分。例如，当Tm是T2时，其可以形成基板电路的信号(列)线160，或当Tm时T1时，其形成驱动线140。在图3的实施方案中，第一电路元件是TFT Tg栅电极5的延伸部分。例如，当Tg是T2时，其可以形成基板电路的寻址(行)线150。
图2和3显示了导电阻隔材料240与第一电路元件4，5在中间绝缘层12内的连接窗口12b处的底部连接。但是，应当理解这些窗口12b不经常在与TFT Tm，Tg相同的平面中。具体地，一般在TFT Tg的源电极和漏电极3和4之间没有足够的空间来容纳窗口12b。因此图3中用虚线描述窗口12b，以指示其在附图纸平面外部的位置。
图2到4的实施方案中的像素阻隔210主要是导电性材料240，240x，优选非常低电阻的金属(例如铝或铜或镍或银)。图2和3的阻隔210包括导电材料的块或芯，其提供互连240，且在其侧面和顶部上具有绝缘涂层40(除顶部连接区域240t被暴露之处)。图4的阻隔210包括导电材料240x的块或芯，其在其侧面和顶部上具有绝缘涂层40x。提供图4中的互连240的所述导电材料是金属涂层，其在绝缘涂层40x上延伸。除了顶部连接区域240t被暴露之处外，绝缘涂层40在金属涂层240的侧面和顶部延伸。图4的这个结构比图2和3中的结构更通用。它允许所述金属芯240x用于另外的目的，例如，用于备用或甚至取代线140，150或160，以减小它们的线电阻。所述互连金属涂层240甚至可以局限在沿着其中需要这些互连的阻隔210的特定位置，例如在单个像素或子像素处。
具有传感器阵列的图5到7的实施方案在图5到7的每个实施方案中，传感器400s阵列与像素200阵列集成在一起。传感器400s提供第二电路元件400，其通过导电阻隔材料240与电路基板100的第一电路元件相连。各种传感器阵列可以与根据本发明的显示器集成。因此，传感器阵列可以具有，例如，短路触摸输入，或压力输入，或电容输入，或光笔输入。
对于从二维传感器阵列的单个互连，导电阻隔材料240一般被分割成阻隔210中各自的绝缘长度，对应于单个的传感器400s。
在这种集成传感器的情况下，第一电路元件例如可以是基板100内TFT的源极/漏极4或栅极5。优选地，第一电路元件是对于像素200阵列和传感器200s阵列的矩阵寻址电路的一部分。因此第一电路元件可以是用于像素寻址的TFT T2的源极/漏极线4，160。
在图5到7的每个实施方案中，感测性能提供在显示器的前面，光250通过其发射。传感器阵列被支撑在阻隔210的顶部上和像素阵列的上方。绝缘平坦化层412以一定厚度存在于像素阵列的上方，其延伸至阻隔210的顶部，以支撑像素阵列上方的传感器阵列。尽管图5到8示出了如图2和3中的互连金属芯结构，但也可能使用修改的结构，例如图4中的互连金属涂层结构。
图5实施方案示出了压力传感器结构，包括电介质或高阻材料的可压缩层422。该可压缩层堆叠在例如ITO的透明上部电极层423与下面的导电阻隔材料240和绝缘平坦化层412之间。所述上部电极层423涂布有保护层440。当压力500施加在该叠层时，电极层423与导电阻隔材料之间的间距改变，导致跨越电介质的电容可测量的变化，或跨越高电阻材料的电阻减小。这是最有利的实施方案，因为电极层423还提供用于电路输入的ESD保护。
图6示出了电容传感器，例如指纹传感器(finger-printsensor)。在导电阻隔材料240相应阵列的顶部处连接有ITO或金属的电极衬垫421的阵列，以形成其上具有电容器电介质层430的各个电容器的一个极板。所述电容器的另一个极板通过当手指或其它被感测的物体放置在电介质层430上时形成。
图7示出了直接输入传感器，具有ITO的电极衬垫424，其在导电阻隔材料240的相应阵列的顶部处被连接。直接输入可以是来自例如接触所述衬垫424的有线笔(wired pen)的电流或电压输入。可选择地，直接输入可以简单地是通过(无线)导电笔在相邻衬垫424之间的短路，例如与行导体150相连的衬垫424和与列导体160相连的衬垫424之间。能够在显示器的外围测量由这种短路产生的电流，以确定哪个像素被短路。
具有像素或子像素互连的图8的实施方案图8实施方案中的第二电路元件是LED 25的上部电极23，其通过导电阻隔材料240与电路基板100的薄膜元件相连。这种互连允许电路与给定的LED 25的电极21和23的集成。
然而，在图8中描述的特定实施方案中，导电阻隔材料240的底部连接到形成相邻LED 25的下部电极的薄膜元件上。可以采取这种构造用于显示器，所述显示器的每个像素包括例如，其间具有阻隔210的并排的子像素。在这种情况下，导电阻隔材料240将一个子像素200b的上部电极23与相邻子像素200a的下部电极21相连。
图9和10以及图11的布局实施方案广泛的各种布局结构可能用于根据本发明装置中的互连阻隔材料240。有利地，互连阻隔材料240可以在像素之间具有阻隔210x的其他部分的复合布局中被组合。
图9和10示出了一个复合布局，其中附加阻隔部分210x的导电阻隔材料240x可以备用或甚至取代基板100的驱动电源线140。在图9中用120指代矩阵薄膜电路区域。在该特定的实例中，互连阻隔材料240的绝缘长度平行于附加的阻隔线210x，140延伸。
图11示出了另一个复合布局，其中附加阻隔部分210x(240x，40x)横穿互连阻隔材料240。在这种情况下，附加阻隔部件210x的导电阻隔材料240x可以备用或甚至取代基板100的线140或150或160。可选择地，附加阻隔部件210x的导电阻隔材料240x可以形成用于如图7中的直接输入传感器阵列的横向互连。
图12修改的阻隔实施方案在图2到8和图10的实施方案中，显示出阻隔210和210x主要是导电材料240和240x。图12显示了一个修改的实施方案，其中阻隔210主要是绝缘材料244。在这种情况下，通孔244b被蚀刻或研磨穿过绝缘材料244，直到电路基板100中的电路元件4，5。金属涂层240提供导电阻隔材料，其在绝缘阻隔210的顶部上和穿过其中的通孔244b中延伸。
阻隔210的金属涂层240可以与LED 25上部电极23的主体部分23a以自对准方式同时形成。因此，可以同时沉积金属层以用于金属涂层240和电极23，它们通过阻隔210侧面中悬垂形状的荫罩效应而分离，如图12中所示。这是用于形成根据本发明的阻隔互连210，240的一个可能的处理实施方案。图14到17示出了用于主要为金属的阻隔互连210，240的其它处理实施方案。
图13到16的处理实施方案除了构造和使用具有互连材料240的其阻隔210以外，根据本发明装置的主动矩阵电致发光显示器可以使用公知的装置技术和电路技术来构造，如所引用的背景参考文献中的。
图13到16示出了在特定的制造实施方案中新颖的处理步骤。以公知的方式制造具有其上部平面绝缘层12(例如氮化硅的)的薄膜电路基板100。连接窗口(例如通孔12a，12b，12x等)以公知的方式开在层12中，例如通过光刻掩模和蚀刻。但是，为了制造依照本发明的装置，这些通孔的图案包括通孔12b，12x，其暴露出元件4，5，150等用于与导电阻隔材料240，240x的底部连接。得到的结构显示在图13中。不管阻隔210主要是如图2到8和图10中的导电材料，还是主要是如图12中的绝缘材料，这一阶段是共用的。
主要是绝缘材料的阻隔210的形成已经参照图12在上面进行了描述。现在将参照图14到16描述适用于主要是导电材料(如图2到8和图10中)的阻隔210的处理步骤。
在这种情况下，用于阻隔210的导电性材料沉积在至少在其通孔12a，12b，12x等的绝缘层12上。使用公知的掩模技术获得阻隔210的期望长度和布局图案。图14示出了一个实施方案，其中通过电镀沉积至少导电阻隔材料(例如，铜或镍或银)的块240。在这种情况下，首先在绝缘层12和其通孔12a，12b，12x等上沉积例如铜或镍或银的薄种晶层240a，用光刻掩模限定阻隔布局图案，然后将导电阻隔材料的块240电镀成所期望的厚度。得到的结构展示在图14中。
然后，使用CVD(化学气相沉积)沉积绝缘材料(例如二氧化硅或氮化硅)，用于绝缘涂层40。通过使用公知的光刻掩模和蚀刻技术构图，所述沉积材料被留在导电阻隔材料的侧面和顶部。之后以公知的方式继续制造，以形成LED 25。从而，例如，可以喷墨印刷或旋涂共轭聚合物材料22以形成像素200。具有其绝缘涂层40的阻隔240，40能以公知的方式使用，以阻止聚合物从物理阻隔240，40之间的像素区域溢出。在层22上沉积上部电极材料23。最终的结构展示在图15中。
之后，在图5到7的传感器的情况中，在LED 25上放置平坦化材料412’的层。该层412’被回蚀刻，以暴露阻隔210顶部处的绝缘涂层40。绝缘涂层40被暴露的顶部部分然后可以被蚀刻掉，以形成阻隔210的非绝缘顶部连接区域240t，如图16中所示。然后在该连接区域240t的顶部和平坦化层412上提供传感器结构。
图17修改的处理实施方案该实施方案使用阳极氧化处理(代替沉积)，以至少在与像素区域相邻的阻隔210的侧面提供绝缘涂层40。典型地，导电阻隔材料240可以包含铝。可以使用公知的光刻掩模和蚀刻技术来限定所沉积的铝的期望长度和布局图案。图17显示了保留在铝阻隔图案240顶部上的光刻限定的蚀刻剂掩模44。
然后，使用公知的阳极氧化技术至少在铝阻隔材料240的侧面上形成氧化铝的阳极绝缘涂层。因此，不需要额外的掩模来限定该涂层40的布局。
如图17中所示，在该阳极氧化过程中，掩模44可以保留在希望保护和形成非绝缘顶部连接区域240t的区域中。在这些区域中，只在铝阻隔图案240的侧面形成阳极涂层。在该阳极氧化之前，掩模44可以从其中铝阻隔图案240的侧面和顶部处需要阳极涂层的区域中移除。可选择地，绝缘聚合物或例如二氧化硅或氮化物的掩模44可以保留在这些区域中，即在所制造的装置中的阻隔210(240，40)的顶部上希望绝缘的区域。
到目前为止所描述的实施方案中，导电阻隔材料240是厚的不透明的金属，例如，铝，铜，镍或银。但是，也可以使用其它导电材料240，例如金属硅化物或(不太有利地)简并掺杂的多晶硅，它们被可以被表面氧化，以形成绝缘涂层40。如果需要透明阻隔210，则可以使用ITO作为导电阻隔材料240。而且，应当注意到，通过使用导电阻隔材料240，240x来代替或备用电路基板10的导体线(例如140，150或160)，可以显著减小线电阻。因此沿着给定的线，导电阻隔材料240具有一横截面积，其比电路基板100内典型导体层(例如，TFT Tm的源极和/漏极线4，6(140，160)，或TFT Tg的栅极线5(150))的横截面积至少大两倍(可能甚至是一个数量级)。典型地，导电阻隔材料240具有一厚度Z，其比电路基板100内的TFT导体层的厚度z大两倍或更多倍(例如至少五倍)。在特定的实施例中，与0.5μm或更小的z相比，Z可以在2μm和5μm之间。典型地，导电阻隔材料240可以具有一线宽度Y，其是与TFT导体层的线宽度相同的宽度(或者甚至至少两倍大)。在一个特定的实施例中，与10μm的y相比，Y可以是20μm。
从阅读当前公开的内容，其它变化和修改对于本领域熟练技术人员来说是显而易见的。这种变化和修改包括等价的及其它的特征，这些特征在本领域中已经是公知的(例如在引用的背景参考文献中)，并且这些特征可以替代或添加这里已经描述过的特征来使用。
尽管在该特定特征组合的申请中已经阐明了权利要求，应当理解本发明公开的范围还包括在这里明确或暗含公开的任何新颖的特征或任何新颖特征组合或其任意的概括，无论其是否涉及与任意权利要求中要求的一样的发明，和是否缓和与处理本发明一样的任意或全部的技术问题。
因此申请人给出提示，在本申请或任何可以从其导出的进一步的申请过程中，新的权利要求可以被描述成任何这种特征和/或这种特征的组合。
权利要求
1.一种主动矩阵电致发光显示装置，包括电路基板，其上存在有像素阵列，具有在阵列的至少一个方向上，在至少一些相邻的像素之间的物理阻隔；每个像素包括电致发光元件；电路基板包括与电致发光元件相连的电路；所述物理阻隔包括导电材料，其用作所述电路基板的第一电路元件与装置的第二电路元件之间的互连；该导电阻隔材料至少在与电致发光元件临近的阻隔侧面处是绝缘的，并具有非绝缘的顶部和底部连接区域，在该处第一和第二电路元件与导电阻隔材料相连。
2.根据权利要求1所述的装置，其中所述电路基板的第一电路元件是包括下列的组中至少一个薄膜元件导体层；电极连接；电源线；寻址线；信号线；薄膜晶体管；薄膜电容器。
3.根据权利要求1所述的装置，其中第二电路元件是电致发光元件的上部电极，第一电路元件是电路基板的至少一个薄膜元件。
4.根据权利要求3所述的装置，其中每个像素包括并排的子像素，在其间具有阻隔和将一个子像素的上部电极与临近子像素的下部电极相连的导电阻隔材料，其下部电极和上部电极形成所述第一和第二电路元件。
5.根据权利要求1或2所述的装置，其中传感器阵列与像素阵列集成在一起，所述传感器提供第二电路元件，其通过导电阻隔材料与电路基板的第一电路元件相连。
6.根据前述任意一项权利要求所述的装置，其中传感器阵列与像素阵列集成在一起，电路基板包括用于像素阵列和传感器阵列的矩阵寻址电路，所述导电阻隔材料将阵列的传感器与矩阵寻址电路相连。
7.根据权利要求5或6所述的装置，其中所述传感器阵列被支撑在阻隔的顶部上和像素阵列上方。
8.根据权利要求7所述的装置，其中平坦化层存在于具有一定厚度的像素阵列上方，其延伸到阻隔的顶部，以支撑像素阵列上方的传感器阵列。
9.根据前述任意一项权利要求所述的装置，其中阻隔的绝缘长度主要是导电阻隔材料(优选包含金属)。
10.根据前述任意一项权利要求所述的装置，其中所述阻隔包括金属芯，其提供了导电阻隔材料，所述导电阻隔材料与第一电路元件连接，且在至少其侧面上具有绝缘涂层。
11.根据权利要求1-9任意一项所述的装置，其中所述阻隔包括金属涂层，其提供了导电阻隔材料，所述导电阻隔材料与第一电路元件连接，且在至少其侧面上具有绝缘涂层。
12.根据权利要求1-8任意一项所述的装置，其中物理阻隔主要是绝缘材料，通孔穿过其延伸用于与电路基板内的电路元件连接，其中金属涂层提供导电阻隔材料，所述导电阻隔材料在物理阻隔顶部上和穿过物理阻隔的通孔内延伸。
13.根据前述任意一项权利要求所述的装置，其中电致发光元件是电流驱动的有机半导体材料发光二极管。
14.根据前述任意一项权利要求所述的装置，其中在所述导电阻隔材料的下面，在电路基板上的中间绝缘层中存在有连接窗口，以允许连接至第一电路元件。
15.一种制造根据前述任意一项权利要求所述的主动矩阵电致发光显示装置的方法，包括下述步骤(a)用导电性材料形成物理阻隔，所述导电性材料沉积在到电路基板的第一电路元件的电极连接上，并至少在与像素区域临近的物理阻隔的侧面处具有绝缘，所述物理阻隔在阻隔顶部处具有到导电阻隔材料的非绝缘顶部连接区域；(b)在物理阻隔之间的像素区域中提供至少部分电致发光元件；和(c)在阻隔的非绝缘顶部连接区域处提供与所述导电阻隔材料相连的第二电路元件。
16.根据权利要求15所述的方法，其中绝缘包括绝缘涂层，其沉积在所述导电阻隔材料的至少侧面和顶部上，并且其随后从顶部连接区域中被蚀刻。
17.根据权利要求15所述的方法，其中所述导电阻隔材料包括铝，绝缘包括绝缘涂层，其通过阳极氧化在铝阻隔材料的侧面上形成，同时掩蔽顶部连接区域防止阳极氧化。
18.根据权利要求15所述的方法，其中步骤(a)包括形成主要是绝缘材料的物理阻隔，穿过其形成通孔，用于在电路基板上的连接窗口处与电路元件相连接，其中导电性的材料沉积作为在物理阻隔的顶部上和穿过物理阻隔的通孔内的导电涂层。
19.根据权利要求18所述的方法，其中物理阻隔的导电涂层和电致发光元件的上部电极同时被沉积，并通过物理阻隔侧面中的悬垂形状的荫罩效应而分离。
全文摘要
在主动矩阵电致发光显示装置，尤其具有有机半导体材料LED(25)的主动矩阵电致发光显示装置的电路基板(100)上的相邻像素(200)之间存在物理阻隔(210)。本发明形成具有金属或其他导电性材料(240)的这些物理阻隔(210)，其用于电路基板的第一电路元件(21，4，5，6，140，150，160，T1，T2，Tm，Tg，Ch)与第二电路元件(400，400s，23)，例如在像素阵列上方支撑的传感器阵列的传感器(400s)之间的互连。导电阻隔材料(240)在与LED临近的阻隔的侧面处是绝缘的(40)，并且在第二电路元件与导电阻隔材料(240)相连的地方具有非绝缘的顶部连接区域(240t)。
文档编号H05B33/22GK1643693SQ03806420
公开日2005年7月20日 申请日期2003年3月19日 优先权日2002年3月20日
发明者N·D·杨, M·J·蔡尔滋, D·A·菲什, J·R·赫托 申请人:皇家飞利浦电子股份有限公司