专利名称：线圈和叠层线圈导体及其制法和使用它们的电子元器件的制作方法
技术领域：
本发明涉及使用于变压器、扼流线圈等各种电子元器件的线圈导体和叠层线圈导体。还涉及它们的制造方法以及使用它们的电子元器件。
背景技术：
已有的线圈导体的制造方法记载于日本特开2001-26716号公报(以下称为“专利文献1”)或日本特开平11-204361号公报(以下称为“专利文献2”)。
图16A～16E是表示专利文献1所述的线圈导体的制造方法的剖面图。
首先，在底层导体层形成工序(图16A)中，在绝缘线路板50上形成底层导体层(以下称为底层)51。在抗蚀图形形成工序(图16B)中，形成抗蚀图形52，使底层51的表面呈螺旋状露出。在第1电镀工序(图16C)中，进行以底层51为底的电镀，形成剖面大致为矩形的中心导体(以下称为导体)53。在抗蚀图形剥离工序(图16D)中，剥离抗蚀图形52。在第2电镀工序(图16E)中，进行以导体53为底层的电镀，形成表面导体层(以下称为导体层)54。以此制造由导体层53和覆盖导体层53的导体层54构成的线圈导体55。
但是，线圈导体55通过以导体53为底层的电镀，覆盖导体53形成导体层54。由于线圈导体55的图形的关系，电镀用的电镀液的循环不同，电镀液的浓度分布有起伏。而且，在远离馈电部(未图示)的位置上镀层较薄。因此，难于高精度制造线圈导体55的剖面形状。
又，线圈导体55的剖面形状本来应该是在任何地方切断都是均匀的。但是精度的起伏导致剖面形状的不均匀。其结果是，线圈导体55的导电性低下。通过降低电镀时的电流值能够提高精度，但是制造时间变长，生产效率低下。
而且，由于在抗蚀剥离工序(图16D)之后，是通过蚀刻处理剥离底层51的，故制造工序变得复杂了。而且，如果底层51没有完全被剥离，则相邻的线圈导体55之间容易接触而发生短路。
还有，线圈导体55以狭窄的间隔排列。因此线圈导体55安装时的外部冲击容易导致线圈导体55之间的接触而发生短路。
又，使用线圈导体55的电子元器件如果长时间使用，则使用于线圈导体55的金属成分会横越绝缘体表面移动。而且，相互靠近的线圈导体55之间、或线圈导体55与其他电子元器件之间有时会发生短路或接触不良的情况。这是所谓移动现象。推荐使用相同的材料作为导体53和导体层54的结构材料。而且，为了提高线圈导体55的导电性，导体53与导体层54使用电导率高的材料。但是，通常电导率高的金属也容易发生移动现象。因此在移动现象不容易发生的材料被使用于导体53和导体层54的情况下，线圈导体55的导电性低下。
图17A～17G是表示专利文献2所述的线圈导体的制造方法的剖面图。
首先，在绝缘线路板56上设置电镀底层薄膜层(以下称为“底层”)57(图17A)。接着，在底层57上叠层有正型光致抗蚀层(以下称为“抗蚀层”)58(图17B)。接着，利用光刻法由抗蚀层58形成光致抗蚀掩模图形(以下称为掩模)59(图17C)。接着，利用电镀处理，形成剖面为蘑菇状的线圈导体电镀层(以下称为“镀层”)61。镀层61在底层57的露出部60与和露出部60靠近的掩模59上生长形成(图17D)。接着，利用电镀形成在整体上覆盖镀层61的保护用金属薄膜层(以下称为“保护层”)62(图17E)。接着，在整个面上照射活性射线，使从镀层61的间隙63露出的掩模59显像并去除(图17F)。再通过蚀刻处理去除底层57(图17G)。这样，制造由底层57、镀层61、保护层62构成的线圈导体64。
通过对绝缘线路板56上的底层57进行电镀处理，使电镀层61成长，形成线圈导体64。在用电镀形成的保护层62覆盖镀层61的表面。如上所述，在电镀中，高精度制造剖面为蘑菇形状的线圈导体64是困难的。而且，线圈导体64的剖面形状不均匀。
又，覆盖保护层62之后，通过曝光、显像将掩模59剥离，利用蚀刻处理将底层57剥离。因此制造工艺是复杂的。而且，一旦底层57的剥离不完全，就容易发生短路。
而且，线圈导体64以狭窄的间隔并列。线圈导体64在安装时如果受到外部冲击，相邻的线圈导体64就容易发生相互接触而造成短路。
发明内容
本发明的线圈导体具有绝缘性基体、第1导体层、第2导体层。第1导体层形成于绝缘性基体表面上设置的凹部。第2导体层在与绝缘性基体之间夹着第1导体层、形成于第1导体层上。基于该结构，能够得到剖面形状高精度均匀化的线圈导体。
图1足表示本发明第1实施例的线圈导体的结构的剖面图。
图2是表示图1的线圈导体的结构的放大剖面图。
图3A～图3I是表示图1的线圈导体的制造方法的剖面图。
图4是表示本发明第2实施例的线圈导体的结构的剖面图。
图5是表示图4的线圈导体的结构的放大剖面图。
图6A～图6C是表示图4的线圈导体的制造方法的剖面图。
图7是表示本发明第3实施例的线圈导体的结构的剖面图。
图8是表示图7的线圈导体的结构的放大剖面图。
图9A～图9C是表示图7的线圈导体的制造方法的剖面图。
图10是表示本发明第4实施例的叠层线圈导体的结构的剖面图。
图11是表示本发明第4实施例的叠层线圈导体的结构的剖面图。
图12是表示本发明第4实施例的叠层线圈导体的结构的剖面图。
图13A～图13F是表示图10的叠层线圈导体的制造方法的剖面图。
图14是表示本发明第5实施例的电子元器件的平面图。
图15是表示使用本发明第6实施例的电子元器件的电子设备的概要剖面图。
图16A～图16E是表示现有的线圈导体的制造方法例的剖面图。
图17A～图17G是表示现有的线圈导体的制造方法例的剖面图。
具体实施形态图1是表示本发明第1实施例的线圈导体的结构的剖面图。
在图1中，线圈导体1具有第1绝缘性基体(以下称为基体)2、第1导体层(以下称为导体层)3、第2导体层(以下称为导体层)5、以及保护层6。
导体层3、5形成于设置在基体2的第1凹部(以下称为凹部)4内。因此，能够对凹部4的形状进行控制，控制导体层3、5的形状为所希望的形状，确保导体层3、5的精度的提高和均匀化。
又，导体层3、5由于基体2存在于并列的导体层3、5之间的间隙中，相互靠近的导体层3、5不相互接触。而且，在线圈导体1作为电感元件等电子元器件安装于线路板等上时，即使是受到外部冲击，也能够抑制不良情况的发生。
而且，在导体层3由以镍为主要成分的金属制成，导体层5由以铜为主要成分的金属制成的情况下，能够得到如下所述的当然效果。
由于以镍为主要成分的金属具有很高的固定效果，提高了导体层3与基体2之间的密合性。因此，能够防止由于电子元器件的振动和跌落时受到的冲击引起的导体层3与基体2之间发生剥离的情况发生。
又，以镍为主要成分的金属与铜相比具有更加优异的耐移动性能。特别是，非电解镀形成的镍-硼合金镀膜(Ni-B)和镍-磷合金镀膜(Ni-P)的耐移动性能良好。导体层5利用以铜为主要成分的金属制作，因此能够确保线圈导体1的高导电性。而且，通过用以镍为主要成分的金属制作导体层3，也能够提高耐移动性能。因此，线圈导体1能够兼顾导电性和耐移动性。
又，可以用以镍为主要成分的金属制作导体层3，而利用以银为主要成分的金属制作导体层5。在这种情况下，也能够确保导体层3和与基体2之间的密合性，制造导电性能良好而且耐移动性能也优异的线圈导体1。
还可以用以铜为主要成分的金属制作导体层3，用铜或银为主要成分的金属制作导体5。在这种情况下，能够制作耐移动性优异而且导电性高的线圈导体1。
又，可以用以银为主要成分的金属制作导体层3。在这种情况下，能够实现导体层3与基体2的高密合性。
还有，在用以镍为主要成分的金属制作导体层3的情况下，如图2所示，导电体3的厚度A最好在10微米以下。以镍为主要成分的金属在固定效果和耐移动效果这两点上性能优异，但是，与使用于导电层5的以铜和银为主要成分的金属相比，导电性能差。而且，非电解镀形成的Ni-B镀膜和Ni-P镀膜与镍相比其电阻较高。因此，通过尽量抑制导体层3的厚度于比较薄的程度，以维持线圈导体1的高导电性。
还有，基体2可以是聚酰亚胺、玻纤环氧树脂、酚醛树脂，只要是具有绝缘性能，材质并不限定。
又，在图1中，对只在基体2的一侧表面上设置导体层3、5的线圈导体1进行说明。但是，也可以是在相反侧的表面上也设置导体层3、5的结构。
图3A～3I是表示线圈导体1的制造方法的剖面图。下面对线圈导体1的制造方法依次进行说明。
首先如图3A所示，准备以聚酰亚胺为主要原料的绝缘性基体(以下简称基体)7。接着，如图3B所示，在基体7的表面上均匀涂敷或贴附光致抗蚀剂，以此形成光致抗蚀层8。然后，如图3C所示，通过掩模对光抗蚀层8照射水银灯光(未图示)，进行所希望的图形的曝光。于是，光致抗蚀层8的曝光部9发生变质。接着如图3D所示，对曝光部9进行显像处理，形成决定导体层3、5的形状的凹部10。上述工序就是第1凹部形成工序。
利用残留的光抗蚀层8与基体7形成图1所示的基体2。接着，如图3E所示，钯(Pd)作为非电解镀用的催化剂12，附着在基体2的表面上。然后，如图3F所示，利用非电解镀在包含凹部4的基体2的表面上设置第1导体层(以下称为导体层)13。该工序就是第1第1导体层形成工序。
下面如图3G所示，利用以导体层13作为馈电部的电镀，在导体层13上设置第2导体层(以下称为导体层)14。导体层14形成为在其与基体2之间夹着导体层13的形态。该工序就是第1第2导体层形成工序。
下面如图3H所示，在第1去除工序中研磨去除导体层13、14，直到基体2的表面露出为止。研磨之后残留的导体层13、14形成如图1所示的导体层3、5。最后，如图3I所示，在保护层形成工序中，在基体2的表面上贴附保护层6。
在图3A～图3I所示的线圈导体1的制造方法中，不需要在线圈导体1形成之后对并列的导体层3、5的间隙进行蚀刻处理的工序。因此制造工序比以往的工序少，适于大批量生产。
还有，在图3A～图3D的工序中，设置凹部10时进行曝光、显像，但是对掩模的种类和形状、照射光的种类没有特别限定。例如，可以采用负型光致抗蚀层8，去除非曝光部分，也可以采用水银灯以外的紫外线或X射线曝光。又，除了曝光、显像外，也可以用金属模对基体1进行冲压，形成具有凹部10的基体2。冲压时也可以同时使用光能或热能。
又，在图3E、图3F的工序中，导体层13的形成使用非电解镀方法。这时，催化剂12是使用钯(Pd)，但是，只要是可使用于非电解镀的，金、银、钛等金属的纳米粒子等其他催化剂也可以。又，导体层13也可以使用非电解镀以外的蒸镀、阴极溅镀直接形成于基体2上。
还有，在图3H的工序中，导体层13、14被研磨去除。但是，只要是能够将导体层13、14的一部分去除，与基体2的表面形成一个面的方法，研磨以外的研削、切削等其他方法也可以。
又，凹部4如果形成例如圆形螺旋状、方形螺旋状、折线状等形状，线圈导体1则作为电感元件等电子元器件起作用。还有，凹部4不限于上面所述形状。
第2实施例图4是表示第2实施例的线圈导体的结构的剖面图。与表示第1实施例的结构的图1相同的结构标以相同的符号并省略其详细说明。
在图4中，线圈导体16与线圈导体1相比，在导体层3、5与保护层6之间具有第3导体层(以下称为导体层)17。
图4所示的线圈导体16不但具有第1实施例中所记载的线圈导体1的效果，而且还具有如下效果。
设置导体层17，以覆盖导体层3、5与保护膜6接触的面。利用这样的方法，来提高线圈导体16的体积占有率，制造导电性更高的线圈导体16。线圈导体16的体积占有率是在线圈导体16中占有的导体部分的占有体积。也就是在线圈导体16延伸的方向的垂直剖面上，以线圈导体16的排列间距为宽度，以线圈导体16的厚度为高度的矩形区域的全部剖面面积中，导体3、5、17的剖面面积以占有的比例来表示。体积占有率高的线圈导体16，由于信号传递容量大，故适于需要高密度的信号传递的用途。
这样，为了提高线圈导体16的导电性，导体层17只要使用电导率比较高的以铜、银为主要成分的金属即可。导体层17如果采用以铜为主要成分的金属制作，就能够制造具有良好的耐移动性，而且导电性高的线圈导体16。又，如果导体层17用以银为主要成分的金属制作，也能够确保导体层17和保护层6的高密合性。
又，导体层17使用以镍为主要成分的金属，能够取得下述当然效果。
以镍为主要成分的金属由于具有良好的固定效果，故能够提高导体层17和保护层6的密合性。从而，能够防止由于线圈导体16受到振动或跌落等冲击而造成的导体层17与保护层6的剥离。
又，以镍为主要成分的金属的耐移动性优异。特别是，非电解镀形成的Ni-B镀膜和Ni-P镀膜的耐移动性优异。由此，可以制造出耐移动性能优异的线圈导体16。特别是，导体层3也使用以镍为主要成分的金属制造的情况下，导体层5用以镍为主要成分的金属包围，能够得到非常高的耐移动性。
关于特定导体层3、5的组成的情况下的效果，由于与第1实施例所述相同，故省略其说明。
还有，在导体层17用以镍为主要成分的金属制成的情况下，如图5所示，导体层17的厚度B最好是10微米以下。这样能够确保固定效果和耐移动效果，而且，能够维持线圈导体16的高导电性。
又，上面对只在基体2的一侧的表而上设置导体层3、5、17的线圈导体16进行了说明。但是，也可以是在相反侧的表面也设置导体层3、5、17的结构。
图6A～图6C是表示线圈导体16的制造方法的剖面图。下面对线圈导体16的制造方法进行说明。
图6A表示利用以图3A～图3H说明的第1实施例的制造方法得到的制造过程中的线圈导体(与图3H相同)。
如图6B所示，利用在导体层3、5上进行馈电的电镀，在导体层3、5的外部表露出的面上，生长形成导体层17。该工序就是第1第3导体层形成工序。接着，如图6C所示，在保护层形成工序中，在基体2的表面贴附保护层6。
在图6A～图6C所示的线圈导体16的制造方法中，在线圈导体16形成后，不需要对并列的导体3、5、17的间隙进行蚀刻处理的工序。因此，制造工序比现有的工序少，适于大批量生产。
还有，在图6B所示的工序中，利用电镀生长形成导体层17。也可以取代电镀方法，进行非电解镀设置导体层17。特别是，在利用以镍为主要成分的金属制作导体层17的情况下，只要将形成导体层3、5的基体2浸渍于电镀液中，就能够在表露出导体层3、5外部的面上析出形成Ni-B镀膜或Ni-P镀膜构成的导体层17。
第3实施例图7是表示第3实施例的线圈导体的结构的剖面图。与表示第2实施例的结构的图4相同的结构标以相同的符号并省略其详细说明。
在图7中，线圈导体21与线圈导体16相比，在导体层17与保护层6之间具有第4导体层(以下称为导体层)22。
图7所示的线圈导体21不但具有第1、2实施例中所记载的线圈导体16的效果，而且还具有如下所述的效果。
通过设置导体层22，以覆盖导体层17与保护膜6接触的面，进一步提高线圈导体21的体积占有率。
还有，如果用以铜、银为主要成分的金属制作导体层22，则能够进一步提高线圈导体21的导电性。如果用以铜为主要成分的金属制作导体层22，则能够实现耐移动性能优异，而且导电性高的线圈导体21。又，如果用以银为主要成分的金属制作导体层22，则能够确保导体层22与保护层6的高密合性。
又，利用以镍为主要成分的金属制作导体层22，还能够得到如下所述的效果。
首先，利用固定效果提高导体层22与保护层6之间的密合性。由此能够防止由于冲击而造成导体层22与保护层6剥离的情况发生。
在导体层3也使用以镍为主要成分的金属的情况下，用以镍为主要成分的金属包围导体层5、17。以镍为主要成分的金属由于耐移动性能优异，能够实现高耐移动性能。从耐移动性能的观点看米，非电解镀形成的Ni-B镀膜和Ni-P镀膜更适合于导体层22，这样，体积占有率高而且耐移动性良好的线圈导体21适用于需要传递大电流的用途。
关于特定导体层3、5、17的组成的情况下的效果，由于与第1、2实施例所记载的相同，因此省略其说明。
又，在导体层22使用以镍为主要成分的金属的情况下，如图8所示，导体层22的厚度C最好是10微米以下。
还有，基体2可以是聚酰亚胺、玻纤环氧树脂、酚醛树脂等，只要是具有绝缘性能的基体材料，材质并不限定。
又，上面对只在基体2的一侧表面上设置导体层3、5、17、22的线圈导体21进行了说明。但是，也可以是在相反侧的表面上也设置导体层3、5、17、22的结构。
图9A～9C是表示线圈导体21的制造方法的剖面图。下面对线圈导体21的制造方法进行说明。
图9A表示利用以图6A～图6C说明的第2实施例的制造方法得到的制造过程中的线圈导体(与图6B相同)。
如图9B所示，利用非电解镀，在导体层17的外部表露出的面上，使由镍构成的导体层22生长形成。该工序就是第1第4导体层形成工序。接着，如图9C所示，在保护层形成工序中，在基体2的表面贴附保护层6。
在图9A～图9C所示的线圈导体21的制造方法中，在线圈导体21形成后，不需要对并列的导体层3、5、17、22的间隙进行蚀刻处理的工序。因此，制造工序比现有的工序少，适于大批量生产。
还有，在图9B所示的工序中，利用非电解镀生长形成导体层22。也可以取代非电解镀，利用馈电了的电镀在导体17上设置导体层22。
第4实施例图10是第4实施例的叠层线圈导体的结构的剖面图。与表示第3实施例的结构的图7相同的结构标以相同的符号，省略其详细说明。
在图10中，叠层线圈导体(以下称为叠层体)24是通过粘附层25将两层图7所示的线圈导体21叠层构成的。
图10所示的叠层体24除了具有第1实施例～第3实施例所记载的线圈导体21的效果以外，还具有以下所述效果。
首先，叠层体24利用导通孔26使上下叠层的线圈导体21电连接。由此，以小的尺寸构成总长度长、匝数多的叠层体24。
在特定了导体层3、5、17、22的组成和厚度的情况下的效果已经在第1实施例～第3实施例中进行了说明，故省略其说明。
还有，上面介绍了具有导体层17、22的叠层体24。但是，也可以没有导体层17、22。也就是说，如图11所示，也可以是具有导体层3、5的叠层线圈导体28的结构。又，如图12所示，也可以是具有导体层3、5、17的叠层线圈导体29的结构。
还有，上面例示了两层结构的叠层体24、28、29，但是也可以是3层以上的叠层结构。在3层以上的结构的情况下，线圈导体的总长度更长，而且匝数更多。
还有，基体2可以是聚酰亚胺、玻纤环氧树脂、酚醛树脂等，只要是具有绝缘性能的基体材料，材质并不限定。
又，第4实施例对只在基体2的一侧上设置导体层3、5、17、22的叠层体24进行了说明。但是，也可以是在相反侧的表面上也设置导体层3、5、17、22的结构。
图13A～13F是表示第4实施例的叠层体24的制造方法的剖面图。下面对叠层体24的制造方法进行说明。
图13A表示利用以图9A～图9C说明的第3实施例的制造方法得到的制造过程中的线圈导体(与图9B相同)。
如图13B所示，在粘附层形成工序中，在基体2上粘附绝缘性的粘附层25。还在粘附层25的表面均匀涂敷或粘贴光致抗蚀剂，以此形成光致抗蚀层32。接着，对对应于导体层22的部分的光致抗蚀层32的一部分进行曝光及显像处理，设置孔部33。接着，如图13C所示，对面对孔部33的粘附层25进行蚀刻处理，设置通往导体层22的导通孔26。其后，去除光致抗蚀层32。以上就是导通孔形成工序。
然后，如图13D所示，在第2基体形成工序中，在粘附层25上粘贴着别的绝缘性基体(以下称为基体)35。在基体35的表面均匀涂敷或粘贴光致抗蚀剂，以此形成光致抗蚀层36。通过掩模对光致抗蚀层36照射水银灯光，利用曝光、显像处理形成与粘附层25的导通孔26对应的部分和所要的导体层图形。
接着，如图13E所示，对基体35进行蚀刻处理，设置达到粘附层25的孔部37和第2凹部(以下称为凹部)27。利用残留的基体35和光致抗蚀层36，形成第2绝缘性基体(以下称为基体)34。该工序就是第2凹部形成工序。而且，在第2第1导体层形成工序中，利用非电解镀在包含孔部37和凹部27的基体34的表面设置导体层13。再在第2第2导体层形成工序中，利用电镀在导体层13上形成导体层14。导体层14形成为在其与基体2之间夹着导体层13的形态。其后，在第2去除工序中，研磨去除导体层13、14，直到光致抗蚀层36的表面露出为止。然后形成导体层3、5。
接着，如图13F所示，在第2第3导体层形成工序中，利用在导体层3、5上进行馈电的电镀，在导体层3、5表露于外部的面上，生长形成导体层17。而且在第2第4导体层形成工序中，利用非电解镀在导体层17表露于外部的面上生长形成导体层22。然后在保护层形成工序中，在基体34的表面粘贴保护层6。
在图13A～图13F所示的叠层体24的制造方法中，在叠层体24形成后，不对并列的导体层3、5、17、22的图形的间隙进行蚀刻处理。因此，制造工序比现有的工序少，适于大批量生产。
还有，在图13B、图13C所示的工序中，通过对光致抗蚀层36进行曝光、显像、蚀刻处理，在粘合层25上设置导通孔26。也可以取代曝光、显像、蚀刻处理，在粘合层25上利用照射激光的方法设置导通孔26。
又，在图13E所示的工序中，通过非电解镀形成导体层13。使用的催化剂通常是钯，但是，只要可以使用，也可以是金、银、钛等金属纳米粒子等其他催化剂。又，除了非电解镀以外，还可以采用蒸镀、阴极溅镀等方法形成导体层13。
还有，在图13E的工序中，导体层3、5通过研磨形成，但是，只要是能够去除导体13、14的一部分，直到与光致抗蚀层36的表面为一面的方法，除了研磨以外还可以使用研削、切削等其他方法。
还有，上面介绍了具有导体层17、22的叠层体24的制造方法。但是，在制造叠层体28或叠层体29的情况下，导体层17、22或导体层22的制造工序可以省略。
又，上面举例说明了双层结构的叠层体24的制造方法，但是，也可以制造三层以上的叠层结构的叠层线圈导体。三层以上的叠层线圈导体的制造方法，是在图13E所示的工序之后，返回图13B的工序，再度重复13B～13E所示的工序。也就是说，在第2去除工序之后，再度重复进行粘附层形成工序、导通孔形成工序、第2基体形成工序、第2凹部形成工序、第2第1导体层形成工序、第2第2导体层形成工序、第2去除工序、第2第3导体层形成工序、第2第4导体层形成工序。
又，叠层体24的制造方法，对依次将基体2、34和导体层3、5、17、22叠层的工序进行了说明，但是，叠层体24的制造方法不限于该工序。例如，也可以在图13C的工序之后，用粘附层25粘接预先设置有导通孔26的线圈导体21，制造叠层体24。再利用粘附层25多级粘接设置保护层的前阶段的制造中的线圈导体21，以此得到三层以上的叠层线圈导体。
又，凹部4、34如果形成例如圆形螺旋状、方形螺旋状、折线状等形状，线圈导体1则能够作为电感元件等电子元器件起作用。还有，凹部4、34不限于上面所述形状。
第5实施例图14是表示第5实施例的电子元器件的结构的平面图。
在图14中，作为电感元件等电子元器件的平面线圈38，在绝缘性基体39上具有线圈导体(以下简称导体)40和通孔41。平面线圈38的剖面可以取上述线圈导体1、16、21或叠层线圈导体24、28、29的形态。
导体40由圆形螺旋状的导体层3、5构成。通孔41作为将电信号输入到导体40用的连接端子起作用。
还有，导体40的形状不限于圆形螺旋状。为了实现其作为电子元器件的功能，只要是方形螺旋状、折线状等现有的电子元器件使用的任意形状即可。又，平面线圈38也可以夹着镍锌系铁氧体材料等薄型强磁性体芯线。
又，隔着薄型强磁性体芯线，将多个平面线圈38叠层，即可得到平面变压器。
平面线圈38是这样的结构在设置于基体39的一侧的表面上的凹部4内部设置导体层3，在导体层3上形成导体层5，再形成导体40。这样使得剖面形状的精度高，而且安装时和电子设备使用时外部冲击引起的故障少。而且能够实现使用在长时间使用电子设备的情况下的移动现象引起的不良状态也少的平面线圈38的电子设备。
又，也可以在线路板39的两个面上设置导体40。
还有，平面线圈38和平面变压器能够得到第1～4实施例说明的效果。
第6实施例图15是将本发明第1实施例说明的线圈导体1作为电感元件等电子元器件安装于电子设备的情况下的电路结构部的大概剖面图。电子设备是例如便携式笔记本电脑、家用游戏机、便携式信息终端以及AV设备等。
在图15中，线圈导体1、半导体芯片43、电容器44被安装于母板45上。又，其他电感零件46、电容器零件47、电阻零件48也同样被安装于母板45。
线圈导体1是这样的结构在设于基体2的一侧表面的凹部4内设置导体层3，在导体层3的上面形成导体层5。而且，线圈导体1作为电感元件的扼流圈而起作用。由此，可以提高剖面形状的精度，并能够减少安装时和电子设备使用时由外部冲击产生的故障。而且能够实现使用在长时间使用电子设备的情况下的移动现象引起的不良状态也少的线圈导体1的电子设备。
还有，在图15中，采用安装线圈导体1的结构。但是，也可以安装线圈导体16、21或叠层线圈导体24、28、29。又，夹着强磁性体芯线的线圈导体1、16、21或叠层导体24、28、29作为变压器起作用。
权利要求
1.一种线圈导体，其特征在于，具有在表面设置有凹部的绝缘性基体、形成于所述凹部的第1导体层、以及形成在所述第1导体层上、将所述第1导体层夹在与所述绝缘性基体之间的第2导体层。
2.如权利要求1所述的线圈导体，其特征在于，所述第1导体层的厚度在10微米及以下。
3.如权利要求1所述的线圈导体，其特征在于，还具备覆盖所述第1导体层和所述第2导体层的第3导体层。
4.如权利要求3所述的线圈导体，其特征在于，所述第3导体层的厚度在10微米及以下。
5.如权利要求3所述的线圈导体，其特征在于，还具备覆盖所述第3导体层的第4导体层。
6.如权利要求5所述的线圈导体，其特征在于，所述第4导体层的厚度在10微米及以下。
7.如权利要求5所述的线圈导体，其特征在于，所述第2导体层和所述第3导体层由以Ag为主要成分的金属构成，所述第1导体层和所述第4导体层由以Cu或Ni为主要成分的金属构成。
8.如权利要求5所述的线圈导体，其特征在于，所述第2导体层和所述第3导体层由以Cu为主要成分的金属构成，所述第1导体层和所述第4导体层由以Ni为主要成分的金属构成。
9.一种叠层线圈导体，其特征在于，具有将线圈导体叠层为多层，所述线圈导体具有在表面设置有凹部的绝缘性基体，形成于所述凹部的第1导体层，以及形成在所述第1导体层上、将所述第1导体层夹在与所述绝缘性基体之间的第2导体层，在叠层于上方的所述绝缘性基体上设置有导通孔，所叠层的所述线圈导体之间相互电连接。
10.如权利要求9所述的叠层线圈导体，其特征在于，所述第1导体层的厚度在10微米及以下。
11.一种叠层线圈导体，其特征在于，具有将线圈导体叠层为多个，所述线圈导体具有在表面设置有凹部的绝缘性基体，形成于所述凹部的第1导体层，形成在所述第1导体层上、将所述第1导体层夹在与所述绝缘性基体之间的第2导体层，覆盖所述第1导体层和所述第2导体层的所述第3导体层，以及覆盖所述第3导体层的第4导体层，在叠层于上方的所述绝缘性基体上设置有导通孔，所叠层的所述线圈导体之间相互电连接。
12.如权利要求11所述的叠层线圈导体，其特征在于，所述第2导体层和所述第3导体层由以Ag为主要成分的金属构成，所述第1导体层和所述第4导体层由以Cu或Ni为主要成分的金属构成。
13.如权利要求11所述的叠层线圈导体，其特征在于，所述第2导体层和所述第3导体层由以Cu为主要成分的金属构成，所述第1导体层和所述第4导体层由以Ni为主要成分的金属构成。
14.如权利要求11所述的线圈导体，其特征在于，所述第1导体层、所述第3导体层和所述第4导体层的厚度在10微米及以下。
15.一种线圈导体的制造方法，其特征在于，具备在绝缘性基体的表面形成凹部的工序，在包含所述凹部的所述绝缘性基体的表面形成第1导体层的工序，在所述第1导体层的上面形成第2导体层的工序，以及去除所述第1导体层和所述第2导体层、直到所述绝缘性基体的表面露出为止的工序。
16.如权利要求15所述的线圈导体的制造方法，其特征在于，还具备在所述第1导体层和所述第2导体层表露于外部的面上形成第3导体层的工序。
17.如权利要求16所述的线圈导体的制造方法，其特征在于，还具备在所述第3导体层表露于外部的面上形成第4导体层的工序。
18.一种叠层线圈导体的制造方法，其特征在于，具备在第1绝缘性基体的表面形成第1凹部的工序，在所述第1绝缘性基体的包含所述第1凹部的表面形成第1导体层的工序，在所述第1导体层的上面形成第2导体层的工序，去除所述第1导体层和所述第2导体层、直到所述第1绝缘性基体的表面露出为止的工序，在形成有所述第1导体层和所述第2导体层的所述第1绝缘性基体上形成绝缘性粘附层的工序，在所述粘附层上形成至所述第1导体层或所述第2导体层的导通孔的工序，在所述粘附层上形成第2绝缘性基体的工序，在所述第2绝缘性基体的表面形成第2凹部和与所述导通孔连接的孔部的工序，在包含所述第2凹部和所述孔部的所述第2绝缘性基体的表面形成第1导体层的工序，在形成于所述第2绝缘性基体上的所述第1导体层上形成第2导体层的工序，以及去除在所述第2绝缘性基体的表面上形成的所述第1导体层和所述第2导体层、直到所述第2绝缘性基体的表面露出为止的工序。
19.如权利要求18所述的叠层线圈导体的制造方法，其特征在于，还具备在所述第1导体层和所述第2导体层表露于外部的面上形成第3导体层的工序。
20.如权利要求19所述的叠层线圈导体的制造方法，其特征在于，还具备在所述第3导体层表露于外部的面上形成第4导体层的工序。
21.一种叠层线圈导体的制造方法，其特征在于，具备在第1绝缘性基体的表面形成第1凹部的第1凹部形成工序，在包含所述第1凹部的所述第1绝缘性基体的表面形成第1导体层的第1个第1导体层形成工序，在所述第1导体层的上面形成第2导体层的第1个第2导体层形成工序，去除所述第1导体层和所述第2导体层、直到所述第1绝缘性基体的表面露出为止的第1去除工序，在形成所述第1导体层和所述第2导体层的所述第1绝缘性基体上形成绝缘性粘附层的粘附层形成工序，在所述粘附层上形成至所述第1导体层或所述第2导体层的导通孔的导通孔形成工序，在所述粘附层上形成第2绝缘性基体的第2基体形成工序，在所述第2绝缘性基体的表面形成第2凹部和与所述导通孔连接的孔部的第2凹部形成工序，在包含所述第2凹部和所述孔部的所述第2绝缘性基体的表面形成第1导体层的第2个第1导体层形成工序，在形成于所述第2绝缘性基体上的所述第1导体层上形成第2导体层的第2个第2导体层形成工序，以及去除在所述第2绝缘性基体的表面上形成的所述第1导体层和所述第2导体层，直到所述第2绝缘性基体的表面露出为止的第2去除工序，多次反复实施所述粘附层形成工序、所述导通孔形成工序、所述第2基体形成工序、所述第2凹部形成工序、所述第2个第1导体层形成工序、所述第2个第2导体层形成工序以及所述第2去除工序，以此将形成有所述第1导体层和所述第2导体层的所述绝缘性基体叠层为多层。
22.一种电子元器件，其特征在于，具有在表面设置有螺旋状凹部的绝缘性基体，形成于所述凹部的第1导体层，形成在所述第1导体层上、将所述第1导体层夹在与所述绝缘性基体之间的第2导体层，以及连接于所述第1导体层和所述第2导体层的端子。
全文摘要
本发明涉及线圈导体、叠层线圈导体和它们的制造方法以及使用这些导体的电子元器件。线圈导体具有绝缘性基体、第1导体层、以及第2导体层。第1导体层形成于绝缘性基体的表面上设置的凹部。第2导体层在与绝缘性基体之间夹着第1导体层，形成于第1导体层上。利用这样的结构得到剖面形状高精度均匀化的线圈导体。
文档编号H05K3/04GK1637963SQ20041001150
公开日2005年7月13日 申请日期2004年12月24日 优先权日2003年12月26日
发明者下山浩司, 松谷伸哉, 御堂勇治, 大庭美智央, 井端昭彦 申请人:松下电器产业株式会社