专利名称：针格阵列封装载板的制作方法
技术领域：
本实用新型涉及一种针格阵列封装载板，特别是涉及一种可承载表面安装(Surface Mount Technology，SMT)无源元件的针格阵列封装载板。
背景技术：
近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。目前在电路布设(circuit layout)方面，线路载板(circuit carrier)是经常使用的元件，此线路载板例如是印刷电路板(PCB)或芯片载板(chipcarrier)等。常见的线路载板主要是由多层图案化线路层及多层介电层交替迭合所构成，其中介电层配置于任二相邻的图案化线路层之间，而这些图案化线路层可藉由贯穿这些介电层的多个镀通孔(Plated Through Hole，PTH)或多个导电孔(via)而彼此电性连接。由于线路载板具有布线细密、组装紧凑以及性能良好等优点，因此线路载板已广泛地应用作为于电气封装体(electrical package)的封装载板。
电气封装体在高频的运作速率下，很容易因电感(inductance)或电压下降(voltage drop)等因素而产生噪声(noise)。为了减少此噪声，现有通常会配置至少一解耦电容元件(de-coupling capacitor)于电气封装体的线路载板上，以维持信号的传输品质。然而，尤其在针格阵列(Pin Grid Array，PGA)的封装体中，因受限于一裸芯片的较小的厚度及封装载板的高密度的表面绕线，使得较大体积的电子元件将难以与芯片同样配置于封装载板的顶面，而必须与针脚同样配置于封装载板的底面。
为了将多个针脚(pin)以阵列方式组装至封装载板上，现有乃是在封装载板上形成多个阵列排列的贯孔以后，再将这些针脚分别插入及焊接至这些贯孔中，但这样的作法将会浪费封装基板的大量的布线空间。因此，为了提高针格阵列封装载板的布线密度，现有乃利用表面粘着技术(Surface MountTechnology，SMT)，将这些针脚的一端分别焊接至封装载板的一表面上的分别针脚接合垫，在不占用封装载板的内层的布线空间的情况之下，这样的作法将可有效地提高针格阵列封装载板的布线密度。
为了将无源元件组装至针格阵列封装载板，即将无源元件的多个电极分别焊接至针格阵列封装载板的多个电极接合垫，必须先在这些电极接合垫上分别形成一焊料胶，再将无源元件的多个电极定位至这些焊料胶，其经过回焊之厚，这些焊料胶的焊料部分将会连接这些电极及这些电极接合垫。值得注意的是，某些常见的针格阵列封装载板其欲组装无源元件的一面，其在无源元件的组装作业前已经组装上多个针脚。因此，若以焊料印刷(solderprinting)方法来形成这些焊料胶时，受到这些针脚的结构干涉，焊料印刷方法所应用的掩模，例如网版(stencil)，将无法放置针格阵列封装载板的具有多个针脚的表面上，因而导致焊料印刷方法将无法应用在针格阵列封装载板的无源元件的组装制造方法中，用以分别形成一焊料胶于这些电极接合垫上。为了将这些焊料胶分别形成于这些无源元件电极接合垫上，现有改采焊料点胶(solder dotting)方法，用以将这些焊料胶分别且逐次地配置于这些无源元件电极接合垫上。以下将介绍焊料点胶方法应用于无源元件组装制造方法。
图1A～1D绘示现有的一种针格阵列封装载板的无源元件的组装制造方法。请参照图1A，首先，提供一针格阵列封装载板100，此针格阵列封装载板100适用于一针格阵列(PGA)封装体，且此处仅以具有多个表面安装型的针脚的针格阵列封装载板100为例。针格阵列封装载板100包含一基板110、多个针脚接合垫120(图仅绘示其一)、多个无源元件电极接合垫130、一防焊层140及多个针脚150(图仅绘示其一)。这些针脚接合垫120及这些无源元件电极接合垫130配置于基板110的表面112上。防焊层140覆盖于基板110的表面112上，并具有多个防焊开口140a、140b，其分别暴露出这些针脚接合垫120与这些无源元件电极接合垫130。这些针脚150配置于这些针脚接合垫120上，并将针格阵列封装载板100以插槽连接(socketconnection)的方式来连接至一印刷电路板(未绘示)上。
请参照图1B，之后，藉由一焊料点胶(solder dotting)方法，而将多个焊料胶(solder paste)160分别且逐次地配置于多个无源元件电极接合垫130上，其中这些焊料胶160包含焊料粉末及一粘着胶质等。请参照图1C，然后，将一无源元件170的两个电极170a、170b分别经由两焊料胶160，而接合至两无源元件电极接合垫130。请参照图1D，接着，回焊(reflow)这些焊料胶160，使得无源元件170的两个电极170a、170b经由两焊料胶160的焊料部分，而分别与两无源元件电极接合垫130相连接。
请参照图1B，值得注意的是，当以焊料点胶方法来形成这些焊料胶160时，由于这些焊料胶160必须逐次地配置于这些无源元件电极接合垫130上，所以焊料胶160的焊料点胶方法时间较长，因而降低电气封装体的生产速度。此外，当以焊料点胶方法来形成这些焊料胶160时，由于每个焊料胶160的体积较不易控制，因此，若两相邻焊料胶160的体积过大时，则此两相邻焊料胶160之间将容易产生焊短(solder bridge)或残余的焊料等情形，其中焊短将导致两相邻的无源元件电极接合垫130发生短路，而残余的焊料将附着于基板110的表面，进而造成基板110的表面的不美观。此外，就电气封装体的焊料点胶方法而言，虽然有高精确度的焊料点胶设备可应用于连接高密度接点的表面安装型(Surface Mount Technology，SMT)元件，例如是较低寄生电感(ESL)或较低寄生阻抗(ESR)的无源元件等，但却无法大幅地提高电气封装体的生产速度。
实用新型内容有鉴于此，本实用新型的目的就是在提供一种针格阵列封装载板，其可用于针格阵列封装体的制造方法，以有效地提高针格阵列封装体的生产速度及制作成品率。
为达本实用新型的上述目的，本实用新型提出一种针格阵列封装载板，适用于一针格阵列封装体，并可承载至少一具有多个电极的无源元件，此针格阵列封装载板至少包含一基板、多个针脚、多个无源元件电极接合垫及多个预焊块，其中基板具有一表面，而多个针脚与多个无源元件电极接合垫配置于基板的表面。这些预焊块分别配置于这些无源元件电极接合垫上，而这些无源元件电极接合垫适于经由这些预焊块，而分别与无源元件的多个电极相连接。
基于上述，因本实用新型在制造方法初期所提供的针格阵列封装载板上，就已经将多个预焊块分别精确地配置于多个无源元件电极接合垫上，故接下来在制造方法期间就可轻易地进行将多个预焊块分别接触至一无源元件的多个电极，以及回焊这些预焊块以分别将这些电极连接至这些无源元件电极接合垫。因此，本实用新型可有效地提高针格阵列电气封装体的生产速度，并可精确地控制每个预焊块的体积，以有效地防止焊短与残余焊料等问题，进而提高针格阵列电气封装体的制作成品率。
为让本实用新型的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。
图1A～1D绘示为现有的一种针格阵列封装载板的无源元件组装制造方法。
图2A～2D绘示为本实用新型优选实施例的一种针格阵列封装载板的无源元件组装制造方法。
简单符号说明100针格阵列封装载板110基板112表面120针脚接合垫130无源元件电极接合垫140防焊层140a、140b防焊开口150针脚160焊料胶170无源元件170a、170b电极200针格阵列封装载板210基板212表面220针脚接合垫230无源元件电极接合垫240防焊层240a、240b防焊开口250针脚
260焊料胶270助焊层280无源元件280a、280b电极具体实施方式
图2A～2E绘示为本实用新型优选实施例的一种针格阵列封装载板的无源元件组装制造方法。请参照图2A，首先，提供一针格阵列封装载板200，此针格阵列封装载板200可用于一针格阵列(PGA)封装体，在本实施例中，仅以具有多个表面安装型的针脚的针格阵列封装载板200为例。针格阵列封装载板200已包含一基板210、多个针脚接合垫220(图仅绘示其一)、多个无源元件电极接合垫230、一防焊层240、多个针脚250(图仅绘示其一)及多个预焊块260。这些针脚接合垫220及这些无源元件电极接合垫230皆由基板210的最外层的一图案化线路层(未绘示)所构成，且位于基板210的表面212上，而这些针脚接合垫220及这些无源元件电极接合垫230的材料例如包含铜等。
请同样参照图2A，防焊层240覆盖于基板210的表面212上，而防焊层240具有多个防焊开口240a、240b，其分别暴露出这些针脚接合220与这些无源元件电极接合垫230，以分别构成一焊罩定义型(Solder Mask Defined，SMD)的接合垫，其中防焊层240可于回焊时限制住这些预焊块260的流动，以避免相邻的两预焊块260于回焊时彼此熔接，因而导致相邻的两无源元件电极接合垫230发生短路。
请继续参照图2A，值得注意的是，图2A所绘示的步骤完全在制造方法初期执行，而将这些针脚250与这些预焊块260分别配置于这些针脚接合垫220与这些无源元件电极接合垫230上，其中这些预焊块260可以电镀或印刷等方式，预先形成于这些电极接合垫230上。因此，藉由这些预焊块260，可将至少一无源元件连接于针格阵列封装载板200上，其中此无源元件可为表面安装型(Surface Mount Technology，SMT)元件，例如是具有高密度接点(high density terminal)的表面安装型元件，且多个预焊块260的材料包括含铅焊料(solder with lead)或无铅焊料(lead free solder)等。
请参照图2B，之后，例如以浸渍(dipping)、喷洒(spray)或涂布(coating)的方式，将一助焊层(flux layer)270覆盖于针格阵列封装载板200上，在回焊这些预焊块260时，此助焊层270可用来增加这些预焊块260的对于这些电极280a、280b与这些无源元件电极接合垫230间的接合性。请参照图2C，然后，将至少一无源元件280的两个电极280a、280b分别接触两个预焊块260。请参照图2D，接着，回焊多个预焊块260，使得无源元件280的两个电极280a、280b可分别经由两预焊块260，而与两无源元件电极接合垫230相连接，以完成一针格阵列封装载板背面的表面安装型无源元件的组装作业。值得注意的是，针格阵列封装载板200上的残余的助焊层(未绘示)还可藉由一清洗步骤加以去除。
综上所述，本实用新型的针格阵列封装载板具有下列优点一、由于本实用新型在制造方法初期所提供的针格阵列封装载板上，就已经将多个预焊块分别精确地配置于多个无源元件电极接合垫上，故毋须现有的焊料点胶方法来形成这些预焊块，以缩短制造针格阵列(PGA)的电气封装体的制造方法时间，以有效地增加电气封装体的生产速度。
二、由于本实用新型在制造方法初期所提供的针格阵列封装载板上，已预先精确地控制每个预焊块的体积，故在回焊这些预焊块时，可有效地防止相邻两预焊块之间产生焊短，使得相邻两无源元件电极接合垫之间可维持断路，以有效地提升电气封装体的制作成品率，并可有效地降低残余焊料等问题，以保持针格阵列封装载板上的美观。
三、由于本实用新型在制造方法初期所提供的针格阵列封装载板上，已预先精确地控制每个预焊块的体积，故可提高这些预焊块的分布密度，并可藉由这些高密度的预焊块，来将具有高密度接点的表面安装型元件(SMTparts)组装至针格阵列封装载板的已具有多个针脚的一面。
虽然本实用新型以优选实施例揭露如上，然而其并非用以限定本实用新型，本领域的技术人员在不脱离本实用新型的精神和范围内，可作些许的更动与润饰，因此本实用新型的保护范围应当以后附的权利要求所界定者为准。
权利要求1.一种针格阵列封装载板，其特征在于，其适用于一针格阵列封装体，并可承载至少一无源元件，且该无源元件具有多个电极，该针格阵列封装载板至少包括一基板，具有一表面；多个针脚，配置于该基板的该表面上；多个无源元件电极接合垫，配置于该基板的该表面；以及多个预焊块，该些预焊块分别配置于该些无源元件电极接合垫上，且该些无源元件电极接合垫适于分别经由该些预焊块，而分别与该无源元件的该些电极相连接。
2.如权利要求1所述的针格阵列封装载板，其特征在于，还包括多个针脚接合垫，配置于该基板的该表面。
3.如权利要求1所述的针格阵列封装载板，其特征在于，还包括一防焊层，覆盖于该基板的该表面，以暴露出该针脚与至少局部的该些无源元件电极接合垫。
4.如权利要求2所述的针格阵列封装载板，其特征在于，该些针脚接合垫的材料包括铜。
5.如权利要求1所述的针格阵列封装载板，其特征在于，该针格阵列封装载板一IC封装基板。
6.如权利要求1所述的针格阵列封装载板，其中该预焊块的组成成分包括含铅焊料及无铅焊料其中之一。
7.如权利要求1所述的针格阵列封装载板，其特征在于，每一该些无源元件电极接合垫的材料包括铜。
8.如权利要求1所述的针格阵列封装载板，其特征在于，该无源元件为一表面安装元件。
专利摘要一种针格阵列封装载板适用于一针格阵列(PinGrid Array，PGA)封装体，并可承载具有多个电极的至少一无源元件。针格阵列封装载板包含一基板、多个无源元件电极接合垫、多个针脚以及多个预焊块。这些针脚与这些无源元件电极接合垫配置于基板的一表面上，且这些预焊块分别配置于这些无源元件电极接合垫上。这些无源元件电极接合垫可经由这些预焊块，而与这些无源元件的电极相连接。本实用新型可有效地提高针格阵列封装体的生产速度及成品率，并可应用于具有高密度接点的表面安装型的无源元件。
文档编号H05K1/18GK2706993SQ20042006570
公开日2005年6月29日 申请日期2004年5月11日 优先权日2004年5月11日
发明者杨智安 申请人:威盛电子股份有限公司