通孔短线减小的高速电路化衬底,其制作方法及利用其的信息处理系统的制作方法

文档序号:8024015
专利名称:通孔短线减小的高速电路化衬底,其制作方法及利用其的信息处理系统的制作方法
技术领域
本发明涉及电路化衬底,一个主要实例是多层印刷电路板(pcb),其包括复数个位于其中的用于提供形成衬底一部分的不同导电(例如,信号)层之间的互连的通孔。本发明也涉及制作此种衬底的方法及能够利用此种衬底作为其一部分的各种产品(例如,信息处理系统)。最具体而言,本发明涉及此种衬底、方法和其中所述衬底是被称为高速类型衬底的产品。
对共同待决申请案的交叉参考本申请案是名称为“高速电路板及其制作方法”的2003年1月30日提交的第10/354,000号申请案(发明人B.Chan等)的部分接续申请案。
背景技术
随着对诸如电子组件(例如半导体芯片及包括半导体芯片的模块,其固定在诸如芯片载体及印刷电路板(pcbs)的电路化衬底上且通过衬底的电路耦接在一起)等电子结构的工作要求的增加,主衬底也必须能够对其进行补偿。一种特定的增加是需要所安装组件之间的较高频率连接,如上所述,此种连接通过下面的主衬底进行。此种连接受到此种习知衬底布线的固有特性所引起的不利影响,例如信号恶化。例如,信号恶化由信号对阶跃变化的响应的“上升时间”或“下降时间”来表达。可使用公式(Z0*C)/2对信号的恶化进行量化,其中Z0是传输线特征阻抗,且C是通路电容量。与上文提及的母专利申请案中所定义的本发明的0.5pf埋入式通路的12.5ps衰减相比,在一具有标准50Ω传输线阻抗的导线中,具有4皮法(pf)电容的镀通孔通路将代表100皮秒(ps)上升时间(或下降时间)衰减。在以800MHZ或更快的频率操作的系统(其中存在200ps或更快的相关信号跃迁速率)中,这种差异是显著的。本文中所教示的衬底能够提供至少约3.0至约10.0吉比特/秒(Gb/s)范围内的信号速度,其表明需增加此一最终结构的复杂度。
由于组件(尤其是芯片)之间的连接中直流电流(dc)电阻最大值所施加的限制,标准高性能(高速)衬底(例如用于习知芯片载体及多层pcb的衬底)一直不能提供超过一特定点的布线密度。类似地,高速信号需要比正常pcb线路更宽的线路,以最小化长线路中“集肤效应”损耗。生产具有所有宽线路的pcb将是不切实际的,主要是因为所产生的最终板需要的多余厚度。从设计角度上讲,这种增加的厚度显然是不可接受的。如下文所标出的专利中所引用的实例所举例说明,人们已经使用各种替代技术来尝试提供此种高速信号处理,但是这些技术通常也需要对衬底做出不可接受的修改,这对大规模生产及/或一个相对简单构造的产品是无益的。同样,这些技术中的大多数也增加了制成品的最终成本。
如上所述,本发明涉及利用将在本文中称作“通孔”的电路化衬底及所产生的组合件。这些通孔通常是部分或全部延伸穿过衬底厚度用于彼此互连各个层及/或组件的电镀(使用诸如铜等冶金)开孔。每个通孔可互连数个此类层及/或组件。如果仅位于多层结构内部,那么这种通孔通常被简单地称作“通路”,而如果这些通孔自衬底的一个或多个表面延伸一预定深度,那么它们被称作“盲孔”。如果这些通孔自一个表面到另一表面几乎延伸穿过整个结构厚度,那么这种通孔在所属技术中通常被称作“电镀通孔”(pth)。本文中使用的术语“通孔”意在包括所有三种类型的此种开孔。根据上文描述可知,包括此种通孔的习知衬底通常受到上文所述通路电容-信号衰减问题的影响,如果所使用的通孔具有一延伸长度且许多信号通过其上时仅通过其一部分长度,那么此问题可被大大地放大。见下面的紧接的更多说明。
使用通孔作为其一部分的多层电路化衬底存在的另一个信号传输问题是由通孔“短线”引起的被称作信号损耗的问题。显然,使用上文所界定类型的通孔被认为对于给多层结构提供最大操作能力来说是必须的。然而,当信号不沿通孔的整个长度传送时(例如,这些信号传送至也耦接至所述通孔但仅以其部分深度耦接至所述通孔的内部导电层),会出现信号“冲突”,因为部分信号趋向于遍历通孔的剩余长度(“短线”)而另一部分将直接传送至内部层。由于信号的遍历部分的“反弹”,这种“冲突”的结果是信号“噪声”或损耗。如本文中所解释,本发明能够基本上消除此种损耗。
在第5,638,287号美国专利中,阐述了多种信号选路电路(例如,在印刷电路插件或板上),该信号选路电路据说可将具有很短上升时间的脉冲信号自一有损驱动器选路至多个器件。在这些选路电路中,一复杂的导体网络自一邻近驱动器输出的公共接点分支出多个(在所揭示的实施例中为三个)长度不等的传导路径。根据本发明,驱动器的内部阻抗与分支路径的组合特征阻抗相匹配,且无损补偿电路被附着至一最短分支路径。补偿电路经设计以通过最短分支将预定形式的信号反射传输至驱动器处的分支接点。如果没有补偿电路,则自最短路径提供至分支接点的反射与自其他分支路径提供至该接点的反射是不同的。因此,重反射自接点返回至分支,引起器件处所检测到的信号的失真。然而,如果补偿电路连接到最短分支中,则自该分支提供至接点的反射以与其他分支提供的反射相匹配的形式出现;且来自所有分支的反射然后在驱动器接点消去。因此,由于没有重反射,在器件处检测到的信号失真明显降低。在一优选实施例中,补偿电路由一具有预定长度(代表一具有预定相位迟延特性的传输线短线)的与具有预定电容(决定补偿反射的形状)的一个点电容(或几个点电容)串联的印刷电路迹线所构成。延伸超出最短分支末端的补偿电路连接在该分支的末端与参考电位(例如,大地)之间。最短分支的末端也被附着至需要用来检测出现在该点的信号的器件。揭示了一种特别用于分析这种网络(及总体用于分析传输线效应)的新方法和极化桥器件。这种方法和器件允许准确地观察和比较发源于一共用接点的网络分支中产生的反射,及精确地确定用于修改这种反射的合适的补偿。
在第6,084,306号美国专利中阐述了一集成电路封装,其具有第一及第二层、复数个与第一层形成一体的选路衬垫、复数个分别设置于所述第一层的上下表面上的上下导管(其中一个上导管电连接至一个下导管)、复数个设置于第二层上的衬垫、多个将衬垫电连接至下导管的通路及粘结于具有焊垫的第二层上的一芯片(其中至少一个芯片电连接至一个选路衬垫)。
在第6,353,539号美国专利中阐述了一种印刷电路板,其包括固定在印刷电路板第一侧上的第一组件。第二组件有与第一组件相同的管脚引出线。第二组件安装在印刷电路板的第二侧上。第一信号线将耦接至第一组件上第一触点的第一焊盘与耦接至第二组件上相应的第一触点的第二焊盘相连接。第二信号线将耦接至第一组件上第二触点的第三焊盘与耦接至第二组件上相应的第二触点的第四焊盘相连接。第一信号线与第二信号线长度相等。本专利讨论不同的通路“短线”长度。
在第6,526,519号美国专利中阐述了一种用于减小印刷电路板上定时偏移的装置和方法,该印刷电路板包括复数个互连第一节点和第二节点的传导迹线。移除一印刷电路板迹线的至少一部分以切断一迹线且阻止信号沿被切断的迹线自第一节点传送至第二节点。以这种方式,可调节信号路径长度以减小电路中的定时偏移。可通过使用激光、CVD、刻模机、等离子或通过使足够的电流穿过迹线的薄弱区域来从所述迹线移除部分迹线。
在第6,541,712号美国专利中阐述了一种多层印刷电路板,其包括具有导电上部、导电下部及上部与下部之间的一电绝缘中间部分的通路。在一个实施例中,通路的绝缘中间部分由电路板的一非电镀层提供,其可由PTFE构成。具有连续导电涂层的通路可通过非电镀层中的间隔孔形成,可通过在层压所述板之前在孔中填入电镀材料(例如环氧树脂)或通过以化学方式调节非电镀材料以使其可电镀来借助一可电镀内表面提供这些间隔孔。在又一实施例中,所述通路的绝缘中间部分具有一比导电上部和下部窄的直径。本专利讨论通过仅电镀所述板中孔的所选择部分且也可能在所述孔中插入一导电“栓塞”来消除谐振“短线”噪声。
在第6,545,876号美国专利中阐述了一种用于减少多层电路板中层数的“技术”。多层电路板有复数个用于往来于至少一个安装在所述板表面的电子组件进行电信号选路的导电信号层。在一个实施例中,所述技术通过在多层电路板中形成自多层电路板表面延伸至第一复数个导电信号层的第一复数个导电通路来实现,其中第一复数个导电通路经布置以在第一复数个导电通路下面的第二复数个导电信号层中形成一通道。
在第6,570,271号美国专利中阐述了一种用于往来于至少一个电路组件(例如至另一个电路组件)对信号选路的“装置”,该至少一个电路组件具有复数个输入/输出引线且定位在印刷电路板的表面上。该“装置”包括具有第一侧和第二侧的支撑结构,所述第一侧上面适合附装电路组件的输入/输出引线。其还包括具有第一端和第二端的信号选路带。选路带的第一端经构造和调整以电连接至电路组件输入/输出引线,以用于传输信号往来于所述电路组件。
在第6,601,125号美国专利中阐述了一种用于电互连设置在印刷电路板上的第一总线信号路径及同样设置在印刷电路板上的第二总线信号路径的集成电路封装。所述集成电路封装可具有一衬底、一由衬底支撑的集成电路小芯片。互连网络可用于将第一总线信号路径和第二总线信号路径电连接至小芯片上的一芯片衬垫。因此,第一总线信号路径和第二总线信号路径可仅由互连电路电互连。
在第6,608,376号美国专利中阐述了一种允许对信号线进行高密度选路的集成电路封装。所述封装的衬底可包括其上驻留有粘结指的上表面、其上驻留有焊锡球的下表面及其上以上表面与下表面之间一介电间隔距离驻留一信号迹线导体的信号导体平面。一通路自上表面垂直延伸,将粘结指连接至信号迹线导体的第一部分。一第二通路自下表面垂直延伸,将焊锡球连接至信号迹线导体的第二部分。通路及信号迹线导体的选路导致信号线从集成电路封装适合容纳所述集成电路的区域扇入或扇去。
在第6,662,250号美国专利中阐述了一种用于印刷电路板的总线选路策略。该选路策略保证耦接至复数个同步器件的迹线不选路经过每个封装的中心区域,保证总线中每条迹线的长度大致相等。这明显有助于最小化其上发生“颈收缩”的长度,且保证以无急转弯方式选路该迹线。使用该选路策略,每个迹线组中的传播时间差据说被最小化。该专利还提及每个封装下面的印刷电路板中心区域可供连接至旁路电容的通路使用。
在第6,681,338号美国专利中阐述了一种用于减少由一个或多个模块衬底中介电材料变化所引起的信号偏移的方法和系统。在一个实施例中,具有一长轴线的伸长模块衬底包括由模块衬底支撑的多个信号选路层。诸如存储器件(比如DRAM)等多个器件由模块衬底支撑且以可操作方式与信号选路层连接。所述模块中的多个偏移减小的位置(例如通路)允许在两个或两个以上多信号选路层选路的信号被切换至一不同的信号选路层。偏移减小的位置可以被布置成大体横跨模块衬底的长轴线的至少一行。所述偏移减小的位置行可设置在所述模块上的各个位置。例如,一行偏移减小的位置可设置在靠近所述模块中间的位置以有效抵消偏移。多个偏移减小的位置也可被设置在所述模块的其他位置以便当信号在所述模块中传播时多次不同地切换信号。
在第6,720,501号美国专利中阐述了一种多层印刷电路板,该印刷电路板在电源层中具有集群盲“通路”(一部分深度通孔,在本文的下文中有更详细解释)以方便信号层中信号线路的选路。电源层中的一部分盲通路被组合在一起以形成一盲通路集群。在信号层中设置相应的信号选路通道并与电源层中盲通路集群对准以允许穿过盲通路集群对信号迹线或信号电路进行选路。一种制造多层印刷电路板的方法包括组装一电源层的第一子组合件、形成一组穿过所述第一子组合件的集群电源通路、组装一信号层的第二子组合件、组合第一子组合件与第二子组合件以使第一子组合件中的集群通路对准第二子组合件中的信号选路通道、形成延伸穿过第一和第二子组合件的信号通路并种晶或电镀所述电源与信号通路。
各种其他电路化衬底阐述于如下专利中4,902,610 C.Shipley5,336,855 J.Kahlert等人5,418,690 R.Conn等人5,768,109 J.Gulick等人5,891,869 S.Lociuro等人5,894,517 J.Hutchison等人6,023,211 J.Somei6,075,423 G.Saunders6,081,430 G.La Rue6,146,202 S.Ramey等人6,222,740 K.Bovensiepen等人6,246,010 R.Zenner等人6,431,914 T.Billman6,495,772 D.Anstrom等人US2002/0125967R.Garrett等人JP4025155A2 O.Takashi所有上述文献的教示内容都以引用方式并入本文中。
从下文中将了解到,本发明的主要目的是提供一改进型电路化衬底,该衬底通过衬底中的一增强型信号选路系统提供安装在衬底上的电子组件之间的增强高速连接,该衬底利用通孔的最大长度,从而基本上消除了由通孔“短线”引起的信号损耗。
据信,此一衬底、一制作此种衬底的方法、一利用两个或两个以上此种衬底的多层电路化衬底组合件、一使用至少一个电路化衬底且其上面安装有至少一个电组件的电组合件及一使用此种衬底(及组合件)的信息处理系统将代表所述技术的重大进步。

发明内容
因此,本发明的主要目的是通过提供能够高速传送信号至安装在衬底上的互连电子组件的衬底来增强电路化衬底技术。
本发明的另一目的是提供一种制作此一衬底以及由多于一个此种衬底组成的多层电路化衬底组合件、一具有一个电路化衬底及其上安装有至少一个电子组件的电组合件及适合使用此一衬底的信息处理系统的方法。
根据本发明的一方面,其提供了一种高速电路化衬底,其包括复数个导电层;复数个介电层;其交替定位在所述导电层的所选择对之间并使导电层彼此电绝缘;及复数个通孔,其间隔定位在衬底中且延伸穿过所述介电层及导电层的所选择层,以将所述导电层的所选择层电互连至所述导电层的另一个层,从而允许在这些互连导电层之间传送电信号。所述电信号穿过所述通孔的最大长度以便基本上消除通孔短线引起的信号损耗。
根据本发明的另一方面,其提供了一种制作高速电路化衬底的方法,所述方法包括提供复数个导电层;提供复数个介电层且将所述介电层的所选择层交替定位在所述导电层的所选择对之间以使导电层彼此电绝缘;在衬底中以间隔取向形成复数个通孔,以便复数个通孔延伸穿过所述介电层及导电层的所选择层以将所述导电层的所选择层电互连至所述导电层的另一个层,从而允许在这些互连导电层之间传送电信号。所述电信号穿过所述通孔的最大长度以便基本上消除由通孔短线引起的信号损耗。
根据本发明的又一方面,其提供了一种包括一高速电路化衬底的电组合件,该高速电路化衬底包括复数个导电层;复数个介电层,其交替定位在所述导电层的所选择对之间且使这些导电层彼此电绝缘;复数个通孔,其间隔定位在衬底中且延伸穿过所述介电及导电层的所选择层以将所述导电层的所选择层电互连至所述导电层的另一个层,从而允许在这些互连导电层之间传送电信号。所述电信号穿过所述通孔的最大长度以基本上消除由通孔短线引起的信号损耗。所述组合件进一步包括至少一个定位在所述电路化衬底上并电耦接至所述电路化衬底的电组件。
根据本发明的又一方面,其提供了一种高速电路化衬底组合件,所述高速电路化衬底组合件包括第一高速电路化衬底,其包括第一复数个导电层及第一复数个交替定位在第一导电层的所选择对之间且使所述第一导电层彼此电绝缘的介电层;第二高速电路化衬底,其包括第二复数个导电层及第二复数个交替定位在第二导电层的所选择对之间且使所述第二导电层彼此电绝缘的介电层,所述第二电路化衬底粘结至所述第一电路化衬底以形成一电路化子组合件;及复数个通孔,其定位在高速电路化衬底子组合件中并电互连所述第一及第二复数个导电层的所选择层以允许在互连导电层间传送电信号。所述电信号穿过所述通孔的最大长度以基本上消除由通孔短线引起的信号损耗。
根据本发明的另一个方面,其提供了一种包括一机箱、一定位在机箱中的高速电路化衬底的信息处理系统,所述高速电路化衬底包括复数个导电层;复数个介电层,其交替定位在所述导电层的所选择对之间并使这些导电层彼此电绝缘;复数个通孔,其间隔定位在衬底中且延伸穿过所述介电层及导电层的所选择层以将所述导电层的所选择层电互连至所述导电层的另一个层,从而允许在经互连的导电层之间传送电信号,所述电信号穿过所述通孔的最大长度以基本上消除由通孔短线引起的信号损耗。该系统进一步包括至少一个定位在所述电路化衬底上并电耦接至所述电路化衬底的电组件。


图1是根据母专利申请案中所界定的本发明一方面的一多层电路化衬底(上述母专利申请案中所界定的一个实例是PCB)的一部分的侧视垂直剖面图;图2是根据母专利申请案中本发明另一方面的一多层PCB的一部分的侧视垂直剖面图;图3是根据母专利申请案中本发明一方面的一多层PCB的侧视垂直剖面图;
图4是根据母专利申请案中本发明另一方面的一多层PCB的侧视垂直剖面图;图5是根据母专利申请案中本发明又一方面的一多层PCB的侧视垂直剖面图;图6是根据母专利申请案中本发明又一方面的一多层PCB的侧视垂直剖面图;图7是一俯视平面图,其图解说明可用在根据母专利申请案中本发明一方面的一多层PCB上的电路图案;图8是沿着图7中线7-7截取的侧视垂直剖面图;图9是根据本发明一实施例的一高速电路化衬底的侧视垂直剖面图;图10是一能够利用一个或多个本发明电路化衬底的电组合件的正视图;及图11一能够使用一个或多个本发明电路化衬底(且可能是电组合件)的信息处理系统的透视图。
具体实施例方式
为了更好地理解本发明以及其他和进一步的目的、优点和能力,本文结合上述附图参照以下揭示内容和随附权利要求。应了解,各图中将使用相同的编号表示相同元件。
如上所述,本文中所使用的术语“高速”是指高频信号。本文中所定义的电路化衬底所能获得且使用本文中教示的方法所产生的此种信号频率的实例包括约3.0至约10.0吉比特/秒(Gb/s)范围内的频率。然而,这些实例并非旨在限定本发明,因为也可获得包括更高频率在内的此范围外的频率。从下文中可进一步了解,本文中生产的电路化产品可由至少两个在彼此粘合之前形成的独立分层部分构成。每个这种独立部分将最少包括至少一个介电层和一个导电层,最可能的实施例是每个部分包括数层介电层和导电层作为其一部分。每个部分也可包括一个或多个通孔,以对准其将粘结至的其他衬底中的相关通孔。本发明范围也涵盖彼此形成复数个此种衬底(包括具有通孔和没有通孔的衬底)且然后在粘合的(层压的)多层结构中(粘结)提供通孔。下文中提供的实例只不过是实例(仅作为实例)而已且所显示并描述的层数并非意在限定本发明的范围。
本文将使用下列术语且应理解其具有与其相关的意义。
术语“电路化衬底(circuitized substrate)”意在包括具有至少两个介电层、两个导电层及在大多数情况下复数个位于其中的通孔的衬底。在许多情况下,此种衬底将包括数个介电层、导电层及通孔。实例包括由诸如玻璃纤维加强环氧树脂(某些被称为“FR-4”介电材料)、聚四氟乙烯(Teflon)、聚酰亚胺、聚酰胺、氰酸盐树脂、可光成像材料及其他类似材料等介电材料制成的结构,其中每个导电层是由诸如铜等合适的冶金材料构成的一金属层(例如电源、信号或接地),但其可包括或包含另外的金属(例如,镍、铝等)或其合金。如果用于所述结构的介电材料是可光成像材料,则其经光成像或光图案化及显影后显露出所期望的电路图案,包括本文中所定义的所期望开孔(如果需要)。该介电材料可经幕涂或网涂,或可作为干膜提供。可光成像材料的最终固化提供了一电介质的韧化基座,以在其上形成所期望的电路。一种具体的可光成像介电组合物的实例包括约86.5%至约89%的固态物质,此固态物质包括约27.44%的PKHC,一种苯氧基树脂;41.16%的Epirez 5183,一种四溴双酚A;22.88%的Epirez SU-8,一种八官能环氧双酚A甲醛树脂;4.85%UVE1014光起始剂;0.07%乙基紫染料;0.03%FC 430,一种来自3M公司的氟化聚醚非离子表面活性剂;3.85%Aerosil 380,一种来自Degussa的用来提供所述固态物质的非晶硅。存在一约占总可光成像介电组合物11%至13.5%的溶剂。本文中所教示的介电层通常可为约2密尔至约4密尔厚,但是如果需要也可更厚。值得注意的是且如上文所述,可形成由多个此种衬底组成的复合多层结构,其中一个或多个衬底可已经具有作为其一部分的通孔而其他衬底不具有通孔且在对准和层压后在最终结构中提供通孔。这些随后提供的通孔可延伸穿过最终结构的整个厚度及/或仅占据其中的一预定深度。也可形成具有数个不带有预先形成通孔的电路化衬底的多层结构且,在层压后在最终结构中提供这种全部深度或部分深度的通孔。更进一步,本文中所形成的此种最终结构可由其中各具有一个或多个通孔的单独电路化衬底形成,其中衬底被对准以使通孔对准,然后进行粘结(层压)。所合成的多层结构将包括数个对准的通孔及可能包括其它内部形成的通孔(内部“通路”)。
本文中所用术语“电路化衬底组合件(circuitized substrate assembly)”意在包括一粘结构造中的至少两个此等电路化衬底,一粘结实例是所属技术领域习知的传统层压程序,而另一实例是使用导电膏沿导体(例如通孔)的一共用图案耦接两个已形成的衬底。
本文中使用的术语“电子组件(electronic component)”意指诸如半导体芯片、电阻器、电容器及类似组件,该等组件适合定位在诸如PCB等衬底的外部导电表面上并可使用(例如)PCB的内部及/或外部电路电耦接至其他组件以及彼此电耦接。
本文中使用的术语“导电膏(electrically conductive paste)”意在包括一可涂施于本文所教示类型的开孔内的可粘结(例如,能够层压)导电材料。可粘结导电材料的典型实例是导电膏,例如自E.I.duPont deNemours公司购得的商标牌号为CB-100的填充有银的环氧树脂膏、自Ablestick公司购得的Ablebond 8175、和含有瞬变液体导电粒子或其他诸如金、锡、钯、铜、合金及其组合等金属粒子的热固或热塑类型的充填聚合物系统。一特定实例是经涂布的铜膏。也可使用设置在一聚合物基质内的金属涂布聚合物粒子。
本文中使用的术语“粘贴片”意在包括介电材料,例如在传统的多层pcb结构中使用(例如,通常通过层压)的传统的预浸胶材料。其他实例包括产品Pyrolux和液晶聚合物(LCP)或其他自立式薄膜。这些介电粘贴片可以粘贴方式施加在两个电路化衬底其中一个或两个上以帮助粘合两个该等组件。如果需要,也可(例如)通过激光或光成像将这些粘贴片图案化。值得注意的是,此种粘贴片也可在其中包括一导电平面(包括信号、接地及/或电源)以进一步增加本文所教示的已制成的粘结产品的电路密度。此种粘贴片可通常为5至8密尔(千分之一)厚。
本文中使用的术语“电组合件”意指至少一个本文所定义的电路化衬底与至少一个与之电耦接且形成所述组合件一部分的电组件间的组合。习知此种组合件的实例包括包含一半导体芯片作为所述电组件的芯片载体,所述芯片通常定位在所述衬底上并耦接至所述衬底外表面上的布线(例如,衬垫)或使用一个或多个通孔耦接至内部导体。或许人们最熟知的此种组合件是常规的pcb,其具有诸如电阻器、电容器、模块(包括一个或多个芯片载体)等安装在其上面且耦接至所述pcb内部电路的数个外部组件。
本文中使用的术语‘信息处理系统’将指主要设计用于计算、分类、处理、发射、接收、检索、起始、切换、存储、显示、显现、测量、探测、记录、复制、处理或利用任何形式的信息、情报或数据供用于商业、科学、控制或其他目的的任何仪器或仪器组合。实例包括个人计算机及诸如服务器、大型计算机等较大的处理器。此种系统通常包括一个或多个pcb芯片载体等作为其一组成部分。例如,一通常使用的pcb包括安装在其上面的复数个各种组件,例如芯片载体、电容器、电阻器、模块等。一此类pcb可被称作一“母板”,而可使用适当的电连接器将各种其他的电路板(或插件)安装在所述母板上。
在图1和图2中,分别显示了多层部分20及20’的两个实施例,当所述多层部分粘结至另一多层部分时,将形成上文列出的母专利申请案中所标明的本发明一优选实施例的所述电路化衬底(母专利申请案中所参考的实例是一印刷电路板)。相应地,部分20及20’在本文中将被界定为第二部分而其他部分将被称为第一(或基座)部分。应了解,根据本发明的广阔方面,至少一个第二部分被粘结至所述第一部分以使该第二部分大体沿着最终产品的外部部分定位。也应了解,可将一个或多个此类第二部分粘结至所述基座(第一部分),包括粘合至如图3-6所描述的基座的对置侧上。最值得注意的是,本文中所界定的第二部分特定设计用于在诸如芯片模块或甚至是安装(例如钎焊)至及/或以其他方式电耦接至第二部分的简单单独芯片等电子组件之间提供高频(高速)连接。重要的是,所述第一部分或基座部分将不一定需要此种能力而是以多数当前pcb所使用的常规方式形成,在上文所列文献中描述了许多此种pcb。因此,本发明允许利用习知的pcb制造技术来生产性能大大增加的合成结构以便能够以比迄今所能达到的速度更高的速度连接固定在其上的电子组件。在迅速扩张的pcb技术中此种连接被认为是必需的,其主要原因是对此类组件要求在相应增加。因此,母专利申请案中所界定的本发明提供了该技术中重大进步。相对于母专利申请案中同样关于衬底形成的教示,应进一步了解,所述教示适用于与本文中本发明的教示相关的许多方面。最重要的是,与母专利申请案中所教示的层形成(包括电路化)、层及衬底层压、通孔形成等相关的教示同样适用于本发明。
在图1中,显示多层部分20包括一在一优选实施例中用作电源平面的中心导电平面21。平面21由两层介电材料23包围,其因两层均粘结(层压)至平面21上而在图中显示为一连续结构。附加的导电平面25及27位于介电材料23的外表面上,其在母专利申请案的一优选实施例中包含一系列信号线。因此,部分20可简单地被称为2S1P结构,意思是其包括两个信号平面及一个电源平面。也提供导电通孔29以连接上部信号平面25与下部平面27。在一优选实施例中,所述导电通孔是一使用习知技术形成的电镀通孔(pth)。部分20的形成是使用习知的pcb程序完成的,包括层压上文提及的介电层及沉积(例如电镀)外部信号平面。因此相信不需要进一步的工艺阐述。
如上文所提及,当结合另一多层部分形成部分20以形成一最终衬底结构时,将部分20设计用于在与之耦接的电子组件之间提供高速(高频)连接。因此,为提供此种高速连接,母专利申请案中所界定(且在本发明中可使用)的部分20(及20′)中的单独信号线较佳具有约0.005英寸至约0.010英寸的宽度及0.0010至约0.0020英寸的厚度。两个发明中的相应介电层也各自具有较佳约0.004英寸至约0.010英寸的厚度,或更具体地说,保证所期望信号线阻抗所需的厚度。平面21、25及27所用的材料较佳为铜,但可使用其他导电材料。优选介电材料23是一种低损耗电介质,一个实例是可从位于New Hampshire West Franklin的Cookson Electronics公司购得的polyclad LD621。其他材料包括可从位于NewYork Newburgh的Park Nelco公司购得的Nelco 6000SI及可从位于ConnecticutRogers的Rogers公司购得的Rogers 4300。这些材料具有低介电常数及损耗因子以为所述结构提供最佳操作能力。其他具有≤0.01及较佳小于<.005的介电损耗的材料将适合用于部分20和20’二者。也可使用上文中同样讨论过的介电材料来代替这三个实例所描述的介电材料。
应了解,上述厚度及所界定的材料并非意欲限制母专利申请案的发明及本发明的范围,因为只要达到本文中所教示的所期望结果,也可使用其他厚度和材料。在一个实例中,当使用上述厚度、宽度及材料,可提供能够以一约3至约10gps范围内的信号频率传送信号的第二部分20(及20’)。这也并非意欲限制本发明,因为对一个或多个上述材料、参数等做相对不大的修改,更高的频率(例如12gps)也是可能的。根据一个实施例,所产生的所界定部分20的总厚度小于约0.140英寸。
尽管不是母专利和本发明的一必需要求,用于导电平面和介电层的上述宽度和厚度通常将比部分20及20’将要粘结的基座或第一多层部分的宽度和厚度要厚。也就是说,基座部分将通常包括更小厚度和宽度尺寸以用于其中所使用的导电平面及电介质,此种宽度、厚度及材料是今天所使用的习知PCB结构的典型宽度、厚度及材料。因此,不需要做进一步的阐述。
图3图解说明母专利申请案中教示的印刷电路板30的一个实施例,其中利用了两个第二部分20,所述第二部分的每一个位于一共用第一多层部分31的对置侧上。为简化起见,将第一部分31显示为一其上包括外导电层33及35的单一介电层。在一个实施例中,取决于最终板30的操作要求,层33及35是电源或接地平面。在一优选实施例中,部分31包括位于其中的数个(例如,二十)信号、地及/或电源能力的导电平面及相应复数个(例如,十九)介电层。在其最简单形式中,部分31(及图4-6中的31’)包括以第一高速频率沿其传送信号的至少一个信号平面。如先前所指示,第一多层部分31中使用的导电平面及介电层通常是在传统pcb中所利用的导电平面及介电层。因此,在一个实例中,部分31可包括具有约0.003英寸至约0.010英寸宽度及0.0005英寸相应厚度的导电信号线。介电层各包括一约0.003英寸至约0.010英寸的初始厚度。具有此种多层结构的第一部分31被层压到一起以粘结数个导电介电层来形成所述第一部分31。此外,以类似方式形成第二部分20作为上文所述的独立、多层子组合件。在下一步骤中,将介电层41(例如,传统预浸胶材料)添加至中间第一部分31的对置侧且将另一个介电层43添加至第一部分20的最外部表面的每一个上。现使用标准的层压处理工艺层压该结构,以形成单一、多层电路化衬底组合件(在母专利中该实例是一多层pcb)。由于上述及本文中所解释的结构特性,至少第二部分20和20’中的某些信号平面可提供比至少传统第一部分31和31’中的某些信号线频率更高的信号传送。在母专利申请案中所教示的一优选实施例中,与其将粘结的第一部分的信号层相比,外部部分中的所有信号线具有此种更优越的能力。从下文中可了解,这并不是本发明的一必需要求,在本发明中,所有信号可以相同或几乎相同的频率穿过所述电路化衬底。
为访问每个部分20上的一个或多个外部导电平面,在外部介电层43中提供开孔45。此较佳地通过所属领域中习知的激光或光印操作来完成。移除所述介电材料之后,在图3中结构的对置侧上(包括电介质的开孔中)添加一外部导电层51。在此时,在印刷电路板30上提供耦接至部分20的信号线的用于电组件的连接,这依次将保证高速信号沿着这些信号线(包括每个部分20的上下表面上的信号线)传送至在(例如)图3中观察者左边也耦接至相同部分20的电路的第二电组件(未显示)。如图3所示,此种连接也可通过导电材料51中的开孔提供。
在图3中应了解,两个或两个以上电组件(例如芯片载体、电容器、电阻器或仅半导体芯片)可安装在pcb30的每一个对置侧上且与高频信号耦接在一起。因此,母专利申请案中发明的pcb及本文所教示的电路化衬底及衬底组合件能够独特地耦接其对置表面(或如果需要,相同侧)的高速组件以保证完成的pcb(衬底子组合件)及组件组合件所具有的操作能力远高于所属技术领域内迄今习知的操作能力。
对于附加耦接,也可添加另一层介电材料55以覆盖导电平面51,在这种情况下,与开孔45中导电材料51的连接可通过图3中类似的开孔和导电材料61来完成,以电耦接pcb 30一侧上的组件。可利用电镀通孔(pth)71以延伸穿过pcb 30的整个厚度,如图3中右边所示。此一通孔可使用传统技术形成且将包括(例如)位于其表面上的一薄导电材料(例如,铜)电镀层。如果需要一导电引脚或类似组件,也可使用该通孔来容纳此一附加组件。所述pth 71也可耦接一个或多个组件至第一部分31中的内部导电平面。
图3中以阴影图解说明一个电组件的实例。如上文所提及,此一组件可包括一电子模块(芯片载体)或仅包括一个使用焊锡球79耦接至导电材料61(或另一选择为,假如不利用材料61,则直接耦接至材料51上)的半导体芯片77。另一选择为,此一组件可包括一凸出的金属引线,该凸出的金属引线又将连接(例如钎焊)至材料61。此类组件及连接手段在所属技术领域内已为人们所习知,相信不需要做进一步的阐述。
回到图2,部分20’包括与图1中部分20的组件类似的组件但代表使用本文及母专利申请案中的教示来形成一多层结构的一替代实施例。部分20’包括位于其中且作为其一部分的2S1P部分20。在部分20的对置表面上添加介电层81,随后施加(例如通过电镀)导电层83。如图所示,导电层83较佳为接地或电源平面且由一电镀通孔85耦接在一起。如同部分20,在所述第二部分中利用数个此种通孔来提供此种连接。为图解说明目的,在图1和图2中仅显示了一个通孔,但依据图9中的实施例显示及更详细描述了更多通孔。较佳地,介电层81具有与部分20中使用的低损耗介电层类似的材料。如同部分20,使用传统层压处理工艺组合部分20’的各个层。
在图4中,显示了两个第二多层部分20’粘结至一共用中间多层第一部分31’,在母专利的一优选实施例中且如上文所述,其包括数个内部导电平面(未示出),所述内部导电平面由相应数量的单独介电层(也未显示)粘结在一起以形成多层电路化衬底组合件(在母专利申请案中称为pcb)的元件。由于在最终粘结操作期间需要更少的层压步骤,因此,图2的实施例代表生产最终PCB(图4中的30’)的更简单手段。也就是说,仅需要层压图4中所显示的三个先前形成的多层结构20’及31’。同样,根据本发明的更广阔方面,值得注意的是可仅将一个外部部分20’粘结至下面的传统pcb 31’。完成层压后,可使用类似于图3中为提供开孔45和导电材料51所定义的技术将一外部介电层55’添加至所述结构且在其中提供一导电开孔51’。如果需要,电镀通孔85可将连接至材料51’的任意组件耦接至部分20’的顶及/或底层。为耦接PCB 30’的最外部表面,类似于图3中的通孔71提供一共用通孔71’。较佳地,此一通孔将包括与图3中的电镀导电材料类似的电镀导电材料73’。
更重要的是,通孔71及71’可分别用于将一个或多个电组件电耦接至第一多层部分31及31’的内部布线,由此提供这些组件与中间结构之间的直接电连接。因此,除这些组件耦接至整个结构的基座或第一部分的内部导电平面外,本发明还提供保证在所述板的一侧上组件之间耦接的独特能力。此种双重耦接代表本发明的一个重要方面,因为它导致最终产品具有比迄今习知的产品更大的操作能力。
在图5及图6中,分别显示了母专利申请案发明的两个替代实施例30”和30。图5中pcb30”的结构类似于图4中所显示的结构,但添加了一个从一个外表面延伸至部分20’的一个导电平面的导电通孔91。因此,除上文所定义的耦接附加电子组件外,也可耦接带引脚的组件(即图5及图6中显示的引脚93)。在图6的实施例中,提供了一穿过部分31’及较低部分20’的延长开孔95。提供开孔95的原因是为插入引脚93提供合适的间隙。与传统的“背钻”方法形成对比的是,在最终层压前在31’及20’上预先形成(钻制)开孔95以消除pth未使用的部分。背钻可移除PTH铜层的一部分。当处理高速信号时,此减小了pth的电容效应。除提高了制成产品的可能增加的可靠性因子外,背钻被认为相对昂贵且通常难于实施,从而也增加与所形成的产品相关的成本。母专利申请案中的结构及图9中所教示并作为本发明一部分的结构不需要背钻并取得了相同的效果。
图7和图8描述了母专利申请案中发明的另一方面的一第二部分20″的一实施例。可理解,图8是沿着图7中线8-8截取的剖视图,且用于图解说明部分20″的上表面上导体的相应宽度的一实施例。图中也显示了位于更宽宽度导体的相应末端的通孔。在此种布置中,更宽宽度导体101用作信号线以互连位于其对置末端的电镀通孔103。作为比较,较窄宽度信号线105以成对关系在相应外部较宽线路101对之间延伸。在一个实施例中,线路101可具有从约0.003英寸至约0.012英寸的宽度,而相应的内部较窄线路可各具有从0.002英寸至约0.010英寸的宽度。这些线路间隔开一约0.003英寸至约0.012英寸的距离。在成对较窄信号线105的对置侧上提供较大宽度线路101的目的是提供适当的迹线阻抗控制及信号屏蔽以最小化耦接在信号线中间的噪声。在图8中可看到,这些信号线定位在部分20″的对置侧上,而位于一中间导电(例如,电源)平面106外部的较窄信号线105则耦接至中心pth 103。此种布置提供了一连续参考平面的有利特征,其可提供最大的信号屏蔽。此实现了亚组合物更简化的结构,也实现了带有Z连接的可具有不同电介质厚度的部分;例如,快信号对慢信号。
在图9中,显示了根据本发明一实施例的一多层高速电路化衬底组合件121。组合件121包括至少两个(及较佳多个)单独电路化衬底123,125及127,其每一个均具有其中交替定位有电子导电层130的多个电介质层128。与上文所界定的部分20及20’中的导电层130相类似,导电层130通过中间介电层128彼此电绝缘。每个衬底中包括复数个通孔,其可以是上文所提及的三种类型中的一种或多种。例如,中间衬底125中包括多个电镀通孔131及多个埋入式(内部)通路133,而衬底123包括多个电镀通孔131及一个盲通路135。衬底127包括多个电镀通孔131及两个埋入式通路133。所显示的通孔数目仅用于图解说明且应了解每个衬底可包括多于图解说明的数个通孔。所图解说明的导电层及介电层的数目也是同样情况。在本发明的一个实例中,每个衬底123、125及127可包括从二至十二个介电层128,从三至十三个导电层130,及从约两万至五万所示类型的通孔,后者表明可使用本发明的教示达到相对高的密度。如上文所提及,可在粘结(层压)至其他衬底之前形成其中带有一个或多个通孔的衬底。另一选择为,在电镀通孔的情况下,所述衬底可被层压到一起以形成图9中的组合件且至少某些所提供(例如,使用机械钻孔或激光)的此类孔穿过所述组合件的整个厚度。因此这三种通孔布置的数种组合是可能的且在所属领域技术人员所通晓的范围内。
在图9的实施例中,应了解一中间介电层135将第一电路化衬底123与中间电路化衬底125分隔开来,第三电路化衬底127和中间衬底125也是如此。此中间介电层较佳是上文所定义的粘贴片且因此在相应的衬底之间提供一介电层。为电连接所图解说明的电镀通孔131的暴露末端,较佳使用一定数量的导电膏137。在图9中,使用两个此数量的导电膏以提供衬底123和125之间的两个连接而仅使用一个此数量的导电膏来电连接衬底125与衬底127。提供此导电膏连接数目仅用于图解说明目的且并非意在限定本发明,因为根据制成品的最终操作要求可制作数种其他类型的导电膏连接。例如,可以将衬底123中最左端的电镀通孔131与衬底125中紧在其下面的电镀通孔相耦接。当然,此种连接对于使信号由一个衬底传送至其他衬底是必需的。在图9所图解说明的实例中,不期望在此最后的位置传导信号且因此未提供一连接。
如同在上文所引用的母专利申请案中所界定的发明中,本发明的范围涵盖在外部衬底123及127中传送的信号的频率可比在中间衬底125中传送的信号的频率大,反之亦然。可以理解,外部衬底中的一个或两者都可直接耦接至诸如芯片载体及/或半导体芯片的外部组件。图9中以阴影部分地显示了两个此种组件(芯片载体14)且仅位于上部衬底123的一侧(上侧)上。如果期望耦接所示侧上的元件,组合件121将拥有在外部衬底123(及127,如果组件安装所述衬底上的话)以比中间衬底125中更高的速度及因此更大的频率传送信号的能力。如上所述,本发明的范围涵盖耦接对置侧上的组件且因此为外部衬底提供类似的高速频率能力。在此种结构中,这些外部组件将被彼此耦接在相同侧上,而如果期望将相对定位的组件彼此耦接在一起,也可形成中间衬底使其具有高速能力。组合件121是独特能够提供所有这些可能耦接组合的组合件。值得注意的是,使用一低于高速的中间衬底使得能够提供一较低成本的组合件121,因为中间衬底可由传统的非高速信号及电源层组成,从而与制作高速衬底所利用的工艺相比其成本降低。
组件140(不管是芯片载体、半导体芯片、或类似组件)较佳地使用上文所界定的焊锡球(现在由数字143代表)耦接至相应的导电衬垫141。假如利用对置侧组件(未显示),那么也优选使用此种连接。本文中所定义的电路化衬底组合件121基本上利用其整个厚度(所有三个衬底123、125及127)以电耦接上侧的两个或两个以上此种组件。下文图解说明的实例即用于此目的。
如上所述,当高速信号穿过组合件121时,图9中的每个电路化衬底123、125及127能够传送此些高速信号。在图9中,出于解释之目的,描绘四个信号A-D作为这些信号如何在组合件121中从一个组件140传送回另一组件140的实例,不管在多层衬底组合件上第二组件140是紧靠第一组件还是以更大距离安装。现解释如何实现此种耦接的实例。图中显示信号A从图9左边的组件140向下传送穿过盲通路通孔135并沿一信号平面传送至另一相应通孔(未显示),然后传送回另一组件140。如所具体看到的那样,信号A利用了电镀盲通孔的最大长度且没有能引起信号衰减的通孔“短线”。类似地,信号D从右边组件140向下传送至衬底123中的第一信号层,然后传送至相应的其他导体,其中可能包括另一盲电镀通孔(未显示),在此通孔处信号向上返回至另一组件或甚至返回至同一组件140上的另一触点。
当使用基本上在组合件厚度内传送的信号时,信号B和C或许代表了通孔短线基本上消除的最好说明。图中显示信号B从组件140的左边导体向下传送穿过衬底123的整个厚度及中间衬底125中电镀通孔131的几乎整个长度。然后,信号B沿着衬底125较低信号平面传送至观察者左边,且向上穿过相邻的电镀通孔134到达衬底125的最上部信号层。在这种情况下,信号B然后穿过内部通路通孔133向下传送至衬底125中的第二信号层。在此行程期间,信号B基本上传送穿过每个电镀通孔的最大长度以减小短线。可以看到图9所示信号B传送穿过其中的每个通孔仅剩下电镀通孔的一较小长度。另一选择为,信号B可沿着衬底125中的较低信号平面传送且传送至相邻的内部通路通孔133,然后在内部通路通孔133处从衬底125的较低表面向上传送至第二信号平面。这样也基本上消除了短线干扰,因为仅利用了整个电镀通孔131的一小部分。因此,此处的短线减小比上文所述的信号B的替代路径中的短线减小大。
图中显示信号C基本上传送穿过组合件121的整个厚度且从电镀通孔131(形成一个连续通孔)传送至形成于衬底127中的最低信号层。然后,图中显示信号C传送至图9中右边的内部通路133,在内部通路133处向上传送至衬底127中的第二信号层。因此,信号C的传送实际上没有短线损耗,因为对齐的衬底中的共用电镀通孔仅剩下一最小的短线长度。重要的是,未用于信号C传送的通孔131剩下的短线并不比同样用于承载信号的信号线的一个线路(迹线)宽度更长。组合件121中的剩下的信号路径也是如此。
因此,可看到形成组合件121一部分的每个电路化衬底123、125及127提供通过其中的实际上不发生短线损耗的高速信号传送。此种独特能力通过下述方式来实现为传送穿过所述衬底的信号提供新的且独特的选路路径,以使这些信号基本上利用信号传送穿过其中的每个通孔的全部长度,而重要的是不沿着比所需要的长度更长的通孔长度传送。在这些路径中的某些路径中,不利用每个通孔的仅一小部分(不长于一线路宽),因此基本上消除了信号损耗。在大多数路径中,使用整个长度。使用上述各种通孔、传统电介质及导电层及用于将各种电路化衬底粘合在一起的替代手段来实现本文中所教示的独特传送。在图9的实例中,当使用导电膏耦接相应的通孔且因此耦接相邻的衬底时,也仍可达到这些速度。应了解本文中图解说明的信号传送仅是代表性的而非限定本发明。使用本文中的教示可容易地得到数种通孔和信号平面的其他组合。
本发明的范围还涵盖提供其中带有导电膏以保证增强的信号传送的通孔。类似于导电膏137的此种导电膏可被定位在相应的通孔中且然后使用上文所提及的层压步骤将包含这些通孔的衬底彼此粘结。假如要形成其中随后还设置穿过所述组合件整个长度的电镀通孔的组合件121,随后也可为本文中所定义的目的在此种随后形成的电镀通孔中放置导电膏。也应了解,在本发明的更广阔方面中,一电路化衬底组合件可仅包括两个单独的衬底(即123和125)。
图10图解说明两个可使用本发明教示形成的电组合件的实例。一个组合件(多层高速电路化衬底组合件121)包括一pcb 122及一芯片载体124,所述芯片载体124(其上具有半导体芯片140’)代表第二高速电路化衬底组合件。载体124包括其自身的衬底组合件121’及使用本文中所界定类型的传统焊锡球143安装其上的至少一个半导体芯片140′。类似地,焊锡球143用于将电路化衬底组合件121′耦接至pcb 122。因此,使用本发明的教示可提供从芯片140′至pcb 122及其他电组合件或仅仅是安装在pcb 122上的组件(未示出)的高速信号。如上所述,使用电路化衬底组合件121′的优选组合件也被称作芯片载体且通常包括使用导电胶151热耦接至芯片的附加元件,例如散热器150。可提供一对间隔片153以确保散热器的定位,这些间隔片153也使用合适的粘合胶155粘结至载体衬底的上表面。图10中显示的芯片载体仅用于图解说明目的,因为其他形式的芯片载体在所属技术领域已为人们所习知且在本发明的范围内。一种众所熟知的此种芯片载体由本发明的受让人以HyperBGA(HyperBGA是EndicottInterconnect Technologies公司的注册商标)芯片载体的名称售出。相信不需要再做进一步的阐述。
图11图解说明根据本发明一实施例的一信息处理系统201。如上文所定义,信息处理系统201可以是一个人计算机、大型计算机、计算机服务器或所属技术领域内的其他种类的信息处理系统。通常,此种系统利用一其中定位有系统功能组件的机箱203。如本文中所定义,一个此种功能组件可以是一个包括一多层电路化衬底组合件的电组合件或(如果可能)仅是一个其上定位有一个或多个电组件并作为其一部分的电路化衬底。图11的实施例中显示包括其上安装有图10所示的芯片载体124的图10所示的电路化衬底组合件121,该整个组合件在图10和图11中均用数字160来说明。如上所述,图11中的多层电路化衬底组合件121也较佳包括安装在其上面的数个附加电组件。相信不需要再做进一步的阐述。
因此本文显示及描述了电路化衬底及多层电路化衬底组合件,及制作所述衬底的方法及适合使用所述衬底的产品,其除了将各种组件耦接至衬底的内部导体及/或位于其对置侧上的组件(如果需要)外,还提供各种组件(例如芯片载体及/或半导体芯片及位于同一表面上的其他电组件)的高速连接。在其最简单形式中,本文所教示的电路化衬底包括一个带有复数个介电层和导电层及复数个通孔的衬底。在其最简单形式中,多层电路化衬底组合件包括至少两个粘结在一起以形成最终多层结构的电路化衬底,该最终多层结构本身将包括复数个被认为是耦接相应的导电层且保证所需信号高速传送所必需的通孔。在其最简单形式中,本文所教示的信息处理系统将包括至少一个电路化衬底及一个组件,但应了解在许多情况下,所述系统将利用衬底组合件以提供更强的高速耦接能力。本文所界定的发明能够耦接衬底的一单一侧上的组件,也能够耦接对置侧上组件。本文所教示的用于生产此一结构的方法具有成本有效性且在衬底(尤其是pcb)制造领域的技术人员的能力范围内。因此,本发明可以对最终消费者而言相对低的成本进行生产。
虽然本文已显示和阐述了本发明当前的较佳实施例,但该领域的技术人员可明显看出,可在不背离由随附权利要求所界定的本发明范围的前提下对本发明做各种改变和修改。
权利要求
1.一种高速电路化衬底,其包括复数个导电层;复数个介电层,其交替定位在所述导电层的所选择对之间且使所述导电层彼此电绝缘;复数个通孔,其间隔定位在所述衬底中并延伸穿过所述介电层和所述导电层中的所选择层,以将所述导电层中的所选择层电互连至所述导电层中的另一个层以允许电信号在所述互连导电层之间传送,所述电信号穿过所述通孔的最大长度以便基本上消除由通孔短线引起的信号损耗。
2.如权利要求1所述的高速电路化衬底,其中所述电信号能够以一约3.0至约10.0吉比特/秒的速率穿过所述衬底。
3.如权利要求1所述的高速电路化衬底,其中导电层的数目从约三个至约十三个、介电层的数目从约两个至约十二个、且通孔的数目从约两万至约五万个。
4.如权利要求1所述的高速电路化衬底,其中所述衬底中的所述通孔包括内部通路、盲通路及电镀通孔的一组合。
5.一种制作一高速电路化衬底的方法,所述方法包括提供复数个导电层;提供复数个介电层且将所述介电层中的所选择层交替定位在所述导电层中的所选择对之间以使所述导电层彼此电绝缘;在所述衬底中以一间隔取向方式形成复数个通孔,以使所述复数个通孔延伸穿过所述介电层及所述导电层中的所选择层以将所述导电层中的所选择层电互连至所述导电层中的另一个层,从而允许电信号在所述经互连的导电层之间传送,所述电信号穿过所述通孔的最大长度以基本上消除由通孔短线引起的信号损耗。
6.如权利要求5所述的方法,其进一步包括将所述复数个导电层与所述复数个介电层粘合在一起。
7.一种电组合件,其包括一高速电路化衬底,其包括复数个导电层;复数个介电层,其交替定位在所述导电层中的所选择对之间且使所述导电层彼此电绝缘;复数个通孔,其间隔定位在所述衬底中且延伸穿过所述介电层及所述导电层中的所选择层以将所述导电层中的所选择层电互连至所述导电层中的另一个层,从而允许电信号在所述经互连的导电层之间传送,所述电信号穿过所述通孔的最大长度以基本上消除由通孔短线引起的信号损耗;及至少一个定位在所述电路化衬底上且电耦接至所述电路化衬底的电组件。
8.如权利要求7所述的电组合件,其中所述电信号能够以一约3.0至约10.0吉比特/秒的速率穿过所述衬底。
9.如权利要求7所述的电组合件,其中所述导电层的数目从约三个至约十三个,所述介电层的数目从约两个至约十二个、且所述通孔的数目从约两万至约五万。
10.如权利要求7所述的电组合件,其中所述衬底中的所述通孔包括内部通路、盲通路及电镀通孔的一组合。
11.如权利要求7所述的电组合件,其中所述至少一个电组件包括一半导体芯片。
12.如权利要求7所述的电组合件,其中所述至少一个电组件包括一芯片载体。
13.一种信息处理系统,其包括一机箱;一高速电路化衬底,其定位在所述机箱中且包括复数个导电层;复数个介电层,其交替定位在所述导电层中的所选择对之间且使所述导电层彼此电绝缘;复数个通孔,其间隔定位在所述衬底中且延伸穿过所述介电层及所述导电层中的所选择层,以将所述导电层中的所选择层电互连至所述导电层中的另一个层,从而允许电信号在所述经互连的导电层之间传送,所述电信号穿过所述通孔的最大长度以基本上消除由通孔短线引起的信号损耗;及至少一个定位在所述电路化衬底上且电耦接至所述电路化衬底的电组件。
14.如权利要求13所述的信息处理系统,其中所述信息处理系统包括一个人计算机。
15.如权利要求13所述的信息处理系统,其中所述信息处理系统包括一大型计算机。
16.如权利要求13所述的信息处理系统,其中所述信息处理系统包括一计算机服务器。
全文摘要
本发明揭示一种电路化衬底,其包括复数个导电层和介电层且还包括复数个位于其中的用于将高速信号(例如)从安装在所述衬底上的一个组件传送至另一组件的导电通孔。所述衬底利用一信号选路模式,该模式在任何可能的地方使用每个通孔的最大长度,以借此基本上消除由通孔“短线”谐振引起的信号损耗(噪声)。本发明还提供一种使用多于一个电路化衬底的多层电路化衬底组合件、一种使用电路化衬底及一个或多个电组件的电组合件、一种制作所述电路化衬底的方法及一种包括一个或多个电路化衬底组合件及附属组件的信息处理系统。
文档编号H05K3/46GK1758830SQ20051010583
公开日2006年4月12日 申请日期2005年9月23日 优先权日2004年9月30日
发明者本森·陈, 约翰·M·劳弗尔 申请人:安迪克连接科技公司
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1