配线板的制作方法

专利名称：配线板的制作方法
技术领域：
本发明涉及配线板、配线板的制造方法和电子部件安装结构，更具体地讲，涉及一种其上可以安装高度集成的LSI芯片等的高密度配线板。
背景技术：
随着近年来电子设备的功能更强和性能更高，构成电子设备的LSI和外围电路不断要求更大面积，安装这些部件的配线板中的用于连接LSI芯片和周边电路的配线数目也在不断增加，这要求电路基板上的配线具有高密度。
此外，随着LSI芯片不断地集成化，同时信号处理速度也在不断提高，需要在电路基板上以更高速度传输信号，以完全发挥LSI芯片的高性能。
为了实现高密度配线，有必要减小配线宽度，以使配线间距更小。因为微加工技术在近年不断发展，所以现在可以实现狭窄间距为大约40μm的配线。
此外，随着更高集成度的LSI芯片的发展，连接焊盘的数目显著增加，经常可以看到具有至少带有成百个引脚的焊盘的LSI芯片。因此，用于在LSI芯片之间传输信号的配线数目不断增加，现在多层互连是不可或缺的，以允许连接电路基板上LSI芯片的任何所需的焊盘。
图53示出了常规多层配线板200的示例。如图53所示，过孔206设置在多层基板200中的介电层205中，从而使形成在配线层201和202上的配线203和204彼此相连，配线203和204通过过孔206中形成的导体207彼此相连。通常采用镀铜方法来生长导体207，以形成在过孔206的内壁上。在过孔206上设置焊接区208，从而将导体207与配线层201上形成的配线203相连。
目前通常知道的积层(build-up)配线板是可以实现最高密度的配线的多层配线板的示例。在积层配线板的最新版本中，实现了在考虑过孔与焊接区之间产生的对准误差的情况下，过孔的最小直径约为40μm，焊接区的最小直径约为100μm。
但是，有必要在避开焊接区的同时对各个配线层上形成的配线进行布线。因此，即使可以实现狭窄间距的配线，存在于配线路径上的焊接区也是追求高密度配线时的瓶颈。
专利文献1-3等中引述了与积层配线板中的高密度有关的技术示例。
专利文献1日本专利申请公开2002-141668专利文献2日本专利申请公开2000-101246专利文献3日本专利申请公开2000-36664发明内容本发明要解决的问题为了实现积层配线板中的高密度配线，有必要减小过孔和连接盘的直径，但是，它们的加工精度不可避免地低于配线的精度。因此，为了实现高密度配线，除了缩小配线间距或增加配线层数目之外，没有其他选择。
然而，在间距狭窄的配线层中，必须增大厚度，以防止由配线的精细加工而导致的配线电阻的增大。当试图对加厚的配线层进行微细加工时，不可避免地要形成具有较高纵横比的配线图形，而具有较高纵横比的配线图形的形成要求先进的蚀刻技术。
配线层数目的增加意味着配线要通过更多过孔，这成为可靠性降低的原因。因此，过孔的形成要求具有更高可靠性的技术。
如上所述，为了实现积层配线板中的高密度配线，需要一些难度较高的技术。因此，当将积层配线板适用作设置有快速地高度集成的LSI芯片的配线板时，积层配线板具有局限性。
例如，由于加工技术的进一步发展，在配线中分别实现了20μm间距的微细配线和100μm间距的连接盘的情况下，假设一种构成，其中准备包括有作为外部连接端子的100×100(10,000)面阵(areaarray)电极的两个LSI芯片，然后将其安装在电路基板上，以使其彼此相连。
如果在前述情况下无法在连接盘之间连接配线，则需要包括至少50个层的叠层结构的积层配线板，以实现从各个LSI芯片的电极中引出的10,000条配线的互连。因此，不得不说，从工业角度看来，要用积层配线板实现设置有高度集成的LSI芯片的电路基板是非常困难的。
考虑到前述问题，实现了本发明，本发明的主要目的是提供一种多层配线板，该配线板能够获得超过常规积层配线板的适用局限的更高配线密度。
解决问题的手段为了解决前述问题，根据本发明的配线板包括基板，所述基板包括多个介电层，沿基板的主表面彼此面对所在的方向设置，从而将多个介电层沿基板的平面方向层叠；以及内部导体图形，设置在介电层的表面上。以在基板的任一主表面中，相邻介电层的层端部彼此连接成一体的方式来形成互相链接的相邻介电层。相邻介电层的耦合部分交替地设置在基板的任何一个主表面上，多个介电层具有以弯曲方式配置的介电片的形状。
根据前述构成，在介电层的主表面上形成的内部导体图形构成间隔非常小的配线间距，从而交替地折叠介电片，其中以高密度形成配线。
根据本发明的优选实施方式，将内部导体图形设置成沿耦合部分的脊线方向的带状。
根据本发明的另一种优选实施方式，还设置有将相邻介电层彼此粘接的绝缘粘接层。优选的是绝缘粘接层包括热固性环氧树脂作为其组分。在设置有将相邻介电层彼此接合的绝缘粘接层的情况下，优选的是用绝缘粘接层涂覆内部导体图形。
根据本发明的另一种优选实施方式，通过压力使相邻介电层彼此粘合。在这种情况下，优选的是介电层包括热塑性聚酯或热塑性碳氟树脂。
根据本发明的另一种优选实施方式，内部导体图形设置在介电层的两个表面上。
根据本发明的另一种优选实施方式，内部导体图形延伸至使其上形成有内部导体图形的介电层表面成为耦合外侧的耦合部分，以外露在基板的主表面上。
根据本发明的另一种优选实施方式，设置在介电层的两个表面上的内部导体图形延伸至使其上有内部导体图形的介电层表面成为耦合外侧的耦合部分，以外露在基板的任一主表面上，其中设置在介电层的两个表面上的内部导体图形通过在介电层中设置的层间连接导体彼此相连，从而沿介电层的厚度方向穿透。在这种情况下，层间连接导体优选为金属导体。
根据本发明的另一种优选实施方式，设置在介电层的两个表面上的内部导体图形延伸至使其上有内部导体图形的介电层表面成为耦合外侧的耦合部分，以外露在基板的主表面上，设置在介电层的一个表面上的内部导体图形彼此相连，以构成接地线或电源线。此外，设置在介电层的一个表面上的内部导体图形形成为在内部导体图形延伸的耦合部分处互相链接。
根据本发明的另一种优选实施方式，在基板的主表面上设置与外露在基板主表面上的内部导体图形邻接以与其相连的外部连接电极。
根据本发明的另一种优选实施方式，在基板的主表面上外露有多个内部导体图形，其中在基板的主表面上设置与这些外露的内部导体图形邻接以与其彼此相连的外部导电图形。
根据本发明的另一种优选实施方式，以按预定间隔交替地和连续地折叠介电片的方式形成多个介电层。
根据本发明的另一种优选实施方式，一种安装结构包括根据本发明的具有外部连接电极的配线板、以及与配线板的外部连接电极相连的电子部件。
例如，可以用以下方法制造根据本发明的配线板。所述制造方法包括第一步骤，其中准备介电片，并以特定间隔，交替并彼此平行地虚拟设定从介电片的一个表面看来分别示出山和谷的山侧线和谷侧线；第二步骤，其中在介电片的至少一个表面上形成内部导体图形，所述内部导体图形设置在相邻山侧线和谷侧线之间，并具有与山侧线和谷侧线平行的带状；以及第三步骤，，以从一个表面看来，山侧线形成山状，谷侧线形成谷状，以形成其一个主表面是山状的外露表面的配线板的方式沿山侧线和谷侧线交替地折叠介电片。
根据本发明的优选实施方式，在第三步骤，使用绝缘粘接胶将折叠和彼此邻接的介电片彼此粘合。
根据本发明的另一种优选实施方式，在第三步骤，使用绝缘粘接胶涂覆内部导体图形。
根据本发明的另一种优选实施方式，在第三步骤，通过压力将折叠和彼此邻接的介电片彼此粘合。
根据本发明的另一种优选实施方式，在第二步骤，在介电片的两个表面上形成内部导体图形，使其大致彼此面对。在这种情况下，优选的是，在介电片中形成层间连接导体之后实施第二步骤，层间连接导体在介电片中间将相对的内部导体图形彼此相连。
根据本发明的另一种优选实施方式，在第二步骤，形成内部导体图形，使其向外伸过内部导体图形大致的全部长度，超出山侧线或谷侧线。
根据本发明的另一种优选实施方式，在第二步骤，形成内部导体图形的至少一部分，使其向外伸出超过山侧线或谷侧线，从而在折叠该片时使内部导体图形外露在基板的主表面上。
根据本发明的另一种优选实施方式，在第一步骤，在介电片的表面上，沿虚拟设定的山侧线和谷侧线形成弯曲导槽。
根据本发明的另一种优选实施方式，在第二步骤，在介电片上形成内部导体图形之后，在设置有内部导体图形的介电片的表面上形成半可固化的(curable)绝缘片，并且至少除了形成带状的内部导体图形上的片之外，去除形成的其他绝缘片。在这种情况下，优选的是在第三步骤中对半可固化性绝缘片进行热固化，以将折叠的介电片彼此粘合。
根据本发明的多层配线板包括中心基板和层叠在中心基板的至少一个主表面上的配线板。中心基板包括中心基板主体，包括沿基板的主表面彼此面对所在的方向设置从而沿基板的平面方向层叠的多个介电层、以及设置在介电层的表面上的内部导体图形。在中心基板的任一主表面上，相邻介电层在层端部处彼此耦合成一体。相邻介电层的各个耦合部分交替地设置在中心基板的任一主表面上，多个介电层具有以弯曲方式配置的介电片的形状。
根据前述构成，在介电层的表面上形成的内部导体图形构成间隔非常小的配线间距，从而交替地折叠介电层。因此，能够获得包括高密度配线的中心基板，并可以仅通过层叠少量的配线板来获得高密度的非常可靠的多层配线板。
此外，优选的是在中心基板的两个主表面上设置配线板。此外，优选的是将内部导体图形设置成沿耦合部分的脊线方向的带状。
根据本发明的优选实施方式，设置有将相邻介电层彼此粘接的绝缘粘接层。在这种情况下，优选的是用绝缘粘接层涂覆内部导体图形。可以通过压力使构成中心基板的多个介电层彼此粘合。
优选的是在介电层的两个表面上设置内部导体图形。在这种情况下，优选的是将在介电层的一个表面上设置的内部导体图形彼此相连，通过连接导体与彼此相连的内部导体图形连接的配线图形与接地端子或电源端子相连。
根据本发明的另一种优选实施方式，内部导体图形延伸至使其中形成有内部导体图形的介电层表面成为耦合外侧的耦合部分，以外露在基板的主表面上。在这种情况下，优选的是，在中心基板的主表面上设置与内部导体图形的外露端部邻接并相连的外部连接端子。在这种情况下，优选的是，在中心基板的主表面上设置外露在中心基板的主表面上的多个导电图形、以及与外露的内部导体图形邻接并相连的外部导电图形。
根据本发明的另一种优选实施方式，所述配线板还包括在其外露表面上设置的配线图形、以及设置来沿配线板的厚度方向穿透以连接配线图形与内部导体图形的外露端部的连接导体。在这种情况下，优选的是，在中心基板的两个主表面上分别设置包括配线图形和连接导体的所述配线板。此外，优选的是，用在介电层中设置为沿其厚度方向穿透的层间连接导体将在介电层的两个表面上设置为必须面对的内部导体图形相连。在设置有层间连接导体的情况下，优选的是，在中心基板的两个表面上设置与内部导体图形的外露端部邻接并相连的外部连接端子，配线图形通过连接导体与外部连接端子相连。
根据本发明的另一种优选实施方式，设置在介电层的一个表面上的内部导体图形彼此相连，以构成接地线或电源线。
优选的是，在中心基板上形成的积层配线层构成根据本发明的配线板。
在本发明中，优选的是，形成内部导体图形所用的间距小于形成配线图形所用的间距。
根据本发明的一种内置互连板(interposer)包括基板，包括沿基板的主表面彼此面对所在的方向设置、从而沿基板的平面方向层叠的多个介电层、以及设置在至少一个介电层的两个主表面上的内部导体图形；层间连接导体，形成在设置有内部导体图形的介电层中，以沿介电层的厚度方向穿透，与介电层的两个表面上存在的内部导体图形彼此邻接并相连；以及外部连接端子，设置在基板的主表面上。在基板的两个主表面中的任一主表面上，相邻介电层在层端部处通过彼此耦合成一体来互相链接。相邻介电层的耦合部分交替地设置在基板的两个主表面中的任一主表面上，多个介电层具有介电片的形状以便弯曲。通过将内部导体图形延伸至使其上形成内部导体图形的介电层表面成为耦合外侧的耦合部分，每个内部导体图形构成基板主表面上外露的引出电极。引出电极与外部连接端子相连。
在如上述构成的本发明中，内部导体图形以作为高密度配线结合在内置互连板中的方式设置介电层主表面上形成的内部导体图形，该高密度配线具有间隔非常小的配线间距，以交替地折叠介电片。因此，可以实现包括高密度配线的内置互连板。此外，在内置互连板的两个表面上设置的引出电极通过在介电层的主表面上形成的内部导体图形和在介电层中形成的连接导体彼此相连。因为引出电极与在内置互连板的两个表面上形成的外部连接端子相连，所以可以实现适用于包括窄间距电极焊盘的LSI芯片的内置互连板。
根据本发明的另一种优选实施方式，在基板主表面之一上设置的外部连接端子沿相关主表面的周边而配置，在基板的另一主表面上设置的外部连接端子以二维阵列形状配置在相关主表面上。
根据本发明的另一种优选实施方式，外部连接端子以二维阵列形状配置在基板的两个主表面上。在这种情况下，优选的是，在基板主表面之一上设置的外部连接端子之间的距离小于在另一主表面上设置的外部连接端子之间的距离。
根据本发明的另一种优选实施方式，设置有将相邻介电层彼此粘接的绝缘粘接层。在这种情况下，优选的是，绝缘粘接层包括热固性环氧树脂作为其组分。此外，优选的是，用绝缘粘接层涂覆内部导体图形。
根据本发明的另一种优选实施方式，通过压力使相邻介电层彼此粘合。在这种情况下，优选的是，介电层包括热塑性聚酯或热塑性碳氟树脂。
根据本发明的另一种优选实施方式，将内部导体图形设置成沿耦合部分的脊线方向的带状。
层间连接导体优选为金属导体。
根据本发明的另一种优选实施方式，在基板的相同主表面上设置多个引出电极，并在基板的主表面上设置与这些引出电极邻接并相连的表面配线图形。
优选的是，介电层由热塑性碳氟树脂或热固性环氧树脂形成。
介电层可以包括热塑性聚酯。
一种根据本发明的多层配线板，包括第一中心基板和层叠在第一中心基板上的第二中心基板。第一和第二中心基板包括基板，所述基板包括沿基板的主表面彼此面对所在的方向设置从而沿基板的平面方向互相层叠的多个介电层、以及设置在介电层主表面上的内部导体图形。形成相邻的介电层，从而通过在基板的任何一个主表面上使内部导体图形的层端彼此整体地耦合而互链。相邻介电层的耦合部分交替地设置在基板的任一主表面上，多个介电层具有介电片的形状以便弯曲。内部导体图形通过延伸至使介电层的两个表面上设置有内部导体图形的介电层表面成为耦合外侧的耦合部分，并外露在基板主表面上，而由从多个介电层选择的至少一个介电层中形成的内部导体图形来构成引出电极。介电层在第一中心基板中和第二中心基板中的配置方向彼此相交。第一和第二中心基板以使其外露的引出电极的主表面彼此面对的方式彼此层叠。第一中心基板和第二中心基板的引出电极彼此相连。
根据本发明的另一种优选实施方式，介电层在第一中心基板中和第二中心基板中的配置方向彼此正交。
根据本发明的另一种优选实施方式，第一中心基板的内部导体图形和第二中心基板的内部导体图形在其彼此相交的方向形成为带状。
根据本发明的另一种优选实施方式，第一和第二中心基板各自具有将相邻介电层彼此粘接的绝缘接合层。用绝缘接合层涂覆内部导体图形。
根据本发明的另一种优选实施方式，在第一和第二中心基板之间设置基板间连接层。基板间连接层具有沿其厚度方向穿透的层间连接导体。第一中心基板和第二中心基板的引出电极通过层间连接导体彼此相连。
根据本发明的另一种优选实施方式，内部导体图形设置在介电层的两个表面上。
根据本发明的另一种优选实施方式，第二中心基板包括第一和第二介电层。第一内部导体图形设置在第一介电层的一个表面上，第三内部导体图形设置在第一介电层的另一表面上。第二内部导体图形设置在第二介电层的一个表面上，第四内部导体图形设置在第二介电层的另一表面上。第一和第二内部导体图形通过延伸至使第一和第二介电层的一个表面成为耦合外侧的耦合部分，并外露在基板主表面上，来分别构成第一和第二引出电极。第三和第四内部导体图形通过延伸至使第一和第二介电层的另一表面成为耦合外侧的耦合部分，并外露在基板主表面上，来分别构成第三和第四引出电极。第一和第三内部导体图形通过在第一介电层中设置为沿其厚度方向穿透的层间连接导体而相连。第二和第四内部导体图形通过在第二介电层中设置为沿其厚度方向穿透的层间连接导体而相连。第一中心基板包括第三和第四介电层。第五内部导体图形设置在第三介电层的一个表面上，第七内部导体图形设置在第三介电层的另一表面上。第六内部导体图形设置在第四介电层的一个表面上，第八内部导体图形设置在第四介电层的另一表面上。第五和第六内部导体图形通过延伸至使第三和第四介电层的一个表面成为耦合外侧的耦合部分，并外露在基板主表面上，来分别构成第五和第六引出电极。第七和第八内部导体图形通过延伸至使第三和第四介电层的另一表面成为耦合外侧的耦合部分，并外露在基板主表面上，来分别构成第七和第八引出电极。第五和第七内部导体图形通过在第三介电层中设置为沿其厚度方向穿透的层间连接导体而相连。第六和第八内部导体图形通过在第四介电层中设置为沿其厚度方向穿透的层间连接导体而相连。第二中心基板和第一中心基板以使其上外露有第三和第四引出电极的第二中心基板主表面与其上外露有第五和第六引出电极的第一中心基板主表面彼此面对的方式而彼此层叠。第三与第五引出电极彼此相连。第四与第六引出电极彼此相连。
根据本发明的一种半导体器件的安装结构包括多层配线板、第一半导体器件和第二半导体器件。在外露有第三和第四引出电极的主表面的背侧上的第二中心基板主表面上安装第一和第二半导体器件安装。第一半导体器件与第一引出电极相连，第二半导体器件与第二引出电极相连。
根据本发明的优选实施方式，第一、第二、第三和第四内部导体图形分别构成将第一和第二半导体器件相连的总线。
本发明的有益效果在根据本发明的配线板中，可以将大量信号线四处拖动，而不必形成任何微细加工的配线图形，并且可以明显地减少信号线通过的过孔的连接数目和配线层的数目。因此，在追求更高配线密度时，配线板不会受到任何局限，例如具有窄间距和高纵横比的配线的局限、对于减小过孔和连接盘的直径的局限、以及对于配线层的多层叠的局限。所以，可以实现具有高密度和高可靠性的配线板，从而足以安装目前将开发的具有更强功能和性能的电子器件。
此外，将其中沿不同方向交替地折叠介电片的配线板层叠，使形成在各个配线板上的内部导体图形的一部分彼此相连，从而配线图形可以是沿任何方向的硬线连接。由此，因此不必在多层基板中移动配线，所以可以将并行设置的总线和传输线形成为内埋式的。因此，可以实现高质量的配线结构。
对于根据本发明的内置互连板，可以实现具有高密度配线的内置互连板，其中以非常小的间隔形成配线间距，从而通过介电层的主表面上形成的内部导体图形来交替地折叠介电片，而不必形成任何微细加工的配线图形。外露在内置互连板的两个表面上的引出电极通过介电层中形成的层间连接导体(过孔)相连。因此，可以形成二维设置的外部连接端子，而无需多层配线。由此，可以实现包括非常可靠的高密度配线的内置互连板，该配线足以适用于具有窄间距电极焊盘的LSI芯片。


图1A示出了根据本发明优选实施方式1的配线板的构成。
图1B示出了封装形状的构成，其中电子部件安装在根据优选实施方式1的配线板上。
图2在(A)、(B)和(C)中示出了形成根据优选实施方式1的配线板的方法。
图3示出了根据优选实施方式1的配线板的构成的剖面图。
图4在(A)、(B)和(C)中示出了形成根据本发明优选实施方式2的配线板的方法。
图5示出了根据优选实施方式2的配线板构成的剖面图。
图6在(A)、(B)和(C)中示出了形成根据优选实施方式2的配线板的另一种方法。
图7示出了根据优选实施方式2的配线板构成的剖面图。
图8在(A)、(B)和(C)中示出了形成根据本发明优选实施方式3的配线板的方法。
图9示出了根据优选实施方式3的配线板构成的剖面图。
图10示出了根据优选实施方式3的配线板的构成。
图11在(A)、(B)和(C)中示出了形成根据本发明优选实施方式4的配线板的方法。
图12示出了根据优选实施方式4的配线板构成的剖面图。
图13在(A)、(B)和(C)中示出了形成根据优选实施方式4的配线板的另一方法。
图14示出了根据优选实施方式4的配线板的另一种构成的剖面图。
图15在(A)、(B)和(C)中示出了形成根据优选实施方式4的配线板的另一种方法。
图16示出了根据优选实施方式4的配线板的另一构成的剖面图。
图17在(A)、(B)和(C)中示出了形成根据本发明优选实施方式5的配线板的方法。
图18示出了根据优选实施方式5的配线板构成的剖面图。
图19在(A)-(F)中示出了形成根据本发明优选实施方式6的介电片的方法。
图20A示出了折叠根据优选实施方式6的介电片的方法的示意图。
图20B示出了折叠根据优选实施方式6的介电片的方法的示意图。
图20C示出了折叠根据优选实施方式6的介电片的方法的示意图。
图21示出了根据本发明优选实施方式7的多层配线板的构成。
图22示出了作为根据优选实施方式7的多层配线板的构成元件的中心基板A的构成。
图23在(A)、(B)和(C)中示出了形成根据优选实施方式7的中心基板的方法。
图24示出了根据优选实施方式7的中心基板构成的剖面图。
图25示出了根据本发明优选实施方式8的多层配线板的构成的剖面图。
图26在(A)、(B)和(C)中示出了形成根据优选实施方式8的中心基板的方法。
图27示出了根据优选实施方式8的中心基板的构成。
图28示出了根据本发明优选实施方式9的芯片组的构成。
图29示出了根据优选实施方式9的多层配线板的构成的剖面图。
图30A示出了根据本发明优选实施方式10的多层配线板的制造过程的示意图。
图30B示出了根据优选实施方式10的多层配线板的制造过程的示意图。
图30C示出了根据优选实施方式10的多层配线板的制造过程的示意图。
图31A示出了根据优选实施方式10的多层配线板的另一种制造过程的示意图。
图31B示出了根据优选实施方式10的多层配线板的另一种制造过程的示意图。
图31C示出了根据优选实施方式10的多层配线板的另一种制造过程的示意图。
图32示出了根据本发明优选实施方式11的内置互连板的基本构成的透视图。
图33示出了根据优选实施方式11的内置互连板构成的剖面图。
图34在(A)、(B)和(C)中示出了形成根据优选实施方式11的介电片的方法。
图35示出了根据优选实施方式11的内置互连板构成的剖面图。
图36A是其中使用根据优选实施方式11的内置互连板的CSP的俯视图。
图36B是其中使用根据优选实施方式11的内置互连板的CSP的剖面图。
图36C是其中使用根据优选实施方式11的内置互连板的CSP的仰视图。
图37示出了根据优选实施方式11的内置互连板中的配线连接结构。
图38示出了根据本发明优选实施方式12的扩展内置互连板构成的剖面图。
图39示出了根据优选实施方式12的扩展内置互连板构成的平面图。
图40是根据优选实施方式12的扩展内置互连板部分的局部放大图。
图41示出了根据优选实施方式12的内置互连板中的配线连接方法。
图42示出了根据优选实施方式12的扩展内置互连板的应用实施例。
图43示出了根据本发明优选实施方式13的多层配线板的基本构成的透视图。
图44示出了根据优选实施方式13的介电片构成的剖面图。
图45示出了根据优选实施方式13的多层配线板的构成的透视图。
图46A示出了根据优选实施方式13的引出电极的第一构成的剖面图。
图46B示出了根据优选实施方式13的引出电极的第二构成的剖面图。
图47示出了根据优选实施方式13的多层配线板的构成的透视图。
图48示出了根据优选实施方式13的内部导体图形的构成的剖面图。
图49示出了根据优选实施方式13的多层配线板中的配线连接关系的平面图。
图50示出了根据优选实施方式13、其上安装有IC(半导体器件)的多层配线板的构成的平面图。
图51示出了根据优选实施方式13的多层配线板的修改实施例的透视图。
图52示出了根据优选实施方式13的多层配线板的另一修改实施例的平面图。
图53示出了常规积层配线板的构成的剖面图。
参考符号说明10介电片11介电层11a介电层11b介电层11c介电层12，13内部导体图形14耦合部分16绝缘粘接层17引出电极18引出电极19引出电极20基板主表面21基板主表面22过孔(层间连接导体)23配线图形24过孔25外部导电图形26外部连接电极27绝缘层28连接导体30LSI芯片31电极焊盘32外部连接端子
33LSI芯片33A LSI芯片33B LSI芯片33C LSI芯片34外部连接端子35焊球36a，36b内部导体图形37a，37b内部导体图形38a，38b内部导体图形40a，40b引出电极41a，41b引出电极42a，42b引出电极43a，43b引出电极44a，44b引出电极45a，45b引出电极50基板间连接层53过孔51外部连接端子52外部连接端子60总线70凹槽80模具(jig)100A配线板100B配线板100C配线板100D配线板140芯片型电子部件150封装形状100a中心基板100b中心基板
110A多层配线板110B多层配线板120A内置互连板120B扩展内置互连板160第二LSI芯片170第三LSI芯片180印刷板具体实施方式
以下参考附图描述本发明的优选实施方式。在下面的附图中，为了使描述简明，相同的参考符号表示实质上执行相同功能的构成元件。本发明不限于以下实施方式。
优选实施方式1图1A示出了根据本发明优选实施方式1的配线板100A的基板结构。图1A所示的配线板100A具有矩形平板的形状。配线板100A包括多个介电层11。各个介电层11沿基板主表面彼此面对所在的方向(厚度方向)设置，并沿与面对方向t成直角相交的方向w1层叠。正交方向w1是指沿矩形配线板100A的任一侧的基板的平面方向。在各个介电层11上设置有内部导体图形12和13。各个内部导体图形12和13设置在各个介电层11的两个表面上。在基板的主表面20和21之一上，相邻介电层11形成为彼此相连，以在其层端部处耦合成一体。
耦合的层端部构成介电层的耦合部分14。耦合部分14连续设置在介电层11的整个宽度方向上(配线板100A的整个宽度上)，即，沿与基板平面上的正交方向w1正交的基板平面方向w2。耦合部分14设置在介电层11的两端。沿正交方向w1，将多个耦合部分14交替地设置在基板的主表面20和21二者中的任何一个上。更具体地讲，在基板的主表面20侧与耦合部分14邻接的耦合部分14被设置在基板的另一主表面21上，在基板的另一主表面21侧与耦合部分14邻接的耦合部分14设置在基板的主表面20上。
相应地，通过在耦合部分14处折叠，多个介电层11的整体具有以弯曲方式配置的介电片10的形状，并且折叠的介电片10构成基板。内部导体图形12和13沿构成上述介电片10的介电层11的纵向被设置成带状。这里，层的纵向是指耦合部分14的脊线方向，更具体地讲，是指基板的平面方向w2。
用设置在各个介电层11之间的绝缘粘接层16将各个介电层11彼此固定地粘合，内部导体图形12和13由绝缘粘接层16涂覆。因此，包括由各个绝缘接合层16固定粘合的多个耦合部分14的连续形状构成了配线板100A的主表面20。类似地，包括由各个绝缘粘接层16固定粘合的多个耦合部分14的连续形状构成了配线板100A的另一主表面21。
将多个内部导体图形12和13中的至少一个延伸至使其上形成有内部导体图形12和13的介电层表面成为耦合外侧的耦合部分14。内部导体图形12和13的延伸端部外露在主表面20和21之一(图1中基板的主表面20)上。外露在配线板100A的主表面20和21上的内部导体图形12构成引出电极17。面积大于引出电极17的外部连接电极26形成在引出电极17的上表面上。外部连接电极26的上表面是与基板主表面20和21平行的平坦表面，从而可以稳定地加载配线板100A上安装的电子部件。
图1B示出了电子部件安装结构150的构成，其中芯片型的电子部件140安装在根据本优选实施方式的配线板100A上。在安装结构150中，外部连接电极26形成在外露于配线板100A的主表面20上的至少两个引出电极17之一上。然后，使电子部件140的外部连接电极141与多个外部连接电极26邻接。通过导体142(焊料、导电接合胶等)将彼此相邻的外部连接电极26与外部连接电极141相连。在安装结构150中，因为电子部件140安装在表面平坦的外部连接电极26上，所以电子部件140可以稳定地安装在配线板100A上。
根据本优选实施方式的配线板100A的第一特征在于，具有沿配线板100A的平面方向(正交方向w1)将多个内部导体图形12和13层叠在介电层11之间的结构。相应地，可以以非常小的间距四处拖动配线，以便介电层11与内部导体图形12和13的厚度彼此相加。例如，假设介电层11的厚度是4μm，内部导体图形12和13的厚度是1μm，则可以以大约4-5μm间距的高密度来四处拖动配线。相比于积层配线板中的最先进的40μm间距配线，这个值显示了与8-10个积层层等效的配线密度。
根据本优选实施方式的配线板100A的第二特征在于，具有用绝缘粘接层16涂覆内部导体图形12和13并将其封装在配线板100A内部的结构。因此，可以实现高密度连线的内部导体图形12和13，同时保持窄间距，而不会受到形成在配线板100A的主表面20上的外部连接电极26的任何不利影响。换言之，可以对配线进行高密度的连线，而不会受到在常规积层配线板中对配线密度不利的连接盘的任何影响。
如上所述，常规积层配线板相比，本优选实施方式提供了配线密度显著提高的配线板。本优选实施方式还解决了以下在常规积层配线板中阻碍实现高密度的技术问题。
虽然配线的窄间距是实现更高密度的首要问题，但是随着配线微细加工的发展，为了防止配线电阻的增大，必需具有较大厚度的配线层。因此，要求能够形成具有较高纵横比的配线图形的先进蚀刻技术。例如，假设配线宽度是20μm，必需大约20μm的所要求配线厚度来形成较高纵横比的配线，以减小配线电阻。
在本优选实施方式中，内部导体图形12和13在各个介电层11的表面上形成为带状，可以使相关图形宽度大约为配线板100A的厚度(主表面20与21之间的距离)的一半。例如，假设配线板100A的厚度是1mm，则内部导体图形12和13可以具有至少400μm的宽度。即使内部导体图形12和13的厚度减小到1μm，也可以获得与具有宽度20μm、厚度20μm这样的高纵横比的配线的横截面积相等或比其更大的导体横截面积，从而容易地实现了减小配线电阻。因为可以采用常规蚀刻技术容易地形成具有100μm量级的宽度的内部导体图形12和13，所以在不使用获得难度较高的高纵横比的蚀刻技术的情况下，能够以较高的成品率形成内部导体图形。
虽然多层配线是针对更高密度而要解决的第二问题，但是配线层的增加指示出配线要通过更多的过孔，这降低了可靠性。为了提高配线密度，开发了所谓的过孔在过孔上(via-on-via)结构，其中直接在过孔上形成过孔，但是这样引出的新问题在于，由过孔导体和介电组件中的热膨胀系数的不同而引起的热应力使可靠性降低。
在本优选实施方式中，内部导体图形12和13实质上是在配线板100A的一个层中内部封装的，而不经过任何过孔。因此，没有任何通过过孔将配线相连的点。此外，因为外露在配线板100A的主表面20和21上的引出电极17是通过延伸内部导体图形12的一部分而形成的，所以它没有任何连接点。因此，本发明具有基本上不存在使可靠性降低的连接点的配线板结构。由此，在本发明中可以容易地实现高可靠性。
接下来，参考图2A、2B、2C和图3描述通过交替地折叠介电片10而形成图1A所示的配线板100A的方法。
图2A、2B和2C分别示出了介电片10在折叠前的平面图、沿X-Y的剖面图和其仰视图。如图2A所示，在矩形介电片10上虚拟地设定当稍后折叠介电片10时、从介电片10的一个表面看来形成山的山侧线P-P’和形成谷的谷侧线Q-Q’。沿着在介电片10的一侧上所取的方向w3设定山侧线P-P’和谷侧线Q-Q’。以特定间隔交替地、彼此平行地设定山侧线P-P’和谷侧线Q-Q’。方向w3是与配线板100A的平面方向w2相同的方向。以上是第一步骤。
接着，在介电片10的两个表面上形成内部导体图形12和13。此时，使内部导体图形12和13沿方向w3形成为带状。此外，在夹在相邻山侧线P-P’和谷侧线Q-Q’之间的每个表面区域中，与线P-P’和Q-Q’平行地配置内部导体图形12和13。此外，将介电片10的表面之一上设置的内部导体图形12和在其另一表面上设置的内部导体图形13配置为通过它们之间插入的介电层10而彼此面对。
在多个内部导体图形12和13之中，将任意选择的部分内部导体图形12和13(在本优选实施方式中是内部导体图形12)延伸至超出山侧线P-P’或谷侧线Q-Q’的位置，以构成引出电极17。在内部导体图形12和13的两侧均配置山侧线P-P’或谷侧线Q-Q’。选择线P-P’和Q-Q’之一，并将内部导体图形12或13延伸至所选的线，以形成引出电极17。如下选择线P-P’或Q-Q’。在如图3所示的后续步骤中沿线P-P’和Q-Q’交替地折叠介电片10。当内部导体图形12或13延伸至线P-P’或Q-Q’时，存在其延伸端部可能位于呈弯曲状的介电片10的内部或外部。选择相关图形的延伸端部位于弯曲的介电片10外部处的线P-P’或Q-Q’，作为内部导体图形12或13的延伸侧。
这里，将厚度为4.5μm的芳族聚酰胺膜用作介电片10。在介电片10上形成厚度为1μm的薄铜膜之后，以1mm的间隔(山侧线P-P’和谷侧线Q-Q’之间的间隔)形成宽度为500μm的内部导体图形12和13。以上是第二步骤。
接着，如图3所示，沿山侧线P-P’和谷侧线Q-Q’交替地折叠介电片10。此时，折叠介电片10，以便从介电片10的一个表面看来，山侧线P-P’形成山状，谷侧线Q-Q’形成谷状。由此，形成了包括彼此重叠的部分的多个介电层11。在通过交替地折叠介电片10而形成的耦合部分14处将介电层11的层端部耦合。设置多个耦合部分14，各个耦合部分14交替地配置在各个介电层11的两个端部之一上。此外，在介电层11之间填充绝缘粘接层16，从而将各个介电层11彼此固定地粘合。以上是第三步骤。在设置有绝缘粘接层16以将介电层11彼此粘合的的情况下，绝缘粘接层16所用材料的适合实施例是热固性环氧树脂、以及包括热固性环氧树脂作为其组分的复合材料。通过加热到大约100-200℃，可以容易地使介电层11彼此粘合。
由此完成了图1A所示配线板100A的形成过程。配线板的厚度t大约是1mm或更小，配线板100A中结合的内部导体图形12的配线间距大约是4μm。
当如图3所示折叠介电片10时，引出电极17位于耦合部分14的外连接侧，并外露在配线板100A的主表面上。
优选实施方式2图4A、4B、4C和5示出了根据本发明优选实施方式2的配线板100B的结构及其制造方法。介电层11、内部导体图形12和13、以及引出电极17的构成与优选实施方式1的类似。但是，在本优选实施方式中，引出电极17设置在配线板100B的一个主表面20上，而引出电极19设置在配线板100B的另一主表面21上。引出电极17和19通过配线板100B上面和下面的内部导体图形12和13相连。
为了高密度地安装诸如LSI芯片之类的芯片型电路部件，在配线板的两个表面上设置电路部件(电子部分等)，并且必需通过信号线将安装在配线板的表面之一上的电路部件与安装在配线板的另一表面上的电路部件相连。因此，在用于这种应用的配线板中，需要将配线板的表面之一上引出电极与配线板的另一表面上的引出电极电连接的装置。
图4A、4B和4C分别示出了介电片10在折叠前的平面图、沿X-Y的剖面图和其仰视图。如图4A所示，在介电片10的表面之一上，内部导体图形12形成为带状。将任意选择的内部导体图形12延伸至超出山侧线P-P’的位置，以构成引出电极17。如图4C所示，在介电片10的另一表面上，内部导体图形13形成为带状。将内部导体图形12和13配置成通过它们之间插入的介电片10而彼此面对。
将与具有引出电极17的内部导体图形12面对的内部导体图形13形成为延伸至超出谷侧线Q-Q’的位置，延伸端部构成第二引出电极19。第一和第二引出电极17和19延伸所在的方向与优选实施方式1中引出电极17延伸所在的方向相同，因此，不再对其进行描述。
如图4B所示，过孔22预先形成在介电片10中。过孔22形成在其中分别形成有引出电极17和引出电极19的内部导体图形12和内部导体图形13彼此面对的位置处。过孔22中填充有层间连接导体(金属导体)。过孔22配置在尽可能地靠近引出电极17和19的位置处。这里，引出电极17和19通过与过孔22(层间连接导体)邻接而彼此连接。
接着，如图5所示，沿山侧线P-P’和谷侧线Q-Q’交替和连续地折叠介电片10。此时，折叠介电片10，以便从介电片10的一个表面看来，山侧线P-P’形成山状，谷侧线Q-Q’形成谷状。由此，具体实现了包括有沿基板的平面方向层叠的多个介电层11的配线板100B的结构。介电层11的层端部在交替地折叠介电片10时形成的耦合部分14处互相连接。设置多个耦合部分14，各个耦合部分14交替地配置在各个介电层11的两个端部之一上。此外，在介电层11之间填充绝缘粘接层16，从而将各个介电层11彼此固定地粘合。这里，形成了包括有彼此重叠的部分的多个介电层11。
当折叠介电片10时，引出电极17和19位于耦合部分14的外侧，并外露在配线板100B的主表面20和21上。
从图5可以清楚地看到，引出电极17和内部导体图形12通过一体成形的相同材料互相连接，引出电极19和内部导体图形13通过一体成形的相同材料互相连接。内部导体图形12和13通过过孔22彼此相连，由此引出电极17和19彼此相连。
如果在引出电极17和19中形成用于外部连接的电极(未示出)，则将在配线板100B的两个主表面20和21上安装的电路部件的预定连接电极与外部连接电极相连，从而可以通过信号线将电路部件相连。
在前述实施例中，介电层11中形成的过孔22的数目是一个。因为是在内部导体图形12和13之间插入介电层11而彼此平行地形成内部导体图形12和13，所以可以在内部导体图形12和13之间的任何部分处形成过孔22。
图6A、6B、6C和7示出了在任意位置形成过孔22的实施例。如图6A、6B、6C和7所示，以大致特定的间隔，在内部导体图形12和13之间的介电片10(如图7所示，配线板100B中的介电层11)中形成多个过孔22。
引出电极17和内部导体图形12、以及引出电极19和内部导体图形13分别由相同材料一体形成，其中在接触电阻方面不会产生任何问题。但是，内部导体图形12和过孔22(层间连接导体)、以及引出电极19和过孔22(层间连接导体)并不是一体形成的，它们彼此接触的面积较小。因此，在这些部分处增大了接触电阻。
因此，如果只在一个部分处形成过孔22，则可能产生诸如接触电阻增大和接触失灵发生之类的不便。在如图6A、6B、6C和7所示的设置多个过孔22的情况下，可以避免这种不便，并可以稳固地连接引出电极17和19。
在图4A、4B、4C和5所示的实施例中，引出电极19形成在引出电极17正下方的位置处，但是，引出电极17和19可以形成在如图6A和6C所示的彼此错开的位置处。通过在错开的位置处形成引出电极17和19，可以更加容易地将配线板100B的主表面(下表面)上安装的电路部件的连接焊盘与引出电极19彼此相连。
优选实施方式3图8A、8B、8C、9和10示出了根据本发明优选实施方式3的配线板100C的构成。根据本优选实施方式的基本结构与优选实施方式1的结构相同。本优选实施方式的特征在于不同的内部导体图形12彼此相连。
根据本发明的基本构成的特征在于，以高密度形成的内部导体图形结合在配线板中。沿介电层的平面方向彼此平行地形成的各个内部导体图形无法在配线板中彼此相连。
也可以设想，将构成一条信号线的内部导体图形与构成另一条信号线的内部导体图形连接的信号线是硬线连接的。图8A、8B、8C、9和10示出了其中可以实现这种配线的优选实施方式的构成。如图8A所示，构成一条信号线的内部导体图形12a与构成另一条信号线的内部导体图形12b形成在介电片10的表面之一上，引出电极17a和17b形成在各个内部导体图形12a和12b的端部。引出电极17a和17b延伸所在的方向与优选实施方式1中的相同。
沿山侧线P-P’和谷侧线Q-Q’交替和连续地折叠介电片10，从而可以如图9和10所示地形成配线板100C，其中引出电极17a和17b外露在介电片10的山侧的弯曲部分处。
从图9可以清楚地看到，配线板100C的主表面20和21包括除引出电极17a和17b之外的、填充在介电层11之间的绝缘粘接层16，和耦合部分14。这意味着配线板100C的主表面20和21是与内部导体图形12和13绝缘的区域。因此，可以在配线板100C的主表面20和21上不受任何限制地形成与内部导体图形12和13绝缘的外部导电图形。
因此，如图10所示，在作为配线板100C的主表面之一的主表面20上形成将引出电极17a和17b彼此耦合的外部导电图形25，从而使内部导体图形12a和12b通过外部导电图形25彼此相连。这里，因为内部导体图形12和13未外露在配线板100C的主表面20上，所以可以在主表面20上自由地四处拖动和配置外部导电图形25。
优选实施方式4图11A、11B、11C和12示出了根据本发明优选实施方式4的配线板100D的构成。其基本结构与优选实施方式1的结构的相同之处在于在介电片10的表面之一上设置带状的内部导体图形12。本优选实施方式的特征在于形成在介电片10的另一表面上的内部导体图形30彼此连续地相连。
一般而言，随着高集成度LSI芯片的发展，需要更高密度的配线，同时基于LSI的更高速度，也要求对质量进行改进，例如减少配线间串扰和外部噪声的影响。常规的设计措施是在多层配线板的信号配线层之间插入屏蔽层或在信号配线之间插入屏蔽配线。此外，常规地使用包括信号线对的差分信号线，以减少外部噪声的影响。但是，这种措施导致积层层的增加和信号线的增加。因此，在技术上很难找到对配线的需求与更高密度之间的平衡。
在本优选实施方式中，容易地提供了一种配线板，从而可以解决上述常规积层配线板中的难题，并仍然保持配线密度，同时提供了屏蔽层覆盖信号线和屏蔽配线插入信号线之间的结构、或其中设置有差分信号线的结构。
如图11A、11B和11C所示，在本优选实施方式中，多个带状的第一内部导体图形12形成在介电片10的表面之一上。第二内部导体图形30形成在介电片10的另一表面上。
多个第一内部导体图形12(在图11A中是一个)的一部分具有引出电极17。引出电极17以与优选实施方式1中所述的引出电极17类似的方式构成，并外露在配线板100D的主表面20上，在配线板100D中，介电片10配置成弯曲形状。在介电层11的另一表面上形成的第二内部导体图形是连续形成的，从而沿图形纵向在整个图形长度上彼此互连，并超出山侧线P-P’和谷侧线Q-Q’。第二内部导体图形30形成为覆盖介电片10的另一表面上主要部分的整个面积的形状。因此，在本优选实施方式中，由优选实施方式1中的多个第二内部图形构成的第二内部图形30在配线板100D的另一主表面21上彼此耦合，耦合的第二内部导体图形30的部分外露在配线板100D的另一主表面21上，并用作引出电极17。
这里，利用第一内部图形12作为信号线，并使用第二内部导体图形30作为接地线，构成配线板100D中结合的信号线的第一内部导体图形12实质上受到第二内部导体图形30的屏蔽。
图12示出了在介电片10另一表面的大致整个面积上形成第二内部导体图形30的实施例。但是，可以只选择需要受到屏蔽的信号线，并可以根据所选信号线，在任何需要的位置处形成连续的第二内部导体图形30。例如，在结合于配线板100D中的多个介电层11之中，按照图形形成第二内部导体图形30，从而将在彼此相邻的至少四个介电层11中形成第二内部导体图形设置成一体，以互相链接。相应地，在优选实施方式1中的至少四个图形之间相邻并彼此分离形成的第二内部导体图形在本优选实施方式中连续地耦合，并外露在配线板100D的另一主表面21上。根据该构成，可以充分地发挥第二内部导体图形30的屏蔽效果。
相应地，在本优选实施方式中，用第二内部导体图形30作为接地线以发挥所谓的屏蔽层效果，但是，第二内部导体图形可以用于其他目的，例如作为电源线。
接着，参考图13A、13B、13C和14描述信号线之间设置的屏蔽线的实施例。如图13A、13B和13C所示，在本实施例中，虽然以与优选实施方式1中描述的方式相同的方式设置内部导体图形，但是限定了应该如何将多种配线功能分配给各个内部导体图形。更具体地讲，在介电片10的表面之一上交替地配置用作信号线的内部导体图形12a和用作屏蔽线的内部导体图形12b。以类似方式，在介电片10的另一表面上交替地配置用作信号线的内部导体图形13a和用作屏蔽线的内部导体图形13b。此外，分别设置内部导体图形12a和12b以及内部导体图形13a和13b，使其通过其间交织的介电片10而彼此面对。此外，用作屏蔽线的内部导体图形13b面对用作信号线的内部导体图形12a，用作信号线的内部导体图形13a面对用作屏蔽线的内部导体图形12b。
因此，折叠设置有内部导体图形的介电片10，以便形成如图14所示的配线板100E。这里，配线板100E具有用作屏蔽线的内部导体图形12b和13b插入在用作信号线的内部导体图形12a和13a之间的结构。这种结构可以防止信号线之间的串扰。
接着，参考图15A、15B、15C和16描述设置有包括信号线对的差分信号线的实施例。如图15A和15B(介电片10的下表面未示出)所示，将在介电片10的表面平行配置的多个内部导体图形36a、36b、37a、37b、38a和38b分别划分成之间交织有谷侧线Q-Q’的、彼此面对的图形对(36a和36b)、(37a和37b)和(38a和38b)。在图形对(36a和36b)、(37a和37b)和(38a和38b)的一个端部处分别形成引出电极对(40a和40b)、(42a和42b)和(44a和44b)。将引出电极(40a和40b)、(42a和42b)和(44a和44b)分别形成为朝向相邻的山侧线P-P’，并进一步延伸至超出相邻的山侧线P-P’的位置处。将引出电极40b和42a、44a和42b配置在错开的位置处，从而这两对引出电极在超出山侧线P-P’的位置处各自不彼此交迭。
以类似方式，在图形对(36a和36b)、(37a和37b)和(38a和38b)的另一端部处分别形成另外的引出电极对(41a和41b)、(43a和43b)和(45a和45b)。将引出电极(41a和41b)、(43a和43b)和(45a和45b)分别形成为朝向相邻的山侧线P-P’，并进一步延伸至超出相邻的山侧线P-P’的位置处。将引出电极40b和42a配置在错开的位置处，从而在超出山侧线P-P’的位置处不彼此交迭。以类似方式配置引出电极44a和42b。
折叠其中形成有图形对(36a和36b)、(37a和37b)和(38a和38b)的介电片10，从而形成如图16所示构成的配线板100F。因此，将各个图形对(36a和36b)、(37a和37b)和(38a和38b)配置在通过绝缘粘接层16彼此面对并构成差分传输线的位置处。
在本优选实施方式中构成的差分传输线包括结合于配线板100F中、彼此平行延伸的带状内部导体图形36a、36b、37a、37b、38a和38b。此外，因为形成引出电极40a、40b、41a、41b、42a、42b、43a、43b、44a、44b、45a和45b所在的位置处在对等(coordinate)状态，所以可以统一设定各个差分信号线的长度。因此，可以控制特征阻抗的可变性。
为了屏蔽差分传输线，可以设置如图11A、11B和11C所示的在在介电片10的另一表面的整个面积上形成用作屏蔽层的导电图形的屏蔽层结构。
优选实施方式5图17A、17B、17C和18示出了根据本发明优选实施方式5的配线板100G的构成。在本优选实施方式中，基本上以与优选实施方式1-4中所述的方式相同的方式形成内部导体图形，但是，以不同的方式折叠介电片10。
如图17A所示，内部导体图形12形成在介电片10的表面之一上。每隔一个谷侧线Q-Q’与山侧线P-P’之间的区域，形成带状的内部导体图形12。更具体地讲，内部图形12形成在夹在谷侧线Q-Q’与山侧线P-P’之间的区域中，并且内部图形12不形成在与之相邻的类似区域中，内部导体图形12再形成在另一个与前一相邻区域相邻的类似区域中。这样重复形成内部导体图形12。
类似地，如图17C所示，内部导体图形13形成在介电片10的另一表面上。以与内部导体图形12的形成类似的方式，每隔一个谷侧线Q-Q’与山侧线P-P’之间的区域，形成带状的内部导体图形13。将形成有内部导体图形12和内部导体图形13的区域设定为彼此不面对。
接着，如图18所示，沿谷侧线Q-Q’和山侧线P-P’交替和连续地折叠介电片10。由此，完成了配线板100G，其中介电层11是内部封装的，内部导体图形12和13形成在介电层11的两个表面上。
在优选实施方式1-4中，在折叠介电片10之后，用在介电层11之间填充的绝缘粘接层16将包括有彼此重叠的部分的介电层11相互粘合。在本优选实施方式中，通过压力使介电层之间粘合，彼此固定，而不使用绝缘粘接层。将内部导体图形12和13交替地配置在介电片的上表面和下表面上，以便在通过压力使介电层彼此直接粘合时，内部导体图形12和13不会彼此交迭。
需要为介电片10选择合适的材料，从而通过压力使介电层11彼此粘合。例如，可以使用热塑性树脂片。在本优选实施方式中，将诸如聚乙烯邻苯二甲酸酯或聚乙烯萘之类的热塑性聚酯用作介电片10。当在200℃的温度下进行热压缩粘合时，这些材料彼此熔合，然后当冷却到室温时，介电层彼此固定。此外，可以使用热塑性碳氟树脂片作为介电片10，但是热压缩粘合需要加热到几乎400℃。
在本优选实施方式中，可以不使用绝缘粘接层而形成配线板，简化了制造过程。此外，因为不必在介电层之间填充绝缘粘接层，所以可以减小配线板的尺寸。
优选实施方式6如上所述，说明了根据本发明的配线板的基本结构和配线板的多种修改实施例，其中包括有将介电片折叠而彼此重叠的部分的介电层、以及形成在介电层的主表面上的内部导体图形是内部封装的。在本发明的优选实施方式6中，参考图19A-19F、20A、20B和20C描述一种更加特定的折叠介电片的方法。图19A-19B分别示出了在折叠之前的介电片上形成内部导体图形的过程。
首先，如图19A所示，准备具有特定宽度的介电片10。例如，将厚度为4.5μm、宽度为200mm的芳族聚酰胺膜用作介电片10。
接着，如图19B所示，沿跟随介电片10的一侧的方向w3(见图2，纸张上的垂直方向)，在介电片10的表面上设置用于折叠该片的虚拟山侧线P-P’和谷侧线Q-Q’。以特定的相等间隔，彼此平行地交替设置山侧线P-P’和谷侧线Q-Q’。
在本优选实施方式中，以楔子形状去除介电片10的部分表面，从而沿山侧线P-P’和谷侧线Q-Q’形成弯曲导槽50，以方便折叠过程。山侧线P-P’的弯曲导槽50设置在介电片10的表面之一上，谷侧线Q-Q’的弯曲导槽50设置在介电片10的另一表面上。
接着，如图19C所示，沿介电片10的厚度方向穿透介电片10的过孔22形成在介电片10的预定位置处。过孔22设置在与一个表面上的引出电极17和另一表面上的引出电极17相邻的位置处。采用电镀方法生长的铜形成为过孔22的壁表面上的连接导体。
此后，如图19D所示，采用溅射方法，在介电片10的两个表面上以1μm的厚度形成薄铜膜12’和13’。此外，如图19E所示，以预定形状对薄铜膜12’和13’进行蚀刻，从而形成内部导体图形12和13。在由山侧线P-P’和谷侧线Q-Q’包围的片表面区域上形成内部导体图形12和13。
内部导体图形12和13的一部分朝向相邻的山侧线P-P’或谷侧线Q-Q’，并形成为延伸至超出线P-P’或Q-Q’的位置处，其延伸端部构成引出电极17和19。此外，其间交织有介电片10而彼此面对的内部导体图形12和13的一部分与过孔22邻接，从而通过过孔22彼此相连。
最后，如图19F所示，在介电片10上形成半可固化绝缘片16’之后，在有选择地只保留内部导体图形12和13的上区域中的半可固化绝缘片16’的状态下去除半可固化绝缘片16’。由此，用半可固化绝缘片16’覆盖内部导体图形12和13，引出电极17和19具有从半可固化绝缘片16’之中外露出的结构。这里，使用包括无机填充物和环氧树脂的复合树脂作为半可固化绝缘片16’。
接下来，参考图20A、20B和20C描述在形成内部导体图形之后折叠介电片10的方法。在图20A、20B和20C中，只示出了介电片10，省略了内部导体图形12和13、以及半可固化绝缘片16’。
首先，如图20A所示，以每条山侧线P-P’和谷侧线Q-Q’，从介电片10的端部开始折叠介电片10，同时向其施加下表面变薄的板状模具60。在完全折叠了介电片10之后，从介电片10的两侧按压介电片10，直到如图20B所示的各个半可固化绝缘片16’(未示出)彼此接触为止。最后，在加压状态下，在200℃的温度下加热大约60分钟之后，将介电片10冷却至室温。半可固化绝缘片16’彼此粘合，完成配线板100A。
日本专利申请公开No.H11-330639和No.2002-319750以及美国专利公开No.6121676中描述了用于折叠柔性配线板的技术实施例。但是，这些文献中的任何一个都没有公开或暗示作为本发明特征的高密度配线板，该高密度配线板包括沿基板的平面方向以窄间距设置的配线图形(内部导体图形)。
日本专利申请公开No.H11-330639描述了将呈膜状的配线板连续折叠成矩形立体形状的技术。该技术的目的是实现在其上尽可能接近地容纳在配线片的表面上安装的电子部件的安装基板，相关文献没有包括对配线图形构成的任何描述、或暗示根据本发明的配线图形的构成。
优选实施方式7在积层多层基板中，因为积层层本身不是自组织的，所以必需用于支持积层层的中心基板。更具体地讲，在积层多层配线板中，在中心基板的表面上将绝缘层和导电层彼此层叠，然后，对导电层进行蚀刻以形成配线图形，从而形成一个积层层，重复该过程，直到多个积层层堆积在彼此之上。
但是，中心基板自然地比积层层厚，这样不可避免地增大了通孔的尺寸，从而增大了连接盘间距的尺寸。无法期望在中心基板中提高配线密度，中心基板仅用于支持积层层。因此，中心基板本身是减小积层配线板厚度的障碍，也是成本提高的因素。本发明的优选实施方式7用于解决这些问题。
根据优选实施方式7的多层配线板与常规的多层配线板不同，不需要形成微细加工的配线图形，并能够明显减少信号线经过的要连接的过孔数目。由此，可以获得高密度的可靠配线。图21和22示出了根据优选实施方式7的多层配线板110的构成。图21是其剖面图，图22是作为基板主要部件的中心基板的剖面图。
配线板110包括中心基板A、以及设置在中心基板A的主表面20和21上的配线板B1和B2。
中心基板A包括中心基板主体、以及内部导体图形12和13。中心基板主体包括多个介电层11，介电层11包括通过交替地折叠具有特定宽度的介电片10而形成的彼此重叠的部分。多个内部导体图形12和13形成在介电层11的两个表面上。
中心基板A具有如图22所示的矩形平板结构。各个介电层11沿中心基板A的主表面20和21彼此面对所在的方向t(厚度方向)而配置，并沿与面对方向t正交的方向w1层叠。正交方向w1是指沿矩形中心基板A的任一侧的基板的平面方向。在介电层11的表面上设置有内部导体图形12和13。内部导体图形12和13设置在介电层11的两个表面上。在中心基板A的主表面20和21之一上，通过将其层端部相互链接成一体来彼此相连而形成相邻介电层11。
耦合的层端部构成相邻介电层的耦合部分14。耦合部分14连续设置在介电层11的总宽度上(中心基板A的整个宽度)，换言之，沿与基板平面上的正交方向w1正交的基板平面方向w2。耦合部分14设置在各个介电层11的两个层端部上。沿正交方向w1，将多个耦合部分14交替地设置在中心基板A的主表面20和21之一上。更具体地讲，在基板主表面20侧与耦合部分14邻接的耦合部分14设置在另一主表面21上，在另一主表面21侧与耦合部分14邻接的耦合部分14设置在主表面20上。
相应地，通过在耦合部分14处折叠，多个介电层11整体构成以弯曲形状配置的介电片10，折叠的介电片10构成矩形的中心基板主体。内部导体图形12和13以带状配置在沿介电层11的纵向构成上述介电片10的介电层11上。这里，层的纵向是指耦合部分14的脊线方向，更具体地讲，是指基板的平面方向w2。
用设置在层之间的绝缘粘接层16将各个介电层11彼此固定地粘合，内部导体图形12和13由绝缘粘接层16涂覆。由绝缘粘接层16固定粘合的多个耦合部分14的连续形状构成了中心基板A的主表面20。以类似的方式，由绝缘接合层16固定粘合的多个耦合部分14的连续形状构成了中心基板A的另一主表面21。
将多个内部导体图形12和13中的至少一个延伸至使其上形成有内部导体图形12或13的介电层11的表面成为耦合外侧的耦合部分14。内部导体图形12或13的延伸端部从而外露在主表面20和21之一(图1中基板的主表面20)上。外露在中心基板A的主表面20和21之一上的内部导体图形12构成引出电极17和18。面积大于引出电极17和18的外部连接端子32和34形成在引出电极17和18的上表面上。外部连接端子32和34的上表面是与主表面20和21平行的平坦表面。
配线板B1和B2分别层叠在中心基板A的主表面20和21上。配线板B1和B2分别包括层叠在中心基板A的主表面20和21上的绝缘层27、以及层叠在绝缘层27的外露表面上的配线图形23。配线图形23形成预定配线形状。在配线板B1和B2中形成过孔24。过孔24形成为沿绝缘层27的厚度方向穿透绝缘层27。在形成配线图形23的位置处，通过沿厚度方向的过孔24使包括配线图形23的绝缘层27开口。外部连接端子32和34外露在过孔24的底部。
连接导体28形成在过孔24的内壁上。从连接端子32和34通过图形23形成连接导体28，外部连接端子32和34与配线图形23通过连接导体28彼此相连。
接下来，描述由此构成的多层配线板110的结构特征。在中心基板A中，沿水平方向(基板的平面方向)交替地层叠以带状形成的多个内部导体图形12，其间交织有介电层11。因此，可以以非常小的间距四处拖动配线，该间距大致等于介电层11的厚度与内部导体图形12和13的厚度之和。例如，假设介电层11的厚度是4μm，内部导体图形12和13的厚度是1μm，则可以以大约4-5μm的高密度来四处拖动配线。相比于最先进的多层配线板(例如，积层多层配线板)中的40μm间距配线，这个值是与8-10个配线层等效的高配线密度。
在中心基板A中，用绝缘粘接层16涂覆内部导体图形12和13并将其结合在中心基板A内。因此，可以保持窄间距的内部导电图形12和13，而不会受到在中心基板A的主表面20和21上设置的外部连接端子32和34的任何不利影响，从而实现了高密度配线。
因为内部导电图形12和13结合在中心基板A内，所以可以在中心基板A的主表面20和21上不受任何限制地形成导电图形(配线图形)。导电图形可以用作将外部连接端子32和34与引出电极17和18相连的中介组件。因此，外部连接端子32和34可以设置在中心基板A的主表面20和21上的任意位置处。
如上所述，中心基板A的结构可以包含窄间距的高密度配线。但是，因为配线(内部导体图形12和13)全部都沿相同方向(纸张上的垂直方向)，所以在通过配线将具有大量连接端子的LSI芯片相连的情况下，配线中的自由度受限。前述导电图形设置在中心基板A的主表面上，通过导体图形将相同主表面上的引出电极17或引出电极18彼此相连，从而增大配线中的自由度。但是，包括介电层11的耦合部分14的中心基板A的主表面20和21不是平坦的，因此，不适合在其上形成微细加工图形。因此，中心基板A难以用作配线板。
针对具有机械强度以能够在物理上独立的中心基板A的结构，如下构成多层配线板110。更具体地讲，在多层配线板110中，使基板结构形成积层配线板的结构，然后将积层配线板在中心基板A上层叠成一体，从而中心基板A支持积层配线板。
相应地，可以用与8-10个积层层等效的高密度配线板替代不适合高密度配线并只能用作支持积层配线板的基板的中心基板。当在中心基板A上层叠包括积层配线层的配线板B1和B2时，可以解决对配线中自由度的限制。通过在中心基板A上层叠包括积层配线层的配线板B1和B2，可以改进整个多层配线板的主表面的平坦性，从而方便了微细加工配线图形的形成。
此外，因为可以改进中心基板A的表面平坦性，所以当将绝缘层27开口以形成过孔24时、以及在蚀刻配线图形23时，不会产生特别的问题。
外露在中心基板A的主表面20和21上的引出电极17和18的尺寸可以非常小，大约为8-10μm，相反，在绝缘层27中形成的过孔24的尺寸最小大约为30-40μm，比引出电极17和18的大得多。因此，将与过孔24一样大的外部连接端子32和34形成在引出电极17和18上，从而可以更加容易地连接配线图形23和引出电极17和18。
因此，可以通过引出电极17和18、外部连接端子32和34、以及连接导体28将中心基板A上形成的内部导体图形12和13与配线图形23相连。配线图形23从而与多层配线板上安装的LSI芯片的预定电极端子相连。
根据本优选实施方式的多层配线板110，在中心基板A上层叠包括积层配线层的配线板B1和B2，其中配线板B1和B2的配线间距虽然较大，但是具有配线中的自由度，中心基板A上能够四处拖动具有较小配线(内部导体图形)间距的多根信号线，从而可以在配线板中以更少数目的层来提高配线密度。此外，可以显著减少信号线经过的过孔的连接数目和配线层的数目。由此，可以实现可靠的多层配线板。
此外，在本优选实施方式中，过孔24上形成的连接导体28与引出电极17和18通过外部连接端子32和34相连。但是，连接导体28与引出电极17和18可以彼此直接邻接从而相连，而不需要插入外部连接端子32和34。根据这种构成，当过孔24形成在中心基板A的主表面20和21上设置的绝缘层27上时，因为中心基板A的主表面20和21包括除外露引出电极17和18的部分之外的介电片弯曲部分和在介电层11之间填充的绝缘粘接层16，所以可以防止配线图形23与连接部分中除了引出电极17和18之外的其他配线部分短路。
在本优选实施方式中，配线板B1和B2分别是一个层，并层叠在中心基板A的主表面20和21上。但是，如果需要，可以层叠至少分别是两个层的配线板。另外，优选的是，将这些配线板形成为积层配线层，从而使中心基板A的主表面20和21平坦。但是，即使在设置有以不同方式形成的配线板时，也仍然可以发挥本发明的效果。
接下来，参考图23A、23B、23C和24描述通过交替地折叠介电片10来形成图22所示的中心基板A的方法。
图23A、23B和23C分别示出了介电片10在折叠前的平面图、沿X-Y的剖面图和其仰视图。如图23A所示，在矩形介电片10上虚拟地设定当稍后折叠介电片10时、从介电片10的一个表面看来形成山的山侧线P-P’和形成谷的谷侧线Q-Q’。沿着在介电片10的一侧上所取的方向w3设定山侧线P-P’和谷侧线Q-Q’。以特定间隔交替地、彼此平行地设定山侧线P-P’和谷侧线Q-Q’。方向w3是与中心基板A的平面方向w2相同的方向。以上是第一步骤。
接着，在介电片10的两个表面上形成内部导体图形12和13。此时，使内部导体图形12和13沿方向w3形成为带状。此外，在夹在相邻山侧线P-P’和谷侧线Q-Q’之间的每个表面区域中，与线P-P’和Q-Q’平行地配置内部导体图形12和13。此外，将介电片10的表面之一上设置的内部导体图形12和在其另一表面上设置的内部导体图形13配置为通过它们之间插入的介电层10而彼此面对。
在多个内部导体图形12和13之中，将任意选择的部分内部导体图形12和13(在本优选实施方式中是内部导体图形12)延伸至超出山侧线P-P’或谷侧线Q-Q’的位置，以构成引出电极17。在内部导体图形12和13的两侧均配置山侧线P-P’或谷侧线Q-Q’。选择这些线P-P’和Q-Q’之一，并将内部导体图形12或13延伸至所选的线，以形成引出电极17和18。如下选择线P-P’或Q-Q’。在如图24所示的后续步骤中沿线P-P’和Q-Q’交替地折叠介电片10。在内部导体图形12或13延伸至线P-P’或Q-Q’的情况下，其延伸端部可能位于介电片10的内部或外部。选择相关图形的延伸端部位于弯曲的介电片10外部处的线P-P’或Q-Q’，作为内部导体图形12或13的延伸侧。
这里，将厚度为4.5μm的芳族聚酰胺膜用作介电片10。在介电片10上形成厚度为1μm的薄铜膜之后，采用蚀刻工艺，以1mm的间隔(山侧线P-P’和谷侧线Q-Q’之间的间隔)在介电片10上形成宽度为400-600μm的内部导体图形12和13。以上是第二步骤。
接着，如图24所示，沿山侧线P-P’和谷侧线Q-Q’交替地折叠介电片10。此时，折叠介电片10，以便从介电片10的一个表面看来，山侧线P-P’形成山状，谷侧线Q-Q’形成谷状。由此，具体实现了包括有沿基板的平面方向层叠的多个介电层11的中心基板A的结构。中心基板A的厚度t大约小于1mm，配线板100A中结合的内部导体图形12的配线间距大约是4μm。
这里，在交替地折叠介电片10时形成的耦合部分14处将介电层11的层端部互相连接。设置多个耦合部分14，各个耦合部分14交替地配置在介电层11的两个端部之一上。此外，用介电层11之间填充的绝缘粘接层16将各个介电层11彼此固定地粘合。由此，形成了包括有彼此重叠的部分的多个介电层11。以上是第三步骤。在设置有绝缘粘接层16以将介电层11彼此粘合的时，绝缘粘接层16所用材料的适合实施例是热固性环氧树脂、以及包括热固性环氧树脂作为其组分的复合材料。当加热到大约100-200℃时，可以容易地使介电层11彼此粘合。当折叠介电片10时，引出电极17和18位于耦合部分14的外侧，并外露在中心基板A的主表面20和21上。
从图24清楚可见，引出电极17和18与内部导体图形12和13通过一体成形的相同材料彼此耦合，引出电极17和18与内部导体图形13通过一体成形的相同材料彼此耦合。
如图21所示，外部连接端子32和34形成在中心基板A的主表面20和21。外部连接端子32和34分别与引出电极17和18邻接并由此相连。外部连接端子32和34具有与主表面20和21平行的平坦上表面。
除了芳族聚酰胺膜之外，热塑性碳氟树脂、热固性环氧树脂等也可以用作介电片10(介电层11)。通过在介电层11之间填充绝缘粘接层16来使折叠的介电层11彼此粘合，但是，也可以通过压力使介电层11彼此直接粘合，无需绝缘粘接层16。在这种情况下，用于介电层11的合适的材料实施例是热塑性聚酯等。
接下来，描述在中心基板A的主表面20和21上层叠的配线板B1和B2的形成过程。首先，在中心基板A的主表面20和21上层叠绝缘层27。这是第四步骤。此外，在绝缘层27中形成过孔24。过孔24形成为沿绝缘层27的厚度方向穿透绝缘层27。在形成配线图形23的位置处，过孔24形成为沿包括配线图形23的绝缘层27的厚度方向穿透绝缘层27，以使外部连接端子32和34外露在过孔24的底部。
接下来，在绝缘层27的表面上形成导电层，对形成的导电层进行蚀刻，以形成配线图形23。此时，在形成于绝缘层27中的过孔24内部形成连接导体28。从而通过引出电极17和18，将积层配线层B1-B2中形成的配线图形23与形成于中心基板A中的内部导体图形12和13相连。这是第五步骤。
当实施了第一到第五步骤时，多层配线板110的制造完成。描述了在绝缘层27和过孔24形成之后形成配线图形的情况，作为在中心基板A的主表面20和21上层叠的配线板B1和B2的形成方法。但是，在采用与积层基板的积层层的形成方法类似的过程的情况下，仍然可以发挥相同的效果。例如，在中心基板A上层叠包括树脂的铜箔，从而预先形成用于绝缘层27和配线图形23的铜箔。然后，采用激光等穿透铜箔和绝缘层27来形成过孔24以打开孔，然后在过孔24中形成连接导体28。
优选实施方式8当在图22所示的多层配线板110上安装LSI芯片时，可能需要在多层配线板110中将配线板B1的表面上形成的配线图形23与配线板B2的表面上形成的配线图形23彼此相连，在多层配线板110中，配线板B1和B2层叠在中心基板A的主表面20和21上。
图25示出了根据本发明优选实施方式8的多层配线板110B的构成。其基本结构与图21所示的多层配线板110A的结构类似。在中心基板A的结构中，通过在介电层11中形成的过孔(层间连接导体)22将形成在中心基板A的主表面20上的引出电极17与形成在中心基板A的另一主表面21上的引出电极18相连。从而将形成在配线板B1上的配线图形23与形成在配线板B2上的配线图形23彼此相连。
如图25所示，内部导体图形12和13形成在中心基板A中的介电层11的两个表面上，内部导体图形12和13的一部分外露在中心基板A的主表面20或21上，以形成引出电极17或引出电极18。外部连接电极32和34形成在引出电极17和18上。
通过在介电层11中形成的过孔22，将其中形成有引出电极17和18的内部导体图形12和13彼此相连。由此，通过在介电层11中形成的过孔22，将中心基板A的两个表面上形成的引出电极17和18彼此相连。
配线板B1和B2分别层叠在中心基板A的主表面20和21上，配线图形23和23分别形成在配线板B1和B2的外露表面上。在绝缘层27和27中，在与中心基板A中形成的引出电极17和18相对应的位置处打开过孔24和24，并在过孔24和24中形成连接导体28和28。由此，通过连接导体28和28、外部连接端子32和34、引出电极17和18、内部导体图形12和13、以及过孔22，将分别形成在配线板B1和B2上的配线图形23和23相连。
接下来，参考图26A-26C和27描述通过交替地折叠介电片10而形成如图25所示的中心基板A的方法。该方法基本上与图23A-23C中所示的方法类似，但是，不同点在于将内部导体图形12和13通过介电片10中形成的过孔22彼此相连。
图26A、26B和26C分别示出了介电片10在折叠前的平面图、沿X-Y的剖面图和其仰视图。如图26A所示，在矩形介电片10上虚拟地设定当稍后折叠介电片10时、从介电片10的一个表面看来形成山的山侧线P-P’和形成谷的谷侧线Q-Q’。沿着在介电片10的一侧上所取的方向w3设定山侧线P-P’和谷侧线Q-Q’。以特定间隔交替地、彼此平行地设定山侧线P-P’和谷侧线Q-Q’。方向w3是与多层配线板110的平面方向w2相同的方向。以上是第一步骤。
接着，在介电片10的两个表面上形成内部导体图形12和13。此时，使内部导体图形12和13沿方向w3形成为带状。此外，在夹在相邻山侧线P-P’和谷侧线Q-Q’之间的每个表面区域中，与线P-P’和Q-Q’平行地配置内部导体图形12和13。此外，将介电片10的表面之一上设置的内部导体图形12和在其另一表面上设置的内部导体图形13配置为通过它们之间插入的介电片而彼此面对。
在多个内部导体图形12和13之中，将任意选择的部分内部导体图形12和13延伸至超出山侧线P-P’或谷侧线Q-Q’的位置，以构成引出电极17。在内部导体图形12和13的两侧均配置山侧线P-P’或谷侧线Q-Q’。选择这些线P-P’和Q-Q’之一，并将内部导体图形12或13延伸至所选的线，以形成引出电极17。如下选择线P-P’或Q-Q’。在如图27所示的后续步骤中沿线P-P’和Q-Q’交替地折叠介电片10。在内部导体图形12或13延伸至线P-P’或Q-Q’的情况下，其延伸端部可能位于介电片10的内部或外部。选择相关图形的延伸端部位于弯曲的介电片10外部处的线P-P’或Q-Q’，作为内部导体图形12或13的延伸侧。
将厚度为4.5μm的芳族聚酰胺膜用作介电片10。在介电片10上形成厚度为1μm的薄铜膜之后，采用蚀刻工艺，以1mm的间隔(山侧线P-P’和谷侧线Q-Q’之间的间隔)形成宽度为400-600μm的内部导体图形12和13。以上是第二步骤。
如图26B中清楚所示的，过孔22预先形成在介电片10中。过孔22形成在其中形成有引出电极17的内部导体图形12与其中形成有引出电极18的内部导体图形13彼此面对的位置处。向过孔22中填充层间连接导体(金属导体)。过孔22形成在尽量靠近引出电极17和18的位置处。从而引出电极17和18通过与过孔22(层间连接导体)邻接而彼此相连。
接着，如图27所示，沿山侧线P-P’和谷侧线Q-Q’交替和连续地折叠介电片10。此时，折叠介电片10，以便从介电片10的一个表面看来，山侧线P-P’形成山状，谷侧线Q-Q’形成谷状。由此，具体实现了包括有沿基板的平面方向层叠的多个介电层11的中心基板A的结构。在交替地折叠介电片10时形成的耦合部分14处将介电层11的层端部互相连接。设置多个耦合部分14，各个耦合部分14交替地配置在介电层11的两个端部之一上。此外，在介电层11之间填充绝缘粘接层16，以将各个介电层11彼此固定地粘合。由此，形成了包括有彼此重叠的部分的多个介电层11。以上是第三步骤。在设置有将介电层11彼此粘合的绝缘粘接层16的情况下，绝缘粘接层16所用材料的适合实施例是热固性环氧树脂、以及包括热固性环氧树脂作为其组分的复合材料。通过加热到大约100-200℃，可以容易地使介电层11彼此粘合。
当折叠介电片10时，引出电极17和18位于耦合部分14的外侧，并外露在中心基板A的主表面20和21上。
从图26A-26C可以清楚地看到，引出电极17和内部导体图形12通过一体成形的相同材料彼此耦合，而引出电极18和内部导体图形13通过一体成形的相同材料彼此耦合。此外，内部导体图形12和13通过过孔22彼此相连，由此使引出电极17和18彼此相连。
这里，外部连接端子32和34形成在中心基板A的主表面20和21。外部连接端子32和34与引出电极17和18邻接并由此相连。外部连接端子32和34的上表面是与主表面20和21平行的平坦表面。
以上描述说明了在介电层11中形成一个过孔22的实施例。但是，由于内部导体图形以中间夹有介电层11的方式彼此平行地形成内部导体图形12和13，所以可以在内部导体图形12和13之间的任何位置处形成过孔22。
除了芳族聚酰胺膜之外，热塑性碳氟树脂、热固性环氧树脂等也可以用作介电片10(介电层11)。通过在介电层11之间填充绝缘粘接层16来使折叠的介电层11彼此粘合，但是，也可以通过压力使介电层11彼此直接粘合，无需填充绝缘粘接层16。在这种情况下，用于介电层11的合适的材料实施例是热塑性聚酯等。
优选实施方式9在根据本发明的多层配线板中使用的中心基板A的特征在于，虽然由于中心基板A中形成的内部导体图形12和13是沿特定方向(在图22和25所示的中心基板A中，是方向w2或纸张上的垂直方向)延伸的，存在无法自由地四处拖动配线的限制，但是中心基板A中形成的内部导体图形12和13能够实现在现有配线板中无法获得的高密度的内部导体图形12和13。
近年来，更高集成度和更高速度的LSI芯片、以及大存储容量的存储器芯片快速发展，复杂和高技术的系统可以由包括多个LSI芯片的芯片组来控制。虽然每个LSI芯片的性能得到了改进，但是在设置有多个LSI芯片的配线板中，现有状况是在LSI芯片之间高速传输大容量信号的性能无法跟上这种改进。
图28示出了图像信号处理系统的构成实施例，该图像信号处理系统包括图像信号处理LSI 150、MPU(微处理器)51、存储器52和I/O53芯片组，其中各个芯片I通过总线60彼此相连。在最近的一些大容量的图像信号处理系统中，总线60的数目多达上千条，未来这一数目将不可避免地增长。根据本发明的多层配线板中的中心基板足以满足该增长需求。虽然总线60不仅需要大容量，还需要可靠性，但是偏斜风险非常低，由于中心基板中的配线是彼此平行且其长度是对准的，所以这适合期望的可靠性。
图29示出了满足这种需求的根据本发明优选实施方式9的多层配线板100D的构成。如图29所示，多个内部导体图形12和13形成在中心基板A中的介电层11的两个表面上。在表面之一上形成的多个内部导体图形之中，特定的内部导体图形12具有引出电极17。将另一表面上设置的内部导体图形13延伸至耦合外侧的耦合部分14，并将其连接以在耦合部分14处与之彼此耦合。在彼此耦合的部分处，内部导体图形13构成引出电极40。
利用内部导体图形12作为信号线(总线)，内部导体图形13作为接地线，实质上由内部导体图形13屏蔽构成中心基板A中结合的信号线的内部导体图形12内部导体图形。
此外，在中心基板A的主表面20和21上层叠配线板B1和B2，在配线板B1的外露表面上形成配线图形23。配线图形23通过在配线板B1中形成的连接导体28与中心基板A的主表面20上形成的引出电极17相连。
内部导体图形12的配线间距非常窄，因此相邻的引出电极17和17彼此非常接近。因此，无法直接在引出电极17上形成彼此分离的两个连接导体28。相应地，在相邻的引出电极17和17上形成以沿水平方向(中心基板A的平面方向)从引出电极17和17引出的方式而设置的外部连接端子32和34。相邻的引出电极17和17通过外部连接端子32和34与分离的连接导体28(配线图形23)相连。
在另一配线板B2的外露表面上形成配线图形41。配线图形41通过在配线板B2中形成的连接导体28与在中心基板A的另一主表面21上形成的外部连接端子34(外部连接电极26)相连。
用作信号线的内部导体图形12与配线板B1中形成的配线图形23相连，配线图形23与信号线的信号端子70相连。用作接地线的内部导体图形13与配线板B2上形成的配线图形41相连，配线图形41与接地端子71相连。
根据本优选实施方式的多层配线板100D，使用结合在中心基板A中的高密度配线(内部导体图形12)作为具有大容量的信号线(总线)，从而在多层配线板上安装的LSI芯片之间实现高速和高可靠性的信号传输。此外，因为由内部导体图形13屏蔽用作信号线的内部导体图形12内部导体图形，所以可以减少串扰、噪声等任何影响。
在本优选实施方式中，内部导体图形13用作接地线，从而提供屏蔽层的效果，但是，内部导体图形13可以用作其他目的，比如电源线。同时，内部导体图形对17和17可以用作差分传输路径。
此外，在各个优选实施方式所述的本发明的多层配线板中，与外部连接端子32和34的宽度相比，将构成中心基板A的介电层11的厚度设定到足够小的值。此外，与外部连接端子32和34的宽度相比，将设置在介电层11表面上以使内部导体图形12和13彼此绝缘的多层内部导体图形12和13之间的间隔设定到足够小的值。因此，通过对准而彼此交迭的外部连接端子32和34可以通过中心基板A中密集容纳的内部导体图形12和13而以较高的中心基板A面积效率来连接。为了提高安装密度，多层配线板110的形状优选的是矩形，该矩形具有沿介电层11的平面方向(纵向)的较长侧、以及沿介电层11的厚度方向的较短侧。相应地，可以沿介电层11的纵向增加介电层11的连接端部所在的连接线的数目，并可以减少中心基板A的主表面20和21上形成作为连接中介的配线图形的数目，这进一步提高了配线密度。
优选实施方式10接下来将参考图30A、30B和30C，描述多层配线板的制造方法，在该方法中，在采用优选实施方式6中所述的方法而制造的中心基板A的主表面上分别层叠包括积层配线层的配线板B1和B2。
如图30A所示，形成外部连接端子32和34，以覆盖外露在采用优选实施方式6中所述的方法而制造的中心基板A的主表面20和21上的引出电极17和18。因为以大约8-10μm的非常小的尺寸形成引出电极17和18，所以设置外部连接端子32和34以增大引出电极17和18的有效面积，从而可以便于与在包括积层配线层的配线板B1和B2上形成的配线图形23进行连接。
接下来，如图30B所示，在中心基板A的主表面20和21上分别层叠包括积层配线层的配线板B1和B2。通过层叠绝缘层27来减小中心基板A的主表面20和21的不平坦，并将绝缘层27的表面变平。
接着，在绝缘层27的表面上形成导电层31，如图30C所示，对形成的导电层31进行蚀刻，从而形成配线图形23和23。在绝缘层27中开口以形成过孔24。在形成外部连接端子32和34的位置处形成过孔24。接着，在形成的过孔24中形成连接到导体28。由此，通过引出电极17和18将积层配线层B1-B2上形成的配线图形23与中心基板A中形成的内部导体图形12和13相连。
此外，在优选实施方式6所述的制造中心基板A的方法中，为了在折叠介电片10时将引出电极17和18外露在中心基板A的主表面20和21上，如图19F所示，以不覆盖引出电极17和18的方式形成绝缘接合层16。但是，在考虑通过在形成中心基板A之后、在中心基板A上层叠配线板B1和B2来形成多层配线板的一系列步骤时，可以省去一部分步骤，从而简化整个过程。
参考图31A、31B和31C，描述从上述观点简化的多层配线板的制造过程。如图31A所示，在介电片10的整个表面上形成绝缘粘接层16，而不是以在图19F所示的步骤中以不覆盖引出电极17和18的方式形成绝缘粘接层16。
接下来，如图31B所示，采用图20A-20C所示的方法来折叠由此形成的介电片，从而形成中心基板A。因为在介电片10的两个表面的整个面积上形成绝缘粘接层16，所以在折叠该片之后，绝缘粘接层16构成中心基板A的两个主表面20和21。
如图31C所示，在中心基板A的主表面20和21上分别层叠包括积层配线层的配线板B1和B2，在绝缘层27中形成过孔24。此时，因此绝缘层27和绝缘粘接层16由相同类型的材料形成，所以可以一次性地将绝缘层27和绝缘粘接层16开口，以形成过孔24。由此，引出电极17和18外露在绝缘粘接层16的开口处。在打开过孔24之后，在过孔24中形成连接导体28。因此，通过引出电极17和18将配线层B1和B2上形成的配线图形23和23与中心基板A的内部导体图形12和13相连。
以上描述了将本发明应用于积层基板的优选实施方式9。但是，本发明不限于所述构成，而允许多种修改。例如，在优选实施方式9中，描述了在中心基板A的主表面上设置一个配线板B1和一个配线板B2的实施例，但是，可以根据配线的复杂度来设置至少两个配线板。此外，优选的是，在将这些配线板形成作为积层配线层的情况下，使中心基板A的主表面20和21平坦。但是，当在中心基板上层叠采用不同方法形成的配线板时，仍然可以发挥本发明的效果。
优选实施方式10为了回应具有面阵列结构的窄间距CSP，多层的内置互连板是绝对必需的。但是，当层增多时，通过过孔将各个层中形成的配线相连所需的点也相应地增多，这导致可靠性和成品率降低。除了成品率的降低之外，层的增多还导致制造步骤的增多，从而引起成本提高。
为了控制层的增多，有效的是提高配线密度。但是，必须在避开过孔的同时将各个层中的配线互连。为此，在高密度地连接配线时，必须减小过孔的直径。但是，加工过孔的精度低于加工配线的精度，这是干扰更高配线密度的因素。
同时，随着半导体工艺技术的发展，技术上可以在LSI芯片中将电极焊盘的间距缩小到几个μm的量级，然而，常规的内置互连板中的配线在技术上还未先进到足以允许连接间距为几个μm量级的电极焊盘。更具体地讲，常规内置互连板无法适用于显著减小的LSI芯片的间距，除了将LSI芯片的电极焊盘间距与当前内置互连板的连接端子间距相协调之外，没有其他方法。针对这个问题，提出了根据本发明优选实施方式10的内置互连板。根据优选实施方式10的内置互连板与常规内置互连板不同，不需要形成微细加工的配线图形，并能够显著减少信号线经过的过孔的连接数目。由此，可以获得高密度和可靠性的配线。
图32和33示出了根据优选实施方式10的内置互连板的构成。图32是沿剖面示出的主要部件的透视图，图33是主要部件的剖面图。
内置互连板120A具有矩形平板状的基板结构。内置互连板120A包括多个介电层11。沿基板主表面彼此面对的方向t(厚度方向)配置各个介电层11，并沿与面对方向t成直角相交的方向w1层叠各个介电层11。正交方向w1是指沿矩形内置互连板120A的任一侧的基板的平面方向。在介电层11的表面上设置有内部导体图形12和13。内部导体图形12和13设置在介电层11的两个表面上。在内置互连板的主表面20和21之一上，相邻介电层11在其层端部处彼此一体地、连续地相互连接。
耦合的层端部构成介电层11的耦合部分14。耦合部分14连续设置在介电层11的整个宽度上(内置互连板120A的整个宽度)，换言之，沿与基板平面上的正交方向w1正交的基板平面方向w2。耦合部分14设置在介电层11的两端。沿正交方向w1，将多个耦合部分14交替地设置在内置互连板主表面20和21之一上。即，在主表面20侧与耦合部分14邻接的耦合部分14设置在另一主表面21上，在另一主表面21侧与耦合部分14邻接的耦合部分14设置在主表面20上。
相应地，在耦合部分14处折叠的多个介电层11整体构成弯曲的介电片10，折叠的介电片10具有矩形平板状的基板结构。内部导体图形12和13沿构成介电片10的介电层11的纵向以带状配置在构成介电片10的介电层11上。这里，层的纵向是指耦合部分14的脊线方向，更具体地讲，是指基板的平面方向w2。
用插入在各个介电层11之间的绝缘接合层16将各个介电层11彼此固定地粘合，内部导体图形用绝缘粘接层16涂覆内部导体图形12和13。内置互连板120A的主表面包括由各个绝缘粘接层16粘合的多个耦合部分14的连续形状。类似地，另一主表面21包括由绝缘粘接层16粘合的多个耦合部分14的连续形状。
将多个内部导体图形12和13中的至少一个延伸至使其上形成有内部导体图形12或13的介电层表面成为耦合外侧的耦合部分14。从而内部导体图形12或13的延伸端部外露在主表面20和21之一(图32和33中基板的主表面20)上。外露在主表面20或21上的内部导体图形12构成引出电极17和18。面积大于引出电极17和18的外部连接端子32和34形成在引出电极17和18的上表面上。外部连接端子32和34具有与基板主表面20和21平行的平坦上表面，从而可以在电路基板上稳定地安装内置互连板120A上安装的半导体器件。
过孔22(层间连接导体)预先形成在介电片10中，在介电片10的两个表面上设置有包括引出电极17和18的内部导体图形12和13。过孔22形成在内部导体图形12和13彼此面对的位置处。过孔22中填充有层间连接导体(金属导体)。过孔22设置在尽量靠近引出电极17和18的位置处。
相应地，具有引出电极17的内部导体图形12和具有引出电极18的内部导体图形13经过孔22(层间连接导体)邻接从而彼此连接。
因为内置互连板120A具有沿水平方向(基板的平面方向)交替地层叠、并且其间插入有介电层11的以带状形成的内部导体图形12和13的结构，所以可以以非常小的间距四处拖动配线，以便介电层11与内部导体图形12和13的厚度彼此相加。例如，假设介电层11的厚度是4μm，内部导体图形12和13的厚度是1μm，则可以4-5μm的极其高的密度来四处拖动配线。相比于最先进的多层配线板(例如积层多层配线板)中的40μm间距配线，这是与8-10个配线层等效的配线密度。
此外，在内置互连板120A中，用绝缘粘接层16涂覆内部导体图形12和13并将其结合在内置互连板120A中。因此，内部导体图形12和13可以保持窄间距配置，而不会受到设置在内置互连板120A的主表面20和21上的外部连接端子32和34的任何不利影响，从而实现了高密度配线。
一般而言，外部连接端子设置在内置互连板的主表面上。在表面之一上设置的外部连接端子与半导体器件(LSI芯片等)相连，并根据半导体器件的结构沿所述一个表面的周边设置。端子在周边上的设置称作周边对准。在另一表面上设置的外部连接端子与电路基板(主板)相连，并根据电路基板的结构以阵列形状二维地设置在另一主表面上。这种端子配置称作面阵对准。在内置互连板中，四处拖动内部导体图形，以便主表面上的外部连接端子(周边对准)与另一主表面上的外部连接端子(面阵列对准)相连。更具体地讲，内置互连板中的内部导体图形对周边对准的外部连接端子和面阵对准的外部连接端子进行配置上的交替转换。在根据本发明的内置互连板120A中，通过介电层11中形成的连接导体19来实现外部连接端子的对准转换。
在使用积层基板等的常规内置互连板中，使用其中通过用于对准转换的过孔来垂直连接配线层的多层配线图形，必须在配线层中设置过孔的部分中设置直径大于过孔直径的连接盘。因此，在常规内置互连板中，由于连接盘的阻碍，难以形成窄间距配线图形。
在根据优选实施方式10的内置互连板120A中，将内部导体图形12和13结合在内置互连板120A中。因此，可以形成具有非常小的间距的配线图形，而不会受到内置互连板120的主表面20和21上设置的配线或连接盘的干扰。此外，可以任意设置在内置互连板120A的主表面20和21上形成的再配线(rewiring)或连接盘，而不受到内部导体图形12和13的妨碍。在基板的主表面20和21上设置的配线图形可以用作将引出电极17和18与外部连接端子32和34彼此相连的配线图形。在可以在基板的主表面20和21上任意位置处设置能够发挥这种功能的配线图形的内置互连板120A中，可以在主表面20和21上任意位置处设置外部连接端子32和34。
如上所述，内置互连板120A能够以高密度容纳窄间距配线，并能够实现将容纳的高密度配线与包括窄间距的电极焊盘彼此相连的结构。
接下来，参考图34A、34B、34C和35描述制造根据优选实施方式10的内置互连板120A的方法。
图34A、34B和34C分别示出了介电片10在折叠前的平面图、沿X-Y的剖面图和其仰视图。如图34A所示，在矩形介电片10上虚拟地设定当稍后折叠介电片10时、从介电片10的一个表面看来形成山的山侧线P-P’和形成谷的谷侧线Q-Q’。沿着在介电片10的一侧上所取的方向w3设定山侧线P-P’和谷侧线Q-Q’。以特定间隔交替地、彼此平行地设定山侧线P-P’和谷侧线Q-Q’。方向w3是与内置互连板120A的平面方向w2相同的方向。以上是第一步骤。
接着，在介电片10的两个表面上形成内部导体图形12和13。此时，沿方向w3以带状形成内部导体图形12和13。此外，在夹在相邻山侧线P-P’和谷侧线Q-Q’之间的每个表面区域中，与线P-P’和Q-Q’平行地配置内部导体图形12和13。此外，将介电片10的表面之一上设置的内部导体图形12和在其另一表面上设置的内部导体图形13配置为通过它们之间插入的介电层10而彼此面对。
在内部导体图形12和13之中，将任意选择的部分内部导体图形12和13(在本优选实施方式中是内部导体图形12)延伸至超出山侧线P-P’或谷侧线Q-Q’的位置，以构成引出电极17和18。在内部导体图形12和13的两侧均配置山侧线P-P’或谷侧线Q-Q’。选择这些线P-P’和Q-Q’之一，并将内部导体图形12和13延伸至所选的线，以形成引出电极17和18。如下选择线P-P’或Q-Q’。在如图35所示的后续步骤中沿线P-P’和Q-Q’交替地折叠介电片10。在内部导体图形12和13延伸至线P-P’或Q-Q’的情况下，其延伸端部可能位于弯曲状态的介电片10的内部或外部。选择相关图形的延伸端部位于弯曲的介电片10外部处的线P-P’或Q-Q’，作为内部导体图形12和13的延伸侧。
将厚度为4.5μm的芳族聚酰胺膜用作介电片10。在介电片10上形成厚度为1μm的薄铜膜之后，采用蚀刻工艺，以1mm的间隔(山侧线P-P’和谷侧线Q-Q’之间的间隔)形成宽度为500μm的内部导体图形12和13。以上是第二步骤。
如图34B中所示，过孔22预先形成在介电片10中。过孔22形成在其中形成有引出电极17的内部导体图形12与其中形成有引出电极18的内部导体图形13彼此面对的位置处。向过孔22中填充层间连接导体(金属导体)。过孔22配置在尽量靠近引出电极17和18的位置处。从而引出电极17和18通过与过孔22(层间连接导体)邻接而彼此相连。
接着，如图35所示，沿山侧线P-P’和谷侧线Q-Q’交替和连续地折叠介电片10。此时，折叠介电片10，以便从介电片10的一个表面看来，山侧线P-P’形成山状，谷侧线Q-Q’形成谷状。由此，具体实现了包括有沿基板的平面方向层叠的多个介电层11的内置互连板120A的结构。在交替地折叠介电片10时形成的耦合部分14处将介电层11的层端部彼此耦合。设置多个耦合部分14，各个耦合部分14交替地配置在介电层11的两个端部之一上。此外，在介电层11之间填充绝缘粘接层16，以将各个介电层11彼此固定地粘合。由此，形成了包括有彼此重叠的部分的多个介电层11。以上是第三步骤。在设置有绝缘粘接层16以将介电层11彼此粘合的情况下，绝缘粘接层16所用材料的适合实施例是热固性环氧树脂、以及包括热固性环氧树脂作为其组分的复合材料。通过加热到大约100-200℃，可以容易地使介电层11彼此粘合。
当折叠介电片10时，引出电极17和18位于耦合部分14的外侧，并外露在配线板100B的主表面20和21上。
从图35可以清楚地看到，引出电极17和内部导体图形12通过一体成形的相同材料彼此耦合，引出电极18和内部导体图形13通过一体成形的相同材料彼此耦合。内部导体图形12和13通过过孔22彼此相连，由此引出电极17和18彼此相连。
如图33所示，外部连接端子32和34形成在内置互连板120A的主表面20和21上。外部连接端子32和34分别与引出电极17和18邻接并由此相连。外部连接端子32和34的上表面具有与主表面20和21平行的平坦表面。
在前述实施例中，介电层11中形成的过孔22的数目是一个。因为内部导体图形12和13是以介电层11夹在其间的发誓而彼此平行的，所以可以在内部导体图形12和13之间的任何部分处形成过孔22。
除了芳族聚酰胺膜，热塑性碳氟树脂、热固性环氧树脂等也可以用作介电片10(介电层11)。通过在介电层11之间填充绝缘粘接层16来使折叠的介电层11彼此粘合，但是，也可以通过压力使介电层11彼此直接粘合，无需填充绝缘粘接层16。在这种情况下，用于介电层11(介电片10)的合适的材料实施例是热塑性聚酯等。
优选实施方式11接下来，参考图36A-36C，描述将内置互连板120A适用于LSI芯片中的CSP安装的本发明优选实施方式。图36A是内置互连板120A的俯视图。图36B是示出了在内置互连板120A上安装LSI芯片30的状态的剖面图。图36C是内置互连板120A的仰视图。
如图36A所示，在内置互连板120A的主表面20上沿内置互连板120A的周边，以特定间隔形成外部连接端子32(与LSI芯片30的电极焊盘相连的端子)。外部连接端子32是与LSI芯片30相对应而设置的。在LSI芯片30的安装表面上沿LSI芯片30的周边(周边对准)配置电极焊盘31。以与电极焊盘31的放置方式(周边对准)类似的方式放置外部连接端子32。
如图36B所示，在内置互连板120A的主表面20上安装LSI芯片30。此外，通过电极焊盘31上的金属突起33，采用倒装芯片方法将LSI芯片30面朝下地安装到外部连接端子32。
如图36C所示，在内置互连板120A的另一主表面21上以阵列形状二维地配置外部连接端子34，从而内置互连板120A具有以面阵列形状配置外部连接端子34的CSP结构。为了在印刷配线板上安装内置互连板120A时便于连接，在外部连接端子34上形成焊球35。
将在内置互连板120A的主表面20上沿内置互连板120A的周边配置的外部连接端子32与在内置互连板120A的另一主表面21上以面阵列形状配置的外部连接端子34相连。参考图37描述此时的端子对准转换结构。
图37示意性地示出了图36A-36C所示的内置互连板120A的区域A的放大剖面图。在图37中，沿特定方向(纸张上的垂直方向)彼此平行地配置介电层11，并沿特定方向(纸张上的垂直方向)以类似方式彼此平行地形成在介电层11的表面上设置以封装在内置互连板120A内部的内部导体图形12和13。因为内部导体图形12和13实际上是以4-5μm的窄间距而形成的，所以它们之间的间隔比图37中示意性地示出的间距的间隔小得多。
主表面20侧的外部连接端子32与主表面21侧的外部连接端子34通过内部导体图形12和13彼此相连。更具体地讲●在任意介电层11的两个表面上设置的内部导体图形12和13通过介电层11中形成的层间连接导体(过孔22)相连；●将与内部导体图形12和13连续相连的引出电极17和18引到内置互连板120A的主表面20和21；以及●引出电极17和18与外部连接端子32和34相连。
通过设置上述构成，将外部连接端子32和34彼此相连。
当根据周边对准的外部连接端子32和根据面阵列对准的外部连接端子34彼此相对应时，可以不必将彼此结合的端子配置成通过在两者之间插入的内置互连板120A来彼此面对，可以将一些端子对位于彼此远离的位置处。但是，在内置互连板120A的结构中，可以在主表面20和21上无限制地形成配线图形。因此，将再配线图形延伸至外部连接端子32和34的位置处，以实现任何预定连接。
以下参考图37描述特定的连接方法。在图37及以下描述中，为了区分各个介电层11、引出电极17和18、过孔22以及外部连接端子32和34之中的任何特定的一个，将附加字符a、b、c、…附着到被标识部件的参考符号11、32、34、17和18上。在图37中，将配置介电层11所在的方向限定为Y方向，将介电层11的厚度方向限定为X方向。沿内置互连板120A的周边，根据周边对准(一行对准)来配置外部连接端子32。分别沿X和Y方向，根据面阵对准来设置外部连接端子34。图37示意性地示出了配线板100A的内部结构的剖面图，其中用实线示出了因为设置在基板的主表面20和21上而原本未示出在图37中的外部连接端子32和34。
这里，假设沿Y方向将内置互连板120A划分成带状区域。在这种情况下，从图中的左侧开始，将配置有外部连接端子32的带状区域、以及位于带状区域与相邻外部连接端子32之间的区域依次称作布局带状区域Y321、Y322、…、Y328、Y329。在布局带状区域Y321、Y322、…、Y328、Y329中，下标为奇数的布局带状区域Y321、Y323、Y325、Y327和Y329表示配置有外部连接端子32的区域，下标为偶数的布局带状区域Y322、Y324、Y326、Y328和Y329表示位于相邻外部连接端子32之间的区域。
图37中所示的区域A位于内置互连板120A的角落周边处。因此，在布局带状区域Y321、Y323、Y325、Y327和Y329中，沿Y方向成行配置的多个外部连接端子32位于与角落最接近的布局带状区域Y321中，两个外部连接端子32(图中只示出了一个)配置在各个其他的布局带状区域Y323、Y325、Y327和Y329中。
以类似方式，从图中的左侧开始，将配置有外部连接端子34的带状区域、以及位于相邻外部连接端子34之间的区域依次称作带状区域Y341、Y342、…、Y345。在布局带状区域Y341、Y342、…、Y345中，下标为奇数的布局带状区域Y341、Y343和Y345表示配置有外部连接端子34的区域，而下标为偶数的布局带状区域Y342和Y344表示位于相邻外部连接端子34之间的区域。成行配置的多个外部连接端子34位于布局带状区域Y341、Y343和Y345中。
假设沿X方向将内置互连板120A划分成带状区域，从图中的左侧开始，将配置有外部连接端子32的带状区域、以及位于相邻外部连接端子32之间的区域依次称作X321、X322、…、X328、X329。在布局带状区域X321、X322、…、X328、X329中，下标为奇数的布局带状区域X321、X323、X325、X327和X329表示配置有外部连接端子32的区域，而下标为偶数的布局带状区域X322、X324、X326、和X328表示位于相邻外部连接端子32之间的区域。
图37中所示的区域A位于内置互连板120A的角落周边处。因此，在布局带状区域X321、X323、X325、X327和X329中，沿X方向成行配置的多个外部连接端子32位于与角落最接近的布局带状区域X321中，外部连接端子32一个接一个地位于在其他的布局带状区域X323、X325、X327和X329中。
以类似方式，从图中的左侧开始，将沿X方向配置有外部连接端子34的带状区域、以及位于相邻外部连接端子34之间的区域依次称作带状区域X341、X342、…、X345。在布局带状区域X341、X342、…、X345中，下标为奇数的布局带状区域X341、X343和X345表示配置有外部连接端子34的区域，下标为偶数的布局带状区域X342和X344表示位于相邻外部连接端子34之间的区域。成行配置的多个外部连接端子34位于布局带状区域X341、X343和X345中。
根据针对上述区域设置的假设，解释将外部连接端子32与外部连接端子34相连的结构。首先，描述外部连接端子Y32a与Y34a的连接结构。将端子Y32a与Y34a彼此靠近并相邻地配置，两者中间不插入其他端子32和34。此外，沿Y方向(与介电层11的表面平行的方向)将端子Y32a与Y34a配置成彼此面对，并与相同的介电层11a邻接。因此，如下将端子Y32a与Y34a彼此相连。当内部导体图形和过孔是以形成图形而设计的时，实施下述连接设置。
首先，选择在介电层11a的两个表面上设置并与端子Y32a与Y34a邻接的内部导体图形12a和13a，作为用于连接端子Y32a与Y34a的内部导体图形。
接下来，在所选的内部导体图形12a中，如下设定用于连接端子32a与34a的图形区域12a1和13a1的图形长度。将图形区域12a1设定为一定的图形长度，以使外部连接端子32a位于的布局带状区域X321和外部连接端子34a位于的布局带状区域X341是图形端部。将图形区域13a1设定为一定的图形长度，以覆盖外部连接端子34a位于的布局带状区域X341，并切不会对针对过孔22的连接造成任何问题。
当使用内部导体图形12a和13a来连接外部连接端子32和34而非外部连接端子32a与34a时，将图形区域12a1和13a1与内部导体图形12a和13a的其他图形区域相分离。但是，在内部导体图形12a和13a不用于连接其他外部连接端子时，不必将图形区域12a1和13a1与其他图形区域相分离。此外，这种图形设计只是用于连接外部连接端子32a和34a的实施例，只要可以连接外部连接端子32a和34a，则可以采用任何图形。
在带状区域X321中配置从图形区域12a1延伸来的引出电极17a，并使其与外部连接端子32a邻接，从而使外部连接端子32a与引出电极17a(图形区域12a1)彼此相连。类似地，使从图形区域13a1延伸来的引出电极18a与外部连接端子34a邻接，从而使外部连接端子34a与引出电极14a(图形区域13a1)彼此相连。因为图形区域13a1是被有选择地设置在带状区域X341中的，所以即使在图形区域13a1的任何位置处设置引出电极18a的情况下，引出电极18a也与外部连接端子34a邻接。
将过孔22a设置在图形区域12a1和13a1彼此面对的介电层11a的层区域(布局带状区域X341)中，使过孔22a与图形区域12a1和13a1邻接，从而使图形区域12a1和13a1彼此相连。通过采用前述构成，使外部连接端子32a与34a通过图形区域12a1和13a1以及过孔22a彼此相连。
在前述实施例中，外部连接端子32a与34a彼此靠近。此外，将彼此远离并配置在由于之间插入有其他端子32和34而无法与相同介电层11邻接的位置处的端子32和34也彼此相连。参考图37描述了这种情况下的连接结构，图37中示出了外部连接端子32b与34b彼此相连的实施例。
在这种情况下，端子32b与34b通过端子之间插入的再配线图形40而彼此相连。再配线图形40形成在内置互连板120A的主表面20和21的任何一个上。围绕放置有外部连接端子32b与34b的带状区域，在基板的主表面20或21上设置再配线图形40。此外，在示出了剖面图的图37中，用实线示出了原本未显示的再配线图形40。
在以下的解释中，描述了这样的实施例，其中再配线图形40设置在形成有外部连接端子32的基板的主表面20上，然而，可以以基本类似的方式在基板的主表面21上设置再配线图形40。此外，不言而喻，可以在基板的主表面20或21上分离地设置多个再配线图形40中的每一个。以下描述连接结构。
首先，选择内部导体图形12b、12a和13a作为用于连接端子32b和34b的内部导体图形。内部导体图形12b位于与端子32b邻接的介电层11的表面之一上。内部导体图形12a和13a位于与端子34b邻接的介电层11的两个表面上。在这种情况下，因为介电层11a与端子32b和34b邻接，所以设置有所选的内部导体图形12a和13a的介电层11a与被选择用于连接端子32b和34b的介电层11a相同。
在所选的内部导体图形12b、12a和13a中，如下设置用于连接端子32a和34a的图形区域12b1、12a2和13a2的图形长度。
以使布局带状区域X321和X328成为图形端部的方式设定图形区域12b1的图形长度。因为布局带状区域X321是其中配置有外部连接端子32b的布局带状区域，所以选择布局带状区域X321。因为布局带状区域X328是外部连接端子32b的布局带状区域X321与外部连接端子34b的布局带状区域X329之间的任意区域，并且不干扰其他图形区域之间的连接，所以选择布局带状区域X328。
以使布局带状区域X328和X345成为图形端部的方式设定图形区域12a2的图形长度。因为布局带状区域X328是图形区域12b1的端部所在的布局带状区域，所以选择布局带状区域X328。因为布局带状区域X345是外部连接端子34b所在的布局带状区域，所以选择布局带状区域X345。
以覆盖外部连接端子34b所在的布局带状区域X345，并且不会对相对于过孔22的连接引起任何问题的方式设定图形区域13a2的图形长度。
此外，还将设置有图形区域12a2的内部导体图形12a和设置有图形区域13a2的内部导体图形13b用作其他连接，例如外部连接端子32a与34a之间、而非外部连接端子32b与34b之间的连接。因此，图形区域12a2和13a2与内部导体图形12a和13a的其他图形区域相分离。
再配线图形40形成在基板的主表面20和21的任何一个(在本优选实施方式中，是基板的主表面20)上。在图形区域12b1和12a2的一个端部所在的带状区域中配置再配线图形40。在图37所示的构成中，在布局带状区域X328中设置配线图形40，并使其沿着该区域形成。将配线图形401设置为从介电层11b到介电层11a。
引出电极17b1和17b2从图形区域12b1的两个端部延伸。一个引出电极17b1与外部连接端子32b邻接，从而使外部连接端子32b与引出电极17b1(图形区域12b1)彼此相连。另一个17b2与再配线图形401邻接，从而使外部连接端子32b与再配线图形401彼此相连。
引出电极17c从带状区域X328侧的图形区域12a2的一个端部延伸。引出电极17c与再配线图形401邻接，从而再配线图形401与引出电极17c(图形区域12a2)彼此相连。
从图形区域13a2延伸来的引出电极18b与外部连接端子34b邻接，从而使外部连接端子34b与引出电极18b(图形区域13a2)彼此相连。因为图形区域13a2是被有选择地设置在带状区域X345中的，所以即使在图形区域13a2的任何位置处设置引出电极18b的情况下，引出电极18b也与外部连接端子34b邻接。
将过孔22b设置在图形区域12a2和图形区域13a2彼此面对所在的介电层11a的层区域(布局带状区域X345)中，使过孔22b与图形区域12a2和13a2邻接。从而使图形区域12a2和13a2彼此相连。根据前述构成，使外部连接端子32b与34b通过图形区域12b1、再配线图形401、图形区域12a2、过孔22b和图形区域13a2彼此相连。
上面根据外部连接端子32a与34a、32b与34b之间的连接结构，描述了其中外部连接端子32与34相连的结构。不言而喻，可以根据类似的连接结构，将其他端子相连。
优选实施方式12根据本优选实施方式的内置互连板适合于诸如CSP之类的高密度小尺寸的封装。然而，可能的缺点在于，即使以窄间距设置CSP的外部连接端子，当将CSP与其他部件一起安装在印刷板上时，外部连接端子也可能不与在印刷板侧准备的宽间距的外部连接端子一致。此外，一些LSI芯片30具有通过对LSI裸片本身再配线而获得的面阵列电极焊盘，而不是通过将LSI芯片30安装在内置互连板上而获得面阵列外部连接端子。在这种情况下，还必须另外设置另一内置互连板(下文中称作扩展内置互连板)，用于将CSP侧的窄间距外部连接端子或LSI裸片上的窄间距电极焊盘与印刷板侧的宽间距连接端子相连。
根据本发明的内置互连板适合用作扩展内置互连板。下文中，参考图38-41描述将本发明应用于扩展内置互连板的本发明的优选实施方式12。
图38示意性地示出了根据优选实施方式12的扩展内置互连板120B的剖面图。图39是其平面图。如图38所示，将包括面阵列电极焊盘(未示出)的LSI芯片30安装在扩展内置互连板120B上。此外，如图38和图39所示，在扩展内置互连板120B的主表面30上形成用于接收LSI芯片30的电极焊盘的外部连接端子51，并在扩展内置互连板120B的另一主表面31上形成其中扩展有外部连接端子51的阵列的外部连接端子52。按照印刷板上准备的连接端子的间距，扩展外部连接端子52。
此外，在此示出了在内置互连板120B上安装包括面阵列电极焊盘的LSI芯片30的实施例。可以在扩展内置互连板120B上安装CSP，其中，将具有如图36A-36C所示的周边配置的电极焊盘的LSI芯片30安装在内置互连板110上，以包括面阵列连接端子。
接下来，参考图40和41描述连接结构，其中外部连接端子51和52分别形成在扩展内置互连板120B的主表面20和21上。
图40是图39所示的扩展内置互连板120B中划分成四个区域的左下区域的放大图。在扩展内置互连板120B中，沿特定方向(在图中是水平方向)层叠介电层11，并在介电层11的两个表面上设置内部导体图形12和13，图40中省去了这些部件的参考符号。通过从上述内部导体图形12和13、引出电极17和再配线图形40中选择的内部导体图形12和13，根据预定连接结构(参考图37在优选实施方式11中所述的连接结构)将外部连接端子51和52彼此相连。
参考图40描述连接结构的特定实施例。为了简化描述，图41仅示出了从图40所示的连接关系中提取的一部分。
以下，在用于连接外部连接端子51和52的多种结构中，将描述用于连接外部连接端子51a和52a的结构，和用于连接外部连接端子51b和52b的结构，作为典型实施例。在图41中，以与图37中类似的方式，将介电层11配置所在的方向称作Y方向，将介电层11的厚度方向称作X方向。与图中的Y方向相平行地在区域中以交迭的方式配置外部连接端子51a和52a。以在图中的X和Y方向中的任一方向上使外部连接端子51b和52b彼此不交迭的方式来配置外部连接端子51b和52b。
假设以与图37所示的内置互连板120A类似的方式，沿Y方向将扩展内置互连板120B划分成带状区域。在这种情况下，将配置有外部连接端子51a、51b、52a和52b的带状区域分别称作布局带状区域Y51a、Y51b、Y52a和Y52b。
以类似的方式，将沿X方向配置有外部连接端子51a、51b、52a和52b的带状区域分别称作布局带状区域X51a、X51b、X52a和X52b。
根据前述区域设置，描述用于连接外部连接端子51a和52a的结构，和用于连接外部连接端子51b和52b的结构。
首先，描述用于连接外部连接端子51a和52a的结构。将端子51a和52a沿Y方向(与介电层11的表面平行的方向)彼此面对地设置，并与相同的介电层11邻接。因此，如下将端子51a和52a相连。在内部导体图形和过孔的图形设计中实施下述连接设置。
首先，选择在介电层11a的两个表面上设置的、并与端子51a和52a邻接的内部导体图形12a和13a，作为用于连接端子51a和52a的内部导体图形。
接下来，在所选的内部导体图形12a中，如下设定用于连接端子51a和52a的图形区域12a1和13a1的图形长度。将图形区域12a1设定为这样一种图形长度，其中使外部连接端子51a所在的布局带状区域X51a和外部连接端子52a所在的布局带状区域X52a是图形端部。将图形区域13a1设定为这样一种图形长度，其中覆盖外部连接端子52a所在的布局带状区域X52a，并且不对相对于过孔22的连接造成任何问题。
在使用内部导体图形12a和13a来连接外部连接端子51和52而非外部连接端子51a与52a时，将图形区域12a1和13a1与内部导体图形12a和13a的其他图形区域相分离。但是，在内部导体图形12a和13a不用于连接其他外部连接端子的情况下，不必将图形区域12a1和13a1与内部导体图形12a和13a的其他图形区域相分离。此外，所述的图形设计只是用于连接外部连接端子51a和52a的图形设计的实施例，只要可以连接外部连接端子51a和52a，则可以采用任何图形。
在布局带状区域X51a中配置从图形区域12a1延伸来的引出电极17a，以使其与外部连接端子51a邻接，从而使外部连接端子51a与引出电极17a(图形区域12a1)彼此相连。以类似方式，使从图形区域13a1延伸来的引出电极18a与外部连接端子52a邻接，从而使外部连接端子52a与引出电极18a(图形区域13a1)彼此相连。因为图形区域13a1是被有选择地设置在布局带状区域X52a中的，所以即使在将图形区域13a1设置在任何位置的情况下，引出电极18a也与外部连接端子52a邻接。
将过孔22a设置在图形区域12a1和13a1彼此面对的介电层11a的层区域中，使过孔22a与图形区域12a1和13a1邻接，从而使图形区域12a1和13a1彼此相连。通过前述构成，使外部连接端子51a与52a通过图形区域12a1、过孔22a和图形区域13a1彼此相连。
接下来，描述外部连接端子51b与52b之间的互连，图中外部连接端子51b与52b是沿X和Y方向的任一方向彼此不交迭地配置的。
在这种情况下，端子51b与52b通过它们之间的再配线图形40彼此相连。再配线图形40形成在扩展内置互连板120B的主表面20和21中的任何一个上。在主表面20或21上围绕外部连接端子51与52设置再配线图形40。
在以下的描述中，解释了将再配线图形40设置在设置有外部连接端子51的基板的主表面20上的实施例，在基板的主表面21上设置再配线图形40的情况下采用类似构成。不言而喻，可以配置多个再配线图形40来划分到主表面20和21中。以下描述连接结构。
首先，选择内部导体图形12b、12c和13b作为用于连接端子51b和52b的内部导体图形。内部导体图形12b位于与端子51b邻接的介电层11b的表面之一上。内部导体图形12c和13b分别位于与端子52b邻接的介电层11c的两个表面上。
接下来，在所选的内部导体图形12b、12c和13b中，如下设置用于连接端子51b和52b的图形区域12b1、12c1和13b1的图形长度。
以使布局带状区域X51b和布局带状区域X52b成为图形端部的方式设定图形区域12b1的图形长度。因为布局带状区域X51b是其中放置有外部连接端子51b的布局带状区域，所以选择布局带状区域X51b。因为布局带状区域X52b不干扰其他图形区域的连接，所以任意选择布局带状区域X52b。
以使图形区域12c1的图形长度覆盖布局带状区域X52b的方式来设定图形区域12c1的图形长度。因为布局带状区域X52b是图形区域12b1的端部所的区域和外部连接端子52b所在的区域，所以选择布局带状区域X52b。
以使图形区域13b1的图形长度覆盖布局带状区域X52b的方式设定形区域13b1的图形长度，外部连接端子52b位于布局带状区域X52b中，并且布局带状区域X52b不会对相对于过孔22的连接造成任何问题。
将设置有图形区域12c1的内部导体图形12c和设置有图形区域13b1的内部导体图形13b用作其他端子的连接，在这种情况下，图形区域12c1和13b1与内部导体图形12b和13b的其他图形区域相分离。
再配线图形401形成在基板的主表面20和21中的任何一个(在本优选实施方式中，是基板的主表面20)上。在图形区域12b1的端部所在的布局带状区域中和图形区域12c1的端部所在的带状区域中配置再配线图形401。在图10所示的构成中，在布局带状区域X52b中设置配线图形401，并使其沿着该区域形成。
引出电极17b1和17b2分别从图形区域12b1的两个端部延伸而来。一个引出电极17b1与外部连接端子51b邻接，从而使外部连接端子51b与引出电极17b1(图形区域12b1)彼此相连。另一个引出电极17b2与再配线图形401邻接，从而使外部连接端子51b与再配线图形401彼此相连。
引出电极17c从图形区域12c1延伸而来。引出电极17c设置在与再配线图形401邻接的位置处，从而使再配线图形401与引出电极17c(图形区域12c1)彼此相连。
从图形区域13b1延伸来的引出电极18b与外部连接端子52b邻接，从而使外部连接端子52b与引出电极18b(图形区域13b1)彼此相连。因为图形区域13b1是被有选择地设置在布局带状区域X52b中的，所以即使在任何位置处设置图形区域13b1的情况下，引出电极18b也与外部连接端子52b邻接。
将过孔22b设置在图形区域12c1和图形区域13b1彼此面对的介电层11a的层区域(布局带状区域X52b)中，使过孔22b与图形区域12c1和13b1邻接，从而使图形区域12c1和13b1彼此相连。通过前述构成，使外部连接端子51b与52b通过图形区域12b1、再配线图形401、图形区域12c1、过孔22b和图形区域13b1彼此相连。
以上参考外部连接端子51a和52a之间的互连以及外部连接端子51b和52b之间的互连，描述了外部连接端子51和52之间的互连。不言而喻，其他端子之间的连接结构是类似地构成的。
如优选实施方式11和12中所述，外部连接端子32和51、34和52是根据矩阵形对准或周边对准而配置的，并存在其中以复杂的方式将这些端子配置成彼此交叉的部分。
为了处理这种结构，与外部连接端子32、34、51和52的宽度尺寸相比，将介电层11的厚度设定到足够小的值，将设置在介电层11的表面上并且彼此绝缘的内部导体图形12和13之间的距离也设定到与外部连接端子32、34、51和52的宽度尺寸相比足够小的值。相应地，可以通过内置互连板120A和120B中高密度容纳的内部导体图形12和13，在基板上以高面积效率将根据矩阵形对准或周边对准而配置的、并且彼此交迭的外部连接端子32和34、51和52相连。
为了在安装过程中提高密度，内置互连板120A优选地为矩形形状，在该矩形形状中，沿介电层11的平面方向(纵向，图中的Y方向)的侧边较长、以及沿介电层11的厚度方向的侧边较短。因此，可以将沿介电层11的纵向设置连接的两个端部的连接线的数目设置得更多，从而减少要形成的再配线图形40的数目。因此，可以进一步增加高密度。采用包括沿介电层11的厚度方向(层叠方向)较短的矩形形状的外形，可以将安装到主板上的内置互连板120A的主表面21上设置的外部连接端子34和52的阵列对准的数目沿介电层11的平面方向增加，而沿多层层叠介电层11的方向减小。
当从其上安装有包括面阵列连接端子的LSI芯片的印刷板(主板)中的连接端子引出配线时，从面阵列端子的外周边依次向外引出配线。此外，当从内周边中的端子引出配线时，配线必须经过外周边中端子之间的间隔，或者通过过孔等与下面的配线层相连来使用印刷板中的下层配线引出所述配线。因此，随着面阵列连接端子的数目增加，仅为了引出配线，就需要包括更多层的昂贵的高密度印刷板，这会导致整个系统的成本提高的缺陷。当使用根据本发明的内置互连板时，可以明显减少沿介电层11层叠方向的外部连接端子34和52的数目，从而可以明显减少要从其朝外周边引出配线的外部连接端子的数目、以及其上安装有内置互连板的印刷板中的配线层的数目。因此，可以有效地使用不太昂贵的印刷板。
当与LSI芯片相连的外部连接端子同样地在平面内延伸并与印刷板上安装侧中的外部端子相连时，将与主表面平行的平面内的配线层用于配线的常规内置互连板是适合的，因此，常规内置互连板优选地具有接近正方形的形状。在根据本发明的内置互连板的情况下，将沿介电层11的平面方向(纵向)延伸的多个内部导体图形12和13用于配线，在沿内置互连板的宽度的层叠方向的介电层11的宽度接近要安装的LSI芯片的宽度的矩形形状中，可以与再配线40无关地、以最高密度引出延伸配线。因此，在本发明中，采用介电层11的宽度接近要安装的LSI芯片的宽度的矩形形状，从而可以更容易地实现前述的主板上的配线。由此，可以实现将一侧的面阵列连接端子的数目显著减少的矩形内置互连板。
此外，如上所述，虽然将内置互连板120A的表面上形成的外部连接端子51和52相连，但是因为内置互连板是以窄间距、高密度的内部导体图形而内部封装的，所以如前述实施例所述，在根据本发明的内置互连板中，只有部分内部导体图形用于外部连接端子之间的互连。此外，因为外部连接端子52是以宽间距形成的，所以外部连接端子52的对准具有余量。
参考图42描述有效利用作为未用部分的内部导体图形12和13以及外部连接端子52的实施例。
图42示出了在印刷板180上安装有根据优选实施方式12安装了第一LSI芯片的扩展内置互连板120B，以及以常规结构封装的第二和第三LSI芯片160和170的构成。各个LSI芯片的信号线通过印刷板180上形成的配线图形彼此相连，外部连接端子形成在以常规方式封装的印刷板180的主表面之一上。因此，除非使用多层配线板作为印刷板180，否则不可能使配线图形(信号线)穿过安装有该封装的印刷板180的平面区域中。
但是，当使用根据本发明的扩展内置互连板120B时，可以使信号线穿过安装扩展内置互连板120B的位置。更具体地讲，如图42所示，当第二LSI芯片160的信号线的一部分通过第一LSI芯片120(内置互连板120B)与第三LSI芯片170相连时，在扩展内置互连板120B的第二LSI芯片侧，该信号线的一部分与未使用的外部连接端子52相连，在第三LSI芯片170侧，相关信号线通过未使用的内部导体图形与未用的外部连接端子52相连，从而可以将信号线与第三LSI芯片170相连。在这种情况下，如图11所示，必须从第二LSI芯片160侧到第三LSI芯片170侧、在扩展内置互连板120B中平行地形成内部导体图形12和13。
当采用上述扩展内置互连板120B的结构时，在印刷板中，更容易在安装过程中实现高密度封装，并可以避免印刷板中不必要的多层层叠。由此，可以在并不昂贵的印刷板中实现安装过程。
虽然以上描述了将本发明应用于内置互连板的优选实施方式，但是实施方式的描述并不的对本发明的限制，而且可以具有多种修改。例如，在本优选实施方式中，再配线图形40形成在其上形成有外部连接端子32的内置互连板表面上，但是，再配线图形40可以形成在其上形成有外部连接端子34的内置互连板表面上。
优选实施方式13根据本发明的配线板以常规的积层配线板中无法获得的窄间距实现了高密度配线。但是，因为配线(内部导体图形)统一地沿一个方向(图中纸张上的垂直方向)配置，所以在通过配线将具有大量连接端子的LSI芯片相连的情况下，配线的自由度受限。可以通过在根据本发明的配线板的表面上形成连接引出电极的表面配线，将内部导体图形端子相连，但是，因为表面配线是采用常规方法(例如，蚀刻)形成的，所以配线间距与常规技术中的相同。因此，即使将内部配线(内部导体图形)的间距变窄，也存在由于表面配线的配线间距而产生的局限，难以充分发挥潜在性能。
本发明的优选实施方式13针对上述问题，实现了能够不用表面配线而将包括大量连接端子的LSI芯片互连的多层配线板。根据本优选实施方式，可以将包括大量连接端子的LSI芯片彼此相连，而不会损害根据本发明的窄间距配线的性能。
下文中参考附图描述优选实施方式13。图43示出了根据本优选实施方式的多层配线板的基本结构。
如图43所示，通过在第一中心基板100a上层叠第二中心基板100b，形成多层配线板。第一和第二中心基板100a和100b具有与图1所示的配线板100A基本相同的构成。
更具体地讲，第一中心基板100a包括多个介电层11-A，包括通过将具有特定宽度的介电片10交替和连续折叠而形成的彼此重叠的部分；以及沿介电层11-A的宽度方向在介电层11-A的主表面上形成为带状的内部导体图形12和13。类似地构成第二中心基板100b。
在图43中省去了介电层11-A和11-B的厚度。如图44所示，在具有特定厚度的介电层11-A的两个表面上，将内部导体图形12和13沿介电层11-A的宽度方向形成为带状。类似地构成介电层11-B。
如图43所示，沿箭头X方向平行地对准在第一中心基板100a中形成的多个介电层11-A，沿箭头Y方向平行地对准在第一中心基板100b中形成的多个介电层11-B。通过沿在彼此正交的状态交叉的方向交替地折叠各个介电片，获得所述结构。
图45示出了在图43所示的多层配线板110中将在第一中心基板100a中形成的内部导体图形的一部分与在第二中心基板100b中形成的内部导体图形的一部分彼此相连的结构。
如图45所示，构成第一中心基板100a的多个介电层的一部分(即介电层11-A1和11-A2)包括内部导体图形，内部导体图形的一部分延伸至介电层11-A1和11-A2的山侧的弯曲部分。弯曲部分构成第一中心基板100a的一个主表面，该主表面面对第二中心基板100b。内部导体图形的延伸端部构成引出电极17a1和17a2，引出电极17a1和17a2外露在第一中心基板100a的表面上。
以类似方式，构成第二中心基板100b的多个介电层的一部分(即介电层11-B1和11-B2)包括内部导体图形，内部导体图形的一部分延伸至介电层的山侧的弯曲部分。弯曲部分构成第二中心基板100b的一个主表面，该主表面面对第二中心基板100a。内部导体图形的延伸端部构成引出电极19b1和19b2，引出电极19b1和19b2外露在第二中心基板100b的表面上。此外，在图45中，未示出除11-A1、11-A2、11-B1和11-B2之外的其他任何介电层。
如图46A和46B所示，分别构成引出电极17a1、17a2、19b1和19b2。更具体地讲，虽然图45中省去了介电层11-A1、11-A2、11-B1和11-B2的厚度，但是如图46A和46B所示，引出电极17a1、17a2、19b1和19b2实际上设置在具有特定厚度的每个介电层11-A1、11-A2、11-B1和11-B2的表面上。将引出电极17a1、17a2、19b1和19b2沿介电层11-A1、11-A2、11-B1和11-B2的宽度方向形成为带状。
各个引出电极17a1、17a2、19b1和19b2外露的位置是预定的，从而使引出电极17a1与19b1、17a2与19b2彼此相连。
如上所述构成引出电极17a1、17a2、19b1和19b2，从而可以将从层叠的中心基板中的多个内部导体图形中分别任意选择的内部导体图形彼此相连。
由介电层11之间设置的绝缘粘接层将构成第一和第二中心基板100a和100b的多个介电层11彼此粘合。用绝缘粘接层涂覆各个内部导体图形(配线层)12和13，并将其结合在中心基板中。因此，可以通过在中心基板彼此绝缘并保持窄间距的情况下层叠中心基板来形成多层配线板。
以上描述涉及在包括彼此层叠的中心基板的多层配线板中，将上侧中心基板中形成的内部导体图形与将下侧中心基板中形成的内部导体图形彼此相连的结构。此外，根据本发明的构成，可以自由地进行配线设置，同时避免任何相交，而当配线形成在基板表面上时，配线可能彼此相交。下文中参考图47-49描述了这种配线结构。图47示出了通过结合在第一和第二中心基板100a和100b中的内部导体图形使外露在第二中心基板100b的相同主表面上的引出电极17b1和17b2彼此相连的构成。
沿箭头Y方向将第二中心基板100b中的所有介电层11彼此平行地配置，其中第二中心基板100b包括其中设置有引出电极17b1和17b2的介电层11-B1和11-B2。因此，不可能只通过第二中心基板100b中形成的内部导体图形来连接引出电极17b1和17b2。相反，在层叠于第二中心基板100b上的第一中心基板100a中的介电层11沿与箭头Y方向处与正交状态而交叉的箭头X方向彼此平行。在图47中，使用第一中心基板100a的结构来使引出电极17b1和17b2彼此相连。以下将对其进行描述。在以下描述中，在第一和第二中心基板中，彼此面对的主表面被称作面对主表面，位于面对主表面背侧的主表面被称作背侧主表面。
将外露在第二中心基板100b的背侧主表面上的引出电极17b1向外引出至第二中心基板100b的面对主表面。引出电极17b1被如下向外引出。如图48所示，在其上设置有引出电极17b1的介电层11-B1的一个表面上，设置与引出电极17b1相连续的内部导体图形12。内部导体图形12具有沿其宽度方向到达介电层11-B1的中心部分的宽度尺寸。在位于所述一个表面背侧的介电层11-B1的表面上(下文中称作另一表面)设置引出电极19b1。可以在沿Y方向的任意位置处设置引出电极19b1。在其上设置有引出电极19b1的介电层11-B1的另一表面上，设置与引出电极19b1相连续的内部导体图形13。内部导体图形13具有沿其宽度方向到达介电层11-B1的中心部分的宽度尺寸。内部导体图形12和13通过设置在介电层11-B1中的过孔22彼此相连。这里，可以将在沿Y方向的任意位置处配置的、在第二中心基板100b的背侧主表面上设置的引出电极17b1向外引出至第二中心基板100b的面对主表面上的引出电极19b1。
接下来，将外露在第二中心基板100b的背侧主表面上的引出电极17b2向外引出至第二中心基板100b的面对主表面。可以采用与引出电极17b1相似的方式向外引出引出电极17b2。如图48所示，在其上设置有引出电极17b2的介电层11-B2的一个表面上，设置与引出电极17b2相连续的内部导体图形12。内部导体图形12具有沿其宽度方向到达介电层11-B2的中心部分的宽度尺寸。在介电层11-B2的另一表面上设置引出电极19b2。可以沿X方向在与引出电极19b1相同的线上的位置处设置引出电极19b2。在其上设置有引出电极19b2的介电层11-B2的另一表面上，设置与引出电极19b2相连续的内部导体图形13。内部导体图形13具有沿其宽度方向到达介电层11-B2的中心部分的宽度尺寸。内部导体图形12和13通过设置在介电层11-B2中的过孔22彼此相连。这里，可以将第二中心基板100b的背侧主表面上设置的引出电极17b1沿X方向向外引出至在与引出电极19b1相同的线上的引出电极19b2处。
引出电极17a1和17a2外露在第一中心基板100a的面对主表面上。引出电极17a1和17a2设置在绝缘层11-A1的一个表面上。绝缘层11-A1是构成第一中心基板100a的绝缘层11之一，位于与引出电极19b1和19b2所在的沿X方向的相同的线上。引出电极17a1配置在面对引出电极19b1的位置处。引出电极17a2配置在面对引出电极19b2的位置处。在其上设置有引出电极17a1和17a2的介电层11-A1的一个表面上，设置与各个引出电极17a1和17a2相连续的内部导体图形12。从而引出电极17a1和17a2通过内部导体图形12彼此相连。
在准备了前述结构之后，将第一和第二中心基板100a和100b彼此层叠。这样，第二中心基板100b的引出电极19b1与第一中心基板100a的引出电极17b1彼此邻接并从而相连，第二中心基板100b的引出电极19b2与第一中心基板100a引出电极17b2彼此邻接并从而相连。这里，第二中心基板100b的引出电极19b1与19b2通过第一中心基板100a的引出电极17a1、内部导体图形和引出电极17a2彼此相连。
当采用前述连接结构时，可以毫无问题地设置配线，而这些配线在形成于基板主表面时可能彼此相交。以下参考图49描述根据本发明的可以自由设置配线的结构。
图49是图47中所示的、通过将第一和第二中心基板100a和100b彼此层叠而构成的多层配线板110的平面图。沿箭头X所示的方向配置在第一中心基板100a中形成的多个介电层11，沿箭头Y所示的方向配置在第二中心基板100b中形成的多个介电层11。从配线板100B的上侧看去，这些介电层11配置成栅格结构。
如图49所示，外露在第二中心基板100b的背侧主表面(在这种情况下是多层配线板110的表面)上的引出电极17b1和17b2分别位于栅格点A和栅格点B处。如图47所示，引出电极17b1和17b2通过第一和第二中心基板100a和100b中容纳的内部导体图形12和13彼此相连。
在图49中，用白色矩形形状示出了外露在第二中心基板100b的面对主表面和背侧主表面上的引出电极。用黑色矩形形状示出了外露在第一中心基板100a的面对主表面和背侧主表面上的引出电极。
外露在第二中心基板100b的背侧主表面(在这种情况下是多层配线板110的表面)上的引出电极17b3和17b4分别位于栅格点C和栅格点D处。考虑在栅格点C和D处的引出电极17b3和17b4相连的实施例。在该实施例中，如果在基板表面上形成配线，则连接栅格点A和B的配线与连接栅格点C和D的配线彼此相交。为了避免相交，仅有的常规解决方案是使配线绕行。
但是，当采用根据本发明的结构时，无需任何绕行的配线，而将栅格点A和B、以及栅格点C和D相连。以下描述这种情况。
如图49所示，将外露在第二中心基板100b的背侧主表面上的引出电极17b3向外引出至外露在第二中心基板100b的面对主表面上的引出电极19b3处。引出电极19b3放置在位于与图49所示X方向上的栅格点D(引出电极17b4)相同的线上，并远离栅格点D的位置处。
引出电极17b3和19b3分别设置在第二中心基板100b中的相同介电层的两个表面(一个表面和另一表面)上。因此，引出电极17b3和19b3是在位于与图49所示Y方向上的栅格点C相同的线上彼此远离地设置的。
采用参考图47和48所述的结构作为连接引出电极17b3和19b3的结构(引出电极向外引出结构)。更具体地讲，通过在设置有引出电极17b3和19b3的介电层中形成的过孔22，将与引出电极17b3相连续的内部导体图形和与引出电极19b3相连续的内部导体图形彼此相连。
接下来，将引出电极17b3和17b4外露在第一中心基板100a的面对主表面上。在第一中心基板100a的相同介电层11的相同表面上设置引出电极17b3和17b4。选择沿图47和49所示的X方向、与引出电极19b3和19b4位于相同的线上的介电层11，作为设置有引出电极17b3和17b4的介电层。
将外露在第二中心基板100b的背侧主表面上的引出电极17b4向外引出至外露在第二中心基板100b的面对主表面上的引出电极19b4处。这里，引出电极19b4设置在其上设置有引出电极17b4的介电层11上，但是，引出电极19b4可以不设置在其上设置有引出电极17b4的介电层的一个表面上，而是设置在其背侧的另一表面上。此外，引出电极19b4放置在沿图49所示的X方向、与引出电极17b3和17b4相同的线上。引出电极19b4和17b4通过介电层11中形成的过孔22彼此相连。
如果根据前述结构来构成引出电极，当如图47所示，将第一和第二中心基板100a和100b彼此层叠时，可以将外露在第一中心基板100a的面对主表面上的引出电极17b3和17b4、以及外露在第一中心基板100a的相对的主表面上的引出电极19b3和19b4相连。
由此，可以通过结合在第一和第二中心基板100a和100b中的内部导体图形将彼此远离的、设置在第二中心基板100b的背侧主表面上的引出电极17b3和17b4彼此相连。
根据上述的本优选实施方式，结合在第一和第二中心基板100a和100b中的内部导体图形仅显示具有栅格形状，并实际上彼此绝缘。因此，可以将在所有栅格点上设置的引出电极彼此相连，而无需任何不必要的绕行配线。
图50示出了在根据本发明的多层配线板110上安装三个LSI芯片(半导体器件)33A、33B和33C的结构。多层配线板110包括彼此层叠的第一和第二中心基板100a和100b。第一中心基板100a具有沿箭头X方向平行配置的介电层11-A(内部导体图形)(未示出)。第二中心基板100B具有沿箭头Y方向平行配置的介电层11-B(内部导体图形)。在图50中，用虚线示出了介电层11-A和11-B的一部分。因为介电层是以4-5μm的间距对准的，所以虚线实际上对应于包括10-100层的介电层11。
在各个LSI芯片的封装端子配置成阵列形状的情况下，在各个端子的下方直接形成外露在第二中心基板100b的背侧主表面(多层配线板的表面)上的引出电极(未示出)，端子分别与引出电极相连。在与引出电极相连的内部导体图形(介电层11-A和11-B)彼此相交的区域A和B中，设置使用了图49所示的内部导体图形的连接结构，从而将各个芯片的端子彼此相连。
如上所述，在根据本发明、其中如图1所示而构成的中心基板彼此层叠的多层配线板中，配线图形可以是沿任意方向的硬连线。由此，配线板可以实现能够进行高密度安装的过程，其中最大程度地实现中心基板内在的高密度配线。
此外，根据本发明，可以消除多层配线板中的迂回配线，可以将并行总线和传输线嵌入到配线板内，这同时实现了高质量的配线板。
图51示出了根据本优选实施方式的多层配线板的修改实施例。根据修改实施例的结构与图43所示的多层配线板110的结构的不同之处在于，在第一和第二中心基板100a和100b之间插入了基板间连接层50。
通过在基板间连接层50中形成的过孔53将外露在第一中心基板100a的面对主表面上的引出电极17与外露在第二中心基板100b的面对主表面上的引出电极19(未示出)相连。因为配线图形本身外露在面对主表面上，所以不可能显著地增大引出电极的外露面积。因此，为了连接引出电极，引出电极的定位精度要求是高精度。
在根据图51所示的修改实施例的配线板100C中，在第一和第二中心基板100a和100b之间插入基板间连接层50，从而通过过孔53将引出电极相连，其中基板间连接层50包括外露面积大于引出电极的外露面积的过孔53。这里，过孔53的面积可以对定位精度进行修改，从而便于连接。
图52示出了多层配线板100D，其中将第一和第二中心基板彼此层叠的方向设定为角度θ，而不是90度。更具体地讲，构成第一中心基板100a的介电层(内部导体图形)的对准方向与构成第二中心基板100b的介电层(内部导体图形)的对准方向以角度θ，而不是90度彼此相交。可以通过沿彼此不同的方向折叠介电片来形成这种结构。
在图52所示的修改实施例中，外露在第一中心基板100a的面对主表面上的引出电极17a和17b、以及外露在第二中心基板100b的面对主表面上的引出电极19a和19b在栅格点E和F处相连。角度θ可以是除了90度之外的任意角度，可以是30度、45度或60度。
至此，根据优选实施方式描述了本发明，但是，这些实施方式并不是对本发明的限制，并可以进行多种修改。例如，根据在介电片10的山侧线P-P’与谷侧线Q-Q’之间分别形成为带状的内部导体图形12和13的数目是一的实施例来进行描述。通过形成至少两个内部导体图形，配线板可以在不增大配线电阻的设计范围内实现高密度。此外，在描述中，介电片10是以预定间隔连续折叠的，但是，为了与信号线等的特征参数相协调，可以改变折叠介电片10的间隔。
此外，在上述优选实施方式中，将两个中心基板彼此层叠，但是，多层配线板可以包括至少三个彼此层叠的中心基板。
权利要求
1.一种配线板，包括基板，其中沿所述基板的主表面彼此面对的方向配置多个介电层，并沿所述基板的平面方向彼此层叠所述多个介电层；以及内部导体图形，设置在所述介电层的表面上，其中形成相邻介电层，以使所述相邻介电层的层端部在所述基板的任一主表面上彼此连续并一体地耦合的方式使所述相邻介电层互连，以及所述相邻介电层的耦合部分被交替地设置在所述基板的任一主表面上，所述多个介电层具有弯曲介电片的形状。
2.根据权利要求1所述的配线板，其中所述内部导体图形被沿耦合部分的脊线方向设置成带状。
3.根据权利要求1所述的配线板，其中还设置有将所述相邻介电层彼此粘接的绝缘粘接层。
4.根据权利要求3所述的配线板，其中用所述绝缘粘接层涂覆所述内部导体图形。
5.根据权利要求1所述的配线板，其中通过压力将所述相邻介电层彼此粘合。
6.根据权利要求1所述的配线板，其中所述内部导体图形被设置在所述介电层的两个表面上。
7.根据权利要求1所述的配线板，其中所述内部导体图形延伸至所述介电层的表面成为耦合的外侧的耦合部分，并外露在所述基板的所述主表面上，其中所述介电层的所述表面上形成有所述内部导体图形。
8.根据权利要求6所述的配线板，其中在所述介电层的所述两个表面上设置的所述内部导体图形延伸至所述介电层的表面成为耦合的外侧的耦合部分，并外露在所述基板的任一所述主表面上，其中所述介电层的所述表面上形成有所述内部导体图形，以及设置在所述介电层的所述两个表面上、并彼此面对的所述内部导体图形，由在所述介电层中设置的、从而沿所述介电层的厚度方向穿透的层间连接导体彼此相连。
9.根据权利要求8所述的配线板，其中所述层间连接导体是金属导体。
10.根据权利要求6所述的配线板，其中在所述介电层的所述两个表面上设置的所述内部导体图形延伸至所述介电层的所述表面成为耦合的外侧的耦合部分，并外露在所述基板的任一所述主表面上，其中所述介电层的所述表面上形成有所述内部导体图形，以及在所述表面之一上设置的所述内部导体图形彼此相连，以构成接地线或电源线。
11.根据权利要求10所述的配线板，其中设置在所述介电层的一个表面上的所述内部导体图形被连续地并连接为一体地形成在所述内部导体图形延伸的耦合部分。
12.根据权利要求7所述的配线板，其中在所述基板的所述主表面上设置与外露在所述基板的所述主表面上的所述内部导体图形的端部邻接从而与所述端部相连的外部连接电极。
13.根据权利要求10所述的配线板，其中所述内部导体图形中的至少两个内部导体图形外露在所述基板的所述主表面上，以及在所述基板的所述主表面上设置与这些外露的内部导体图形邻接从而彼此相连的外部导电图形。
14.根据权利要求1所述的配线板，其中通过以特定间隔交替地和连续地折叠所述介电片来形成所述多个介电层。
15.根据权利要求3所述的配线板，其中所述绝缘粘接层的成分中包括热固性环氧树脂。
16.根据权利要求5所述的配线板，其中所述介电层由热塑性聚合物或热塑性碳氟树脂形成。
17.一种电子部件安装结构，包括根据权利要12所述的配线板；以及与所述配线板的外部连接电极相连的电子部件。
18.一种制造配线板的方法，包括第一步骤，准备介电片，并以特定间隔，交替并彼此平行地虚拟设定从所述介电片的一个表面看去分别示出山和谷的山侧线和谷侧线；第二步骤，在所述介电片的至少一个表面上形成内部导体图形，所述内部导体图形位于相邻的山侧线和谷侧线之间，并形成为与山侧线和谷侧线平行的带状；以及第三步骤，沿山侧线和谷侧线交替地折叠介电片，以使从一个表面看去，山侧线形成山状，谷侧线形成谷状，以形成其一个主表面是山状的外露表面的配线板。
19.根据权利要求18所述的制造配线板的方法，其中在第三步骤中，使用绝缘粘接胶将折叠的并彼此邻接的所述介电片彼此粘合。
20.根据权利要求19所述的制造配线板的方法，其中在第三步骤中，用绝缘粘接胶涂覆所述内部导体图形。
21.根据权利要求18所述的制造配线板的方法，其中在第三步骤中，通过压力将折叠的并彼此邻接的所述介电片彼此粘合。
22.根据权利要求18所述的制造配线板的方法，其中在第二步骤中，在所述介电片的两个表面上形成大致彼此面对的所述内部导体图形。
23.根据权利要求22所述的制造配线板的方法，其中在所述介电片中形成层间连接导体之后实施所述第二步骤，其中所述层间连接导体将彼此面对并且之间插入有所述介电片的内部导体图形相连。
24.根据权利要求18所述的制造配线板的方法，其中在第二步骤中，将所述内部导体图形形成为延伸为比所述山侧线或所述谷侧线超出过所述内部导体图形的大致整个长度。
25.根据权利要求18所述的制造配线板的方法，其中在第二步骤中，将所述内部导体图形的至少一部分形成为延伸超出所述山侧线或所述谷侧线，从而通过折叠所述片使所述内部导体图形外露在所述基板的所述主表面上。
26.根据权利要求18所述的制造配线板的方法，其中在第一步骤中，在所述介电片的所述表面上，沿虚拟设定的所述山侧线和所述谷侧线形成弯曲导槽。
27.根据权利要求18所述的制造配线板的方法，其中在第二步骤，在所述介电片上形成所述内部导体图形之后，在形成有所述内部导体图形的所述介电片的所述表面上形成半可固化的绝缘片，并且除了至少所述内部导体图形上的所述绝缘片之外，去除形成的其他绝缘片。
28.根据权利要求27所述的制造配线板的方法，其中在第三步骤中，对半可固化绝缘片进行热固化，以将所述折叠的介电片彼此粘合。
29.一种多层配线板，包括中心基板；以及配线板，设置在所述中心基板的至少一个主表面上，其中所述中心基板包括中心基板主体，包括沿所述中心基板的所述主表面彼此面对的方向设置的、并沿所述中心基板的平面方向层叠配置的多个介电层；以及内部导体图形，设置在所述介电层的表面上；以及相邻介电层形成为互相连接，从而使相邻介电层在所述中心基板的任一主表面上、在相邻介电层的层端部连续并彼此一体地耦合，以及所述相邻介电层的耦合部分被交替地设置在所述中心基板的任一主表面上，所述多个介电层具有弯曲介电片的形状。
30.根据权利要求29所述的多层配线板，其中将所述配线板设置在所述中心基板的所述两个主表面上。
31.根据权利要求29所述的多层配线板，其中内部导体图形沿所述耦合部分的脊线方向以带状设置所述内部导体图形。
32.根据权利要求29所述的多层配线板，其中设置将所述相邻介电层彼此粘接的绝缘粘接层。
33.根据权利要求32所述的多层配线板，其中用绝缘粘接层涂覆所述内部导体图形。
34.根据权利要求29所述的多层配线板，其中通过压力将所述相邻介电层彼此粘合。
35.根据权利要求29所述的多层配线板，其中所述内部导体图形设置在所述介电层的两个表面上。
36.根据权利要求29所述的多层配线板，其中所述内部导体图形延伸至所述介电层的表面成为耦合的外侧的耦合部分，以外露在所述基板的所述主表面上，其中所述介电层的所述表面上形成有所述内部导体图形。
37.根据权利要求36所述的多层配线板，其中在所述中心基板的所述主表面上设置与所述内部导体图形的外露端部邻接并相连的外部连接端子。
38.根据权利要求36所述的多层配线板，其中至少两个导电图形外露在所述中心基板的所述主表面上，并且在所述中心基板的所述主表面上设置与外露的内部导体图形邻接从而相连的外部导电图形。
39.根据权利要求36所述的多层配线板，其中所述配线板还包括配线图形，设置在配线板的外露表面上；以及所述配线图形被设置成沿所述配线板的厚度方向穿透所述配线板，并将所述配线图形与所述内部导体图形的外露端部相连。
40.根据权利要求39所述的多层配线板，其中在所述中心基板的所述两个主表面上分别设置包括所述配线图形和所述连接导体的所述配线板。
41.根据权利要求39所述的多层配线板，其中由在所述介电层中设置成沿所述介电层的厚度方向穿透的层间连接导体，将设置在所述介电层的所述两个表面上并彼此面对的所述内部导体图形相连。
42.根据权利要求41所述的多层配线板，其中在所述中心基板的所述两个表面上设置与所述内部导体图形的外露端部邻接从而相连的外部连接端子，以及所述配线图形通过所述连接导体与所述外部连接端子相连。
43.根据权利要求36所述的多层配线板，其中在所述介电层的一个表面上设置的所述内部导体图形被彼此相连，以构成接地线或电源线。
44.根据权利要求40所述的多层配线板，其中在所述介电层的所述表面之一上设置的所述内部导体图形被彼此相连，以及将通过所述连接导体连接到彼此相连的所述内部导体图形的所述配线图形连接到接地端子或电源端子。
45.根据权利要求39所述的多层配线板，其中所述配线板包括在所述中心基板上形成的积层配线层。
46.根据权利要求29所述的多层配线板，其中形成所述内部导体图形所用的间距小于形成所述配线图形所用的间距。
47.一种制造配线板的方法，包括第一步骤，准备介电片，并以特定间隔交替并彼此平行地虚拟设定从所述介电片的一个表面看去分别示出山和谷的山侧线和谷侧线；第二步骤，在所述介电片的至少一个表面上形成内部导体图形，所述内部导体图形位于相邻山侧线和谷侧线之间，并形成为与山侧线和谷侧线平行的带状；以及第三步骤，沿山侧线和谷侧线交替地折叠所述介电片，以便从一个表面看去，山侧线形成山状，谷侧线形成谷状，以形成其一个主表面是山状的外露表面的中心配线板；第四步骤，在所述中心基板的主表面上形成绝缘层；以及第五步骤，在所述绝缘层上形成配线图形。
48.根据权利要求47所述的制造配线板的方法，其中在第二步骤中，将所述内部导体图形的至少一部分形成为延伸超出所述山侧线或所述谷侧线，从而通过折叠所述片使所述内部导体图形外露在所述基板的所述主表面上。
49.根据权利要求48所述的制造配线板的方法，其中在形成绝缘层之前，在所述中心基板的所述主表面上形成与外露在所述中心基板的所述主表面上的所述内部导体图形邻接的外部连接端子。
50.根据权利要求48所述的制造配线板的方法，其中在所述绝缘层上形成所述配线图形；以及在第五步骤中，在所述绝缘层上形成连接导体，所述连接导体将形成的配线图形与外露在所述中心基板的所述主表面上的所述内部导体图形相连。
51.一种内置互连板，包括基板，包括沿所述基板的两个主表面彼此面对的方向设置的、并沿所述基板的平面方向层叠的多个介电层；内部导体图形，设置在所述介电层的至少一个主表面上；层间连接导体，设置在形成有所述内部导体图形的介电层中，以便沿所述介电层的厚度方向穿透，所述层间连接导体与在所述介电层的所述两个表面上设置的所述内部导体图形邻接从而彼此相连；以及外部连接端子，设置在所述基板的所述主表面上，其中通过在所述基板的所述两个主表面中的任一表面上将相邻介电层的层端部彼此连续并一体地耦合，来形成互相连接的相邻介电层，相邻介电层的耦合部分被交替地设置在所述基板的所述两个主表面中的任一表面上，所述多个介电层具有弯曲介电片的形状，在所述介电层的所述两个表面上设置的所述内部导体图形延伸至使其上设置有所述内部导体图形的所述介电层的表面成为耦合的外侧的耦合部分，以构成在所述基板的所述主表面上外露的引出电极，以及所述引出电极与所述外部连接端子相连。
52.根据权利要求51所述的内置互连板，其中将在所述基板的主表面之一上设置的所述外部连接端子沿相关主表面的周边配置，将在所述基板的另一主表面上设置的外部连接端子以二维阵列形状设置在相关主表面上。
53.根据权利要求51所述的内置互连板，其中将所述外部连接端子以二维阵列形状设置在所述基板的两个主表面上。
54.根据权利要求51所述的内置互连板，其中在所述基板的主表面之一上设置的外部连接端子之间的距离小于在所述基板的另一主表面上设置的外部连接端子之间的距离。
55.根据权利要求51所述的内置互连板，其中设置用于把相邻介电层彼此粘接的绝缘粘接层。
56.根据权利要求55所述的内置互连板，其中用所述绝缘粘接层涂覆所述内部导体图形。
57.根据权利要求51所述的内置互连板，其中通过压力使所述相邻介电层彼此粘合。
58.根据权利要求51所述的内置互连板，其中将内部导体图形沿耦合部分的脊线方向设置成带状。
59.根据权利要求51所述的内置互连板，其中所述层间连接导体是金属导体。
60.根据权利要求51所述的内置互连板，其中在所述基板的相同主表面上设置多个引出电极，以及在所述基板的主表面上设置与所述引出电极邻接从而彼此相连的配线图形。
61.根据权利要求55所述的内置互连板，其中所述介电层包括热塑性碳氟树脂或热固性环氧树脂。
62.根据权利要求55所述的内置互连板，其中所述绝缘粘接层的成分中包括热固性环氧树脂。
63.根据权利要求57所述的内置互连板，其中所述介电层由热塑性聚酯或热固性环氧树脂形成。
64.根据权利要求51所述的内置互连板，其中所述内置互连板的外形为沿所述介电层的平面方向较长而沿所述介电层层叠的方向较短的矩形形状。
65.一种制造内置互连板的方法，包括第一步骤，准备介电片，并以特定间隔交替并彼此平行地虚拟设定从所述介电片的一个表面看去分别示出山和谷的山侧线和谷侧线；第二步骤，在所述介电片上的预定位置处形成沿所述介电片的厚度方向穿透所述介电片的层间连接导体；第三步骤，在内部导体图形彼此面对并且内部导体图形之间插入有介电片的位置处形成内部导体图形，所述内部导体图形位于相邻的山侧线和谷侧线之间，并形成为与山侧线和谷侧线平行的带状，使所述片的两个表面上的内部导体图形与所述层间连接导体邻接从而与所述层间连接导体相连；以及第四步骤，沿山侧线和谷侧线交替地折叠介电片，以便从一个表面看去，山侧线形成山状，谷侧线形成谷状，以形成其一个主表面是山状的外露表面的内置互连板；以及第四步骤，在所述中心基板的主表面上形成绝缘层；其中在第三步骤，将所述内部导体图形的至少一部分形成为延伸超出所述山侧线或所述谷侧线，从而通过折叠所述片使相关内部导体图形外露在所述内置互连板的主表面上，以构成外露在所述内置互连板的主表面上的引出电极，和在所述内置互连板的所述主表面上设置与所述内部导体图形的端部邻接从而与所述内部导体图形的端部相连的外部连接电极。
66.根据权利要求65所述的制造内置互连板的方法，其中在第四步骤中，用绝缘粘接胶将折叠、从而彼此邻接的所述介电层彼此粘合。
67.根据权利要求65所述的制造内置互连板的方法，其中在第四步骤中，通过压力将折叠、从而彼此邻接的所述介电层彼此粘合。
68.一种多层配线板，包括第一中心基板；以及第二中心基板，层叠在所述第一中心基板上，其中第一和第二中心基板各自包括基板，包括沿所述基板的主表面彼此面对的方向设置的、并沿所述基板的平面方向彼此层叠的多个介电层；以及内部导体图形，设置在所述介电层的主表面上，其中通过在所述基板的任一主表面上将相邻介电层的层端部彼此连续并一体地耦合，形成互相连接的相邻介电层，所述相邻介电层的耦合部分交替地设置在所述基板的任一主表面上，所述多个介电层具有弯曲介电片的形状，在所述介电层的两个表面上设置在从所述多个介电层中选择的至少一个介电层中形成的内部导体图形，并使所述内部导体图形延伸至其上设置有所述内部导体图形的介电层的表面成为耦合的外侧的耦合部分，并外露在所述基板的主表面上以构成引出电极，在所述第一中心基板中设置的介电层的对准方向与在所述第二中心基板中设置的介电层的对准方向彼此相交，以露出所述引出电极的主表面彼此面对的方式将第一和第二中心基板彼此层叠，以及所述第一中心基板和所述第二中心基板的引出电极彼此相连。
69.根据权利要求68所述的多层配线板，其中在所述第一中心基板中设置的介电层的对准方向与在所述第二中心基板中设置的介电层的对准方向以彼此正交的状态相交。
70.根据权利要求69所述的多层配线板，其中所述第一中心基板的内部导体图形和所述第二中心基板的内部导体图形沿所述内部导体图形以彼此正交的状态相交的方向形成为带状。
71.根据权利要求68所述的多层配线板，其中第一和第二中心基板分别具有将相邻介电层彼此粘接的绝缘粘接层，以及用绝缘粘接层涂覆所述内部导体图形。
72.根据权利要求68所述的多层配线板，其中在第一和第二中心基板之间设置基板间连接层，所述基板间连接层具有沿其厚度方向穿透的层间连接导体，以及所述第一中心基板和所述第二中心基板的引出电极通过层间连接导体彼此相连。
73.根据权利要求68所述的多层配线板，其中所述内部导体图形被设置在所述介电层的两个表面上。
74.根据权利要求68所述的多层配线板，其中所述第二中心基板包括第一和第二介电层，分别将第一内部导体图形设置在所述第一介电层的一个表面上，以及将第三内部导体图形设置在所述第一介电层的另一表面上，分别将第二内部导体图形设置在所述第二介电层的一个表面上，以及将第四内部导体图形设置在所述第二介电层的另一表面上，第一和第二内部导体图形分别延伸至第一和第二介电层的一个表面成为耦合的外侧的耦合部分，并外露在所述基板的主表面上，以分别形成第一和第二引出电极，第三和第四内部导体图形分别延伸至第一和第二介电层的另一表面成为耦合的外侧的耦合部分，并外露在所述基板的主表面上，以分别形成第三和第四引出电极，第一和第三内部导体图形通过在第一介电层中设置为沿其厚度方向穿透的层间连接导体而相连，第二和第四内部导体图形通过在第二介电层中设置为沿其厚度方向穿透的层间连接导体而相连，所述第一中心基板包括第三和第四介电层，分别将第五内部导体图形设置在所述第三介电层的一个表面上，以及将第七内部导体图形设置在所述第三介电层的另一表面上，分别将第六内部导体图形设置在所述第四介电层的一个表面上，以及将第八内部导体图形设置在所述第四介电层的另一表面上，第五和第六内部导体图形分别延伸至第三和第四介电层的一个表面成为耦合的外侧的耦合部分，并外露在所述基板的主表面上，以分别形成第五和第六引出电极，第七和第八内部导体图形分别延伸至第三和第四介电层的另一表面成为耦合的外侧的耦合部分，并外露在所述基板的主表面上，以分别形成第七和第八引出电极，第五和第七内部导体图形通过在所述第三介电层中设置为沿其厚度方向穿透的层间连接导体相连，第六和第八内部导体图形通过在所述第四介电层中设置为沿其厚度方向穿透的层间连接导体相连，所述第二中心基板和所述第一中心基板彼此层叠，以使其上外露有第三和第四引出电极的所述第二中心基板的主表面与其上外露有第五和第六引出电极的所述第一中心基板的主表面彼此面对，第三与第五引出电极彼此相连，以及第四与第六引出电极彼此相连。
75.一种用于半导体器件的安装结构，包括根据权利要求74所述的多层配线板；第一半导体器件；以及第二半导体器件，其中在位于其上外露有第三和第四引出电极的主表面的背侧的所述第二中心基板的主表面上，安装第一和第二半导体器件，所述第一半导体器件与第一引出电极相连，以及所述第二半导体器件与第二引出电极相连。
76.根据权利要求75所述的用于半导体器件的安装结构，其中第一、第二、第三和第四内部导体图形分别构成将第一和第二半导体器件彼此相连的总线。
全文摘要
问题提供一种多层配线板，其中可以设置超过常规积层配线板的应用局限的高密度配线。解决问题的装置配线板设置有基板，通过沿多个介电层的板平面方向堆叠而形成，所述多个介电层是沿基板的两个主表面的面对方向设置的；以及内部导体图形，设置在介电层的表面上。通过在基板主表面之一上将相邻介电层的层端部彼此连续并一体地耦合，使相邻介电层形成为互相连接，介电层形成为被配置呈弯曲状的一个介电片的形状。
文档编号H05K3/00GK101015236SQ20058003038
公开日2007年8月8日 申请日期2005年9月6日 优先权日2004年9月10日
发明者富田佳宏, 中村祯志 申请人:松下电器产业株式会社