专利名称：具有电缆部的多层布线基板的制造方法
技术领域：
本发明涉及一种组合型多层布线基板的制造方法，特别地涉及一种具有可挠性电缆部的组合型多层柔性布线基板的制造方法。
背景技术：
近年来，日益推进电子设备的小型化及高功能化，为此，提高了对布线基板的高密度化的要求。因此，通过使布线基板从单面变成双面或者三层以上的多层布线基板，从而实现布线基板的高密度化。
作为这一环节，以携带电话等小型电子设备为中心，具有将通过连接器等连接在安装各种电子元件的多层布线基板或者硬质布线基板之间的另外的柔性布线基板或者扁形柔性电缆一体化的可挠性电缆部的多层柔性布线基板正在被广泛地普及(参照专利文献1、第5图)。
其中，携带电话的高性能化很显著，与此相伴，存在所谓多层柔性布线基板上安装的元件也被替换成CSP(芯片尺寸封装)，进行高性能且高密度地进行封装，不增大基板尺寸，就附加了高性能的趋势。该CSP的焊盘间距，虽然最初也为0.8mm，但最近也开始提出搭载0.5mm以下的狭小间距的CSP的要求。
在多层柔性布线基板上搭载狭小间距CSP的必要条件如下(a)在CSP安装区无贯通孔为了不使安装所需的焊料流动。
(b)能够进行导通部的高密度配置由于从狭小间距CSP安装区直接地连接在下布线层，故作为所要求的最小间距有必要与所搭载的CSP的焊盘间距同间距。
(c)微细布线的形成不论外层、内层，都需要来自100焊盘以上的多数焊盘的布线引线。此外，在CSP安装区域之间走线的布线条数是决定可搭载的CSP规格的重要因素。特别地，在搭载CSP时，处于存在CSP安装区的外层布线更下方的内层的、布线的微细化是有效的。
(d)CSP安装区的平坦性在多层柔性布线基板上面朝下倒装芯片安装CSP时，有必要通过CSP侧的焊盘上的焊料球的高度，来吸收CSP安装区的凹凸。在多层柔性布线基板中，用粘接材料等来填充各层的导体层的厚度形成的台阶差，并有必要确保平坦性。
多层柔性布线基板的代表结构，是以两面或单面的柔性布线基板为内层，在其上层叠作为外层的柔性或硬质基底的布线基板，通过电镀等实施通孔连接，成为4～8层左右的多层柔性布线基板的结构(参照专利文献1、图5)。
但是，由于以通孔连接贯通所有层，故存在所谓的高密度化困难或因在通孔上设置元件安装区时焊料会流淌，而不能在通孔上配置安装区域的问题。由此，没有满足搭载上述狭小间距CSP的必要条件，不能够搭载狭小间距CSP。
其中，搭载以全栅格配置了10焊盘×10焊盘以上的CSP的焊盘的狭小间距CSP，对现有的多层柔生布线基板而言是非常困难的。
因此，为了实现高密度安装，以多层柔性布线基板为芯板，在两面或单面上具有1～2层左右的组合层的组合型多层柔性布线基板也正在实用化。
但是，在对多层柔性芯板进行组合情况下，由于电缆部等柔软的构成材料损伤芯板的平坦性，所以组合是困难的。此外，由于对芯板进行通孔电镀，所以导体层变厚，形成微细电路是困难的。
并且，由于需要利用组合用粘接材料填充上述厚的导体层，来确保平坦性，所以所需的粘接材料的厚度变厚，为了确保连接的可靠性，所需的组合层的通路孔电镀的厚度也有必要加厚。其结果，形成微细电路仍旧有困难，不满足上述狭小间距CSP搭载的必要条件，不能搭载狭小CSP。
因此，提出了通过增加层数弥补微细电路形成能力不足，并且进行第2段的组合的方法。但是，为了使用此方法制作2段组合型多层柔生布线基板中，而反复进行逐次层叠，故存在随层数的增加工序变复杂，合格率下降的问题。
此外，还考虑，在芯板上层叠导电突起的第1段组合层，在确保平坦性基础上进一步进行第2段的组合的方法(参照专利文献2 ～ )。
但是，电缆部等的由柔软的构成材料制成的多层柔性基板碰上导电突起时，芯板变形，芯板的通孔受到损坏，仍旧重复进行逐次层叠，所以随层数的增加工序变复杂，合格率下降的问题仍旧没有解决。
基于这些，期望一种集成度高、廉价且稳定地制造具有能够搭载狭小间距CSP的电缆部的多层布线基板的方法。
图10至图15是表示现有的具有电缆部的多层布线基板的制造方法(专利文献4、图3)的剖面工序图，首先，如图10(1)所示，制备在聚酰亚胺等可挠性绝缘基底材料131的两面具有铜箔等导电层132、133的所谓两面铜箔层叠板134。
接着，如图10(2)所示，对该两面型铜箔层叠板134的铜箔层132、133，使用常规的光学制作(photo fabrication)手法进行的蚀刻方法，形成电缆等电路图形135，作为内层电路136。
接着，如图10(3)所示，在电缆等电路图形135上，通过粘接材料138粘贴聚酰亚胺膜137来形成覆盖层139，进而形成电缆部140。
接着，如图10(4)所示，制备在绝缘基底材料141的单面上具有铜箔等导电层142的所谓单面铜箔层叠板143、及用于将单面铜箔层叠板143粘贴在通过模具等按所希望的形状冲切出的图10(3)的电缆部140上粘接的材料144。
此时的导电层142的厚度为50μm以下，如果可能，就优选35μm以下。此后，如图10(5)所示，粘贴单面铜箔层叠板143和粘接层144，利用模具等将其冲切成所希望的形状。
接着，如图11(6)所示，在图10(3)的电缆部140隔着粘接材料144层叠图10(5)冲切加工后的单面铜箔层叠板145。接着，如图11(7)所示，通过NC钻孔机等形成导通孔146。
此时，由于内层的覆盖层139的聚酰亚胺膜137及粘接剂138在钻孔加工时引起热松弛(熱ダレ)，通向内层电路136的铜箔层132、133的通孔镀层的周围恶化，所以进行去钻污(desmear)处理。作为导通孔146的直径，优选150～500μm左右。
但是，在导通孔的直径和连接可靠性之间具有相关关系(参照专利文献5、 ～ )，在提高集成度的目的下，当减小导通孔的直径进行设计时，为了确保可靠性就需增加所需电镀层的厚度是公知的。
接着，如图13(8)所示，对导通孔146实施无电解电镀或导电化处理等后，通过电镀形成通孔147。此时的通孔147的镀层厚度，在确保可靠性的前提下优选为30～50μm左右。
此后，如图12(9)所示，对上述通孔面，使用常规的光制作手法的蚀刻方法形成电路图形148，得到具有组合型多层柔性布线基板的电缆部的内层芯板149。
接着，如图13(10)所示，制备在低流动性型的预成型料或者粘结片等流出少的粘接性绝缘树脂150的单面上具有铜箔等导电层151的所谓单面铜箔层叠板152。
作为粘接性绝缘树脂150的厚度，填充含有图2(8)的加厚的通孔镀层的导体层，由于需要确保平坦性，厚度至少需要在50μm以上，在此使用厚度为100μm的材料。
接着，如图13(11)所示，利用模具等冲切加工单面铜箔层叠板(片面銅張積層板)152。接着，如图13(12)所示，在图12(9)中得到的内层芯板149上层叠冲切加工后的单面铜箔层叠板153。
此后，如图14(13)所示，利用激光等形成导通孔154。作为导通孔154的直径，为了搭载0.5mm间距以下的狭小间距CSP，优选为100～300μm左右。
但是，如上所示，如果缩小导通孔的直径进行设计时，就要为确保可靠性而增加所需的镀层厚度。另一方面，若增大孔径进行设计时，不仅集成度降低，还增加激光加工时所需的加工时间，生产率恶化。
接着，如图14(14)所示，对导通孔154实施无电解电镀或导电化处理等后，通过电镀形成通路孔155。考虑到粘接性绝缘树脂150的厚度时，此时的通路孔155的镀层厚度依赖于通路孔155的直径，在确保可靠性的前提下，优选30μm以上。
此后，如图15(15)所示，对含有上述镀层金属层面的最外导电层，使用常规的光制作手法的蚀刻方法形成电路图形156。
接着，按照要求在基板表面，实施光致成象阻碍剂(Photo SolderResist)层的形成，焊料电镀，镀镍、镀金等表面处理，进行外形加工，由此形成具有电缆部的多层布线基板157。
像这样，由于通孔镀层及通路孔镀层的加厚是必需的，故6层中，从外侧开始第1层、第2层的导体层的厚度变厚，其结果，难于进行这些层的微细布线形成，导致集成度的下降和合格率的下降。为此，不能够搭载栅格数多的全栅格的狭小间距CSP，导致变成自由度低的基板规格的问题发生。
此外，虽然没有图示，但通过重复进行自图13(10)起的工序，就能够进行2段组合，由此使得到的可搭载多层柔性基板的的狭小间距CSP的规格的自由度提高，同样由于从外侧第1层、第2层的导体层的厚度变厚，故难于形成这些层的微细布线。除此以外，由于如上所述重复进行逐次层叠，故随着层数的增加工序变复杂，存在所谓合格率下降这样的问题。
专利文献1日本特许第2631287号公报专利文献2日本特开第2003-129259号公报专利文献3日本特许第3348004号公报专利文献4日本特开第2004-200260号公报专利文献5日本特开第2002-84069号公报如上所述，作为使用现有的制造方法来制造集成度提高且具有能够搭载狭小间距CSP的电缆部的多层布线基板时的问题，由于需要多次进行复杂的冲孔加工电镀，在生产率和合格率中存在问题，进行镀层加厚的布线层增多，微细电路形成有困难，所以进行多段组合，或不得以降低布线密度。
发明内容
考虑上述问题点而进行本发明，其目的在于，提供一种廉价且稳定地制造集成度高、具有可搭载狭小间距CSP的电缆部的多层布线基板的方法。
为了实现此目标，本申请提供以下各发明。
根据第1发明，提供一种在至少一个准外层中具有电缆部的多层柔性布线基板的制造方法，其特征在于包括如下工序a)制造内层芯板；b)在具有可挠性的两面型铜箔层叠板中的外层侧的导通孔形成部位形成铜箔的开口，并且在上述两面型铜箔层叠板的内层侧形成含有导通孔形成部位的开口的电路图形；c)在上述电路图形上形成盖层(カバ一レイ)作为外层组合层；d)使形成上述盖层的一侧朝向上述内层芯板的一侧，隔着粘接材料在上述内层芯板上层叠上述外层组合层，形成层叠电路基材；e)相对于上述层叠电路基材，朝向上述外层侧的导通孔形成部位，通过上述铜箔的开口进行激光加工，形成导通孔；f)相对于上述层叠电路基材，朝向上述外层侧的导通孔形成部位，将上述铜箔的开口及上述电路图形中的上述导通孔形成部位的开口作为激光遮光用的掩膜进行激光加工，形成导通孔；g)对上述导通孔进行导电化处理，实施电解电镀形成通路孔。
此外，根据第2发明，提供一种在至少一个准外层中具有电缆部的多层柔生布线基板的制造方法，其特征在于包括如下工序a)制造内层芯板；b)在具有可挠性的单面型铜箔层叠板的铜箔层形成含有导通孔形成部位的开口的电路图形；c)在上述电路图形上形成盖层作为外层组合层；d)使形成上述盖层的一侧朝向上述内层芯板的一侧，隔着粘接材料在上述内层芯板上层叠上述外层组合层，形成层叠电路基材；e)相对于上述层叠电路基材，朝向上述外层侧的导通孔形成部位，进行激光加工，形成导通孔；f)相对于上述层叠电路基材，将上述外层侧的导通孔形成部位及上述电路图形中的上述导通孔形成部位的开口作为激光遮光用的掩膜进行激光加工，形成导通孔；g)对上述导通孔进行导电化处理，实施电解电镀形成通路孔。
根据这些特征，本发明获得如下效果。
根据第1发明，由于通过导电突起来实现使用了两面铜箔层叠板的多层电路基板的层间连接，所以不需要通过导致布线密度下降的镀层加厚的层间连接，能够以狭小间距配置连接第1层和准外层即第2层的通路，就能够使准外层的布线微细化，并能够确保可靠性。此外，在CSP安装区没有贯通孔，充分确保可进行CSP安装的平坦性。
此外，根据第2发明，由于通过导电突起来实现使用了单面铜箔层叠板的多层电路基板的层间连接，所以不需要通过导致布线密度下降的镀层加厚的层间连接，就能够比第1发明更微细地形成外层的电路图形，搭载更多栅格数的、狭小间距CSP。
除此以外，同时加工外层组合层的内外层的激光遮光用掩膜及内层电路图形，在内层芯板上进行层叠后，通过一次激光加工能够形成6层基板的所有的层间导通孔，由于电镀工序也是一次，所以生产率良好，合格率高。
而且，必须进行与布线密度降低有关的镀层加厚的层仅仅是最外层，所以其它的所有层中微细布线的形成成为可能。此外，由于能够另外制造芯板及组合层，就能够进一步提高生产率。
其结果，根据本发明，能够提供一种比现有的制造方法可廉价且稳定地制造集成度高、具有能够搭载狭小间距CSP的电缆部的多层布线基板的方法。
图1是表示本发明实施方式1的概念性剖面结构图。
图2是表示本发明实施方式1的概念性剖面结构图。
图3是表示本发明实施方式1的概念生剖面结构图。
图4是表示本发明实施方式1的概念生剖面结构图。
图5是表示本发明实施方式1的概念性剖面结构图。
图6是表示本发明实施方式2的概念性剖面结构图。
图7是表示本发明实施方式2的概念性剖面结构图。
图8是表示本发明实施方式2的概念性剖面结构图。
图9是表示本发明实施方式2的概念性剖面结构图。
图10是表示根据现有方法的具有电缆部的多层布线基板的制造方法的概念性剖面结构图。
图11是表示根据现有方法的具有电缆部的多层布线基板的制造方法的概念性剖面结构图。
图12是表示根据现有方法的具有电缆部的多层布线基板的制造方法的概念性剖面结构图。
图13是表示根据现有方法的具有电缆部的多层布线基板的制造方法的概念性剖面结构图。
图14是表示根据现有方法的具有电缆部的多层布线基板的制造方法的概念性剖面结构图。
图15是表示根据现有方法的具有电缆部的多层布线基板的制造方法的概念性剖面结构图。
具体实施例方式
以下参照图1至图9，说明本发明的各实施方式。
(实施方式1)图1至图5是表示本发明实施方式1的剖面工序图，首先，如图(1)所示，在制造两面可挠生布线基板时，制备具有铜箔1(例如厚度100μm)/镍箔2(例如厚度2μm)/铜箔3(例如厚度12μm)的3层结构的金属基材4。
接着，如图1(2)所示，利用选择蚀刻的方法在铜箔3上形成导电突起5。此时的腐蚀液，使用在常规的铜腐蚀工序中采用的腐蚀液，例如含氯化铜的腐蚀液，蚀刻铜箔1整体厚度的80～90％左右；接着使用对镍腐蚀性低的、选择地蚀刻铜的腐蚀液，例如含氨的碱性腐蚀液蚀刻除去铜箔1的残留部以露出镍箔；接着，使用对铜腐蚀性低的、选择地蚀刻镍的腐蚀液，例如含过氧化氢或者硝酸的腐蚀液，蚀刻除去露出的镍箔2。由此，得到图1(2)所示的结构。
接着，如图1(3)所示，通过压力、层压装置等将B段状态的预成型料6粘贴在垂直设置有导电突起的面上。代替预成型料6，可以使用两面具有热可塑性聚酰亚胺的聚酰亚胺膜等具有粘接性的绝缘树脂。然后，如图1(4)所示，为了使导电突起的顶部7从预成型料6中露出，进行滚动研磨等机械研磨、CMP等化学研磨等。通过此前的工序，得到导电突起5贯通了预成型料6的电路基材8。
接着，如图1(5)所示，在金属箔9上层叠导电突起5贯通了预成型料6的电路基材8。在此，使预成型料6完全热固化，成为C段状态。此后，如图1(6)所示，在层叠的基材的铜箔上形成电路图形10，通过此前的工序得到具有成为多层布线基板的芯板的填充通路(filled via)结构的两面芯板11。
如实施方式1那样，在具有导电突起的层间通道的两面芯板的情况下，由于不需要加厚镀层就能够减薄芯板的布线层厚度，所以能够使布线微细化。并且，对于此后的与组合层的粘接中所使用的粘接材料，由于能够用厚度薄的材料填充，故流出量变少。而且，由于缩短了与组合层的层间连接距离，故在镀层厚度相同的情况下，相对地提高了连接的可靠性。
填充通路结构可以适用于各种情况，不仅能够适用于通过蚀刻加工形成的金属制的导电突起，还能够适用包括采用电镀法形成的金属制突起、印刷导电胶、墨等形成的导电突起、还有通过在通路孔镀层时增多向内壁析出的镀层的通路填充电镀而制造出的两面芯板，以及将它们进行组合的情况。
除此以外，由于芯板具有填充通路结构，所以在后工序中进行组合时，能够在填充通路上获得堆栈结构，有利于高密度化。此外，还能够期待减少高速信号传输时连接部的反射的效果。
此后，如图2(7)所示，制备在可挠性绝缘基底材料12(在此为厚度25μm的聚酰亚胺)的两面上具有厚度12μm的铜箔13及14的、所谓两面铜箔层叠板15。可挠性绝缘基底材料12的材质或者厚度并不限于25μm的聚酰亚胺，可按照要求分类使用。例如，在需要降低高速信号传输时的电介质损失的适用例中，能够使用以低介质损耗角正切的液晶聚合物等为基底的两面铜箔层叠板，对于高弯曲的要求，可以选择聚酰亚胺的膜厚为12.5μm等较薄的材料。
接着，如图2(8)所示，在两面铜箔层叠板15的铜箔13的激光加工时的保形掩膜及铜箔14上，将用于利用光处理法形成包含导通孔形成部位的开口的内层电路图形的抗蚀剂层16形成在两面铜箔层叠板15的两面上。由于此时对较好的材料进行两面的对位，所以不影响材料的伸缩等，能容易地确保位置精度。按照要求，高精度的对位能够使用曝光机进行。
此外，优选铜箔13及14的厚度为5～12μm左右，如果是在此厚度范围内，就能够形成搭载狭小间距CSP所需的内层间距100μm以下的微细布线，也能够作为以后激光加工时的激光遮蔽用掩膜起作用。而且，对于此后的盖层的粘接材料而言，由于在确保平坦性的前提下能够用厚度薄的材料来填充，故能够缩短与组合层的层间连接距离，在相同镀层厚度的情况下，能够相对地提高连接可靠性。
接着，如图2(9)所示，使用抗蚀剂层16，通过光处理法，形成激光加工时的保形掩膜17和包含导通孔形成部位的开口的内层电路图形18，接着剥离抗蚀剂层。按照要求，进行用于提高与组合粘接材料的密接性的粗化处理。
再有，当在导电突起上形成封闭的盲导孔(Blind Via Hole)时，容易进行组合后通过激光等形成的导通孔的检查，缓和激光的热的影响，与黑化处理或者黑化还原处理相比，优选通过使用了酸的蚀刻进行粗化。通过此前的工序，得到多层布线基板的组合层19。
此后，如图2(10)所示，制备在例如12μm厚的聚酰亚胺膜20上具有厚15μm的丙烯酸、环氧树脂等的粘接材料21的所谓盖层22。
接着，如图2(11)所示，利用真空压力、层压装置等在多层布线基板的组合层19的内层侧粘贴盖层22。通过此前的工序，得到带盖层的组合层23。再有，图2(7)～(11)之前的工序，可以是滚动条式(roll-to-roll)方法，希望进一步提高生产率。
此后，如图3(12)所示，接着，预先起模用于在两面芯板11上组合带盖层的组合层23的粘接材料24，进行对位。作为粘接材料24，优选低流动性型的预成型料和粘结片等流出少的材料。粘接材料24的厚度，即使考虑填充性和平坦性，也能够选择为15～20μm的较薄的厚度。
接着，如图3(13)所示，经由粘接材料24利用真空压力等层叠带盖层的组合层23和两面芯板11。通过此前的工序，得到多层电路基材25。
接着，如图4(14)所示，使用预先制作的激光加工时的保形掩膜17，进行激光加工，形成3种导通孔26、27、28。在形成导通孔27时，将预先制作的电路图形18的导通孔形成部位的开口作为激光加工时的激光遮光用掩膜来使用，进行激光加工。在激光加工中，选择使用UV-YAG激光器、碳酸激光器、受激准分子激光器等。
按以下设定各导通孔的直径。首先，导通孔26，在可挠性绝缘基底材料12中使用了25μm厚的聚酰亚胺的情况下，即使直径50μm也能够制造，基于用于确保可靠性所需的镀层厚度是10μm左右，在此设直径为50μm。
虽然导通孔27、28存在集成度及层间连接可靠性的问题，但此实施方式1中，导体层6层中，从第2层(准外层)到第5层，不需要进行与导体层厚度的增加有关系的电镀，就能够减薄导体层。由此，能够减薄填充所需的粘接材料21或者粘接材料24的厚度，即使比较薄的镀层厚度也能够确保可靠性。作为在镀层厚度15～20μm左右能够确保可靠性的孔径，导通孔27的下孔径150μm，上孔径考虑到与下孔的对位，在下孔径上加上50μm，设为200μm；导通孔28的孔径为150μm。由此，在能够进行微细布线形成的同时，也提高了集成度，能够与导通孔一起以狭小间距形成。
并且，进行用于通过电解电镀取得层间连接的去钻污处理、导电化处理。再有，激光加工中，除使用了上述的保形掩膜的加工外，还能够适用如下方法，即预先进行比激光的光束直径大的、使铜掩膜发生偏移的激光加工的大型窗口法。当然，也可以采用直接通过激光使铜箔及树脂贯通的直接激光法。
此外，使用了上述保形掩膜的加工，也可以与大型窗口法、直接激光法进行组合。再有，使用直接激光法的情况下，优选铜箔的厚度为20μm以下。
接着，如图4(15)所示，对具有导通孔26、27、28的多层电路基材25进行15～20μm左右的电解电镀，获取层间导通。通过此前的工序，即1次激光加工及电镀工序，就能够一举形成由导通孔26得到的通路29、由导通孔27得到的步进通路(step via)30、由导通孔26得到的跳跃通路31，能够获得从外层到内层的所有的层间导通。
通过此前的工序，获得完成了层间导通的多层电路基材32。此外，在需要插接元件等的安装用的贯通孔的情况下，在导通孔形成时利用NC穿孔机等形成贯通孔，能够在上述通路孔电镀时同时形成通孔。
接着，如图5(16)所示，通过常规的光处理法形成外层图形33。此时，如果在位于组合层23的内层侧的覆盖膜20上存在析出的镀层时，也将其除去。此后，按照要求，对基板表面实施焊料电镀、镀镍、镀金等表面处理，形成光致成像阻焊剂层，使用银膏、薄膜等形成朝向电缆的外层侧的保护(shield)层。通过进行外型加工，得到在外层具有电缆部34的多层布线基板35。
根据本实施方式1的具有电缆部的多层布线基板，由于电缆配置在没有镀层的准外层，即第2层，故能够以间距0.3mm以下配置直径50μm的通路29，能够形成间距100μm以下的微细布线。因此，能够提供一种廉价且稳定地制造具有能够搭载狭小间距CSP的电缆部的多层布线基板的方法。此外，在CSP安装区中没有贯通孔，可充分确保CSP安装的平坦性。
并且，如上所述，由于从CSP向电缆的布线引线的大部分，能够通过第1层和第2层(准外层)供给，所以第3层及4层成为电源、接地层。
本发明中，虽然利用导电突起连接第3层、第4层，但该导电突起的直径能够任意改变，例如，也可以在考虑了其它的设计要素之后，选择用于确保对电源的电流容量、特性阻抗的匹配、抑制连接部中的信号反射的最佳直径。
(实施方式2)图6至图9是表示本发明实施方式2的剖面工序图，首先，如图6(1)所示，在制造两面可挠生布线基板时，制备具有铜箔51(例如，厚度100μm)/镍箔2(例如，厚度2μm)/铜箔53(例如，厚度12μm)的3层结构的金属基材54。
接着，如图6(2)所示，利用选择蚀刻的方法在铜箔53上形成导电突起55。此时的腐蚀液，首先，使用在常规的铜腐蚀工序中采用的腐蚀液，例如含氯化铜的腐蚀液蚀刻铜箔1整体厚度的80～90％左右；接着使用对镍腐蚀性低的、选择地蚀刻铜的腐蚀液，例如含氨的碱生腐蚀液蚀刻除去铜箔1的残留部以露出镍箔；接着，使用对铜腐蚀性低的、选择地蚀刻镍的腐蚀液，例如含过氧化氢或者硝酸的腐蚀液，通过蚀刻除去露出的镍箔2。由此，得到图16(2)所示的结构。
接着，如图6(3)所示，通过压力、层压装置等将B段状态的预成型料56粘贴在垂直设置有导电突起的面上。代替预成型料56，可以使用两面具有热可塑性聚酰亚胺的聚酰亚胺膜等具有粘接生的绝缘树脂。
然后，如图6(4)所示，为了使导电突起的顶部57从预成型料56中露出，进行滚动研磨等机械研磨、CMP等化学研磨等。
通过此前的工序，得到导电突起55贯通了预成型料56的电路基材58。
接着，如图6(5)所示，在金属箔59上层叠导电突起55贯通了预成型料56的电路基材58。在此，使预成型料56完全热固化，成为C段状态。
此后，如图6(6)所示，在层叠的基材的铜箔上形成电路图形60，通过此前的工序得到具有成为多层布线基板的芯板的填充通路(filled via)结构的两面芯板61。
如此实施方式2那样，在具有由导电突起引起的层间通道的两面芯板的情况下，由于不需要加厚镀层，就能够减薄芯板的布线层厚度，所以能够使布线微细化。并且，对于此后的与组合层的粘接中所使用的粘接材料，由于能够用厚度薄的材料填充，故流出量变少，并且，由于缩短了与组合层的层间连接距离，在镀层厚度相同的情况下，就相对地提高了连接的可靠性。
填充通路结构不仅能够适用通过蚀刻加工形成的金属制的导电突起，还能够适用包括采用电镀法形成的金属制突起、印刷导电胶、墨等形成的导电突起、还有通过在通路孔镀层时增多向内壁析出的镀层的通路填充电镀所制造出的两面芯板、以及将它们组合的情况。除此以外，由于芯板具有填充通路结构，所以在后工序中进行组合时，能够在填充通路上获得堆栈结构，有利于高密度化。此外，还能够期待减少高速信号传输时的连接部的反射的效果。
接着，如图7(7)所示，制备在可挠生绝缘基底材料62(在此为厚度25μm的聚酰亚胺)的两面上具有厚度12μm的铜箔63的所谓单面铜箔层叠板64。可挠生绝缘基底材料62的材质和厚度并不限于25μm的聚酰亚胺，可按照要求分类使用。
例如，在需要降低高速信号传输时的电介质损失的适用例中，能够使用以低介质损耗角正切的液晶聚合物等为基底的两面铜箔层叠板；对于高弯曲的要求，可以选择聚酰亚胺的膜厚为12.5μm等较薄的材料。
接着，如图7(8)所示，在单面铜箔层叠板64的单面上，形成用于靠光处理法在单面铜箔层叠板64的铜箔63上形成内层电路图形的抗蚀剂层65。优选铜箔63的厚度为5～12μm左右，如果是此厚度范围内，就能够形成狭小间距CSP的搭载中所需的内层间距在100μm以下的微细布线，并能够作为以后激光加工时的激光遮蔽用掩膜起作用。
并且，对于此后的盖层的粘接材料而言，由于在确保平坦性的前提下能够用厚度薄的材料来填充，就能够缩短与组合层的层间连接距离，在相同镀层厚度的情况下，能够相对地提高连接可靠性。
接着，如图7(9)所示，使用抗蚀剂层65，通过光处理法，形成包含导通孔形成部位的开口的电路图形66，接着剥离抗蚀剂层。按照要求，进行用于提高与组合粘接材料的密接生的粗化处理。
再有，为了在导电突起上形成封闭的盲导孔时，组合后容易进行通过激光等形成的导通孔的检查，缓和激光的热所造成的影响，与黑化处理或者经黑化还原处理相比，优选通过使用了酸的蚀刻进行粗化。通过此前的工序，得到多层布线基板的组合层67。
此后，如图7(10)所示，制备在例如12μm厚的聚酰亚胺膜68上具有厚15μm的丙烯酸、环氧树脂等粘接材料69的所谓盖层70。
接着，同图(11)所示，利用真空压力、层压装置等在多层布线基板的组合层67的内层侧粘贴盖层70。通过此前的工序，得到带盖层的组合层71。再有，图7(7)～(11)之前的工序，能够通过滚动条式方法实施，由此希望进一步提高生产率。
其次，如图8(12)所示，接着，预先起模用于在两面芯板61上组合带盖层的组合层71的粘接材料72，进行对位。作为粘接材料72，优选低流动性型的预成型料或者粘结片等流出少的材料。粘接材料72的厚度，即使考虑填充性和平坦性，也能够选择为15～20μm的较薄厚度。
接着，如图8(13)所示，经由粘接材料72利用真空压力等层叠带盖层的组合层71和两面芯板61。通过此前的工序，得到多层电路基材73。
接着，如图9(14)所示，对成为导通孔的位置进行激光加工，形成3种导通孔74、75、76。在形成导通孔75时，将预先制作的电路图形66的导通孔形成部位的开口作为激光加工时的激光遮光用掩膜进行激光加工。在激光加工法中，可选择使用UV-YAG激光器、碳酸激光器、受激准分子激光器等。按以下设定各导通孔的直径。首先，导通孔74，在可挠性绝缘基底材料62中使用了25μm厚的聚酰亚胺的情况下，即使直径50μm也能够制造，基于用于确保可靠性所需的镀层厚度是10μm左右，在此设直径为50μm。
虽然导通孔75、76存在集成度和层间连接可靠性的问题，但此实施方式2中，导体层6层中，由于从第2层到第5层，不需要进行与导体层厚度的增加有关系的电镀，就能够减薄导体层，所以能够减薄填充所需的粘接材料69或者粘接材料72的厚度，即使比较薄的镀层厚度也能够确保可靠性。
作为在镀层厚度15～20μm左右能够确保可靠性的孔径，导通孔75中，设下孔径为150μm，上孔径考虑到与下孔的对位，在下孔径上加上50μm，设为200μm；导通孔76的孔径为150μm。由此，在能够进行微细布线形成的同时，提高了集成度，能够与导通孔一起形成为狭小间距。
并且，进行用于通过电解电镀取得层间连接的去钻污处理、导电化处理。再有，激光加工中，除使用上述的保形掩膜的加工外，还能够适用直接通过激光使铜箔及树脂贯通的直接激光法。
此外，也可以组合使用了上述保形掩膜的加工和直接激光法。再有，使用直接激光法的情况下，优选铜箔的厚度为20μm以下。
接着，如图9(15)所示，对具有导通孔74、75、76的多层电路基材73进行15～20μm左右的电解电镀，获取层间导通。通过此前的工序，即1次激光加工及电镀工序，就能够形成由导通孔74得到的通路77、由导通孔75得到的步进通路78、由导通孔76得到跳跃通路79，能够获得从外层到内层的所有的层间导通。
此外，在需要插接元件等安装用的贯通孔的情况下，在导通孔形成时利用NC穿孔机等形成贯通孔，能够在上述通路孔电镀时同时形成通孔。
导电化处理后，通过常规的光处理法形成干膜抗蚀剂等镀层抗蚀剂层，通过电镀形成通路孔及外层图形，利用除去导电化处理被膜的所谓半添加法获得层间导通的同时，能微细地形成电路图形80，因此，与实施方式1相比，能够搭载栅格数更多的狭小间距CSP。
再有，作为形成外层图形的方法，利用平板电镀进行上述的通路孔电镀，此后，通过常规的光处理法形成外层图形是可能的。此时，如果在位于组合层71的内层侧的覆盖膜68上存在析出的电镀层，则也将其除去。
此后，按照要求，对基板表面实施焊料电镀、镀镍、镀金等表面处理，形成光致成像阻焊剂层，使用银膏、薄膜等形成向电缆的外层侧的保护层(shield)，进行外型加工，得到在外层侧具有电缆部81的多层布线基板82。
具有根据本实施方式2的电缆部的多层布线基板，由于电缆配置在没有镀层的准外层(第2层)上，故能够以狭小间距配置通路，能够形成微细布线，因此，能够廉价且稳定地制造具有能够搭载狭小间距CSP的电缆部的多层布线基板。此外，在CSP安装区中没有贯通孔，可充分确保CSP安装的平坦性。
并且，如上所述，由于从CSP向电缆的布线引线的大部分，能够用第1层和准外层(第2层)供给，所以第3层及4层成为电源、接地层。本发明中，虽然利用导电突起连接第3层、第4层，但该导电突起的直径能够任意改变，例如，也可以在考虑了其它的设计要素之后，选择用于确保对电源的电流容量、特性阻抗的匹配、抑制连接部中的信号反射的最佳直径。
权利要求
1.一种在至少一个准外层中具有电缆部的多层柔性布线基板的制造方法，其特征在于，包括如下工序a)制造内层芯板；b)在具有可挠性的两面型铜箔层叠板中的外层侧的导通孔形成部位形成铜箔的开口，并且在上述两面型铜箔层叠板的内层侧形成含有导通孔形成部位的开口的电路图形；c)在上述电路图形上形成盖层作为外层组合层；d)使形成了上述盖层的一侧朝向上述内层芯板的一侧，隔着粘接材料在上述内层芯板上层叠上述外层组合层，形成层叠电路基材；e)相对于上述层叠电路基材，朝向上述外层侧的导通孔形成部位，通过上述铜箔的开口进行激光加工，形成导通孔；f)相对于上述层叠电路基材，朝向上述外层侧的导通孔形成部位，将上述铜箔的开口及上述电路图形中的上述导通孔形成部位的开口作为激光遮光用的掩膜进行激光加工，形成导通孔；以及g)对上述导通孔进行导电化处理，实施电解电镀形成通路孔。
2.根据权利要求1所述的在至少一个准外层中具有电缆部的多层柔性布线基板的制造方法，其特征在于，上述内层芯板是具有填充通路结构的层间连接的两面布线基板。
3.一种在至少一个准外层中具有电缆部的多层柔性布线基板的制造方法，其特征在于，包括如下工序a)制造内层芯板；b)在具有可挠性的单面型铜箔层叠板的铜箔层形成含有导通孔形成部位的开口的电路图形；c)在上述电路图形上形成盖层作为外层组合层；d)使形成了上述盖层的一侧朝向上述内层芯板的一侧，隔着粘接材料在上述内层芯板上层叠上述外层组合层，形成层叠电路基材；e)相对于上述层叠电路基材，朝向上述外层侧的导通孔形成部位，进行激光加工，形成导通孔；f)相对于上述层叠电路基材，将上述外层侧的导通孔形成部位及上述电路图形中的上述导通孔形成部位的开口作为激光遮光用的掩膜进行激光加工，形成导通孔；以及g)对上述导通孔进行导电化处理，实施电解电镀形成通路孔的工序。
4.根据权利要求3所述的在至少一个准外层中具有电缆部的多层柔性布线基板的制造方法，其特征在于，上述内层芯板是具有填充通路结构的层间连接的两面布线基板。
全文摘要
本发明提供一种可廉价且稳定地制造集成度高、具有能够搭载狭小间距CSP的电缆部的多层布线基板的方法。在至少一个准外层中具有电缆部的多层柔性布线基板的制造方法中，包括a)制造内层芯板(8，58)的工序；b)在具有可挠性的两面型铜箔层叠板中的外层侧的导通孔形成部位形成铜箔的开口，并且在上述两面型铜箔层叠板的内层侧形成含有导通孔形成部位的开口的电路图形(10、60)的工序；c)在上述电路图形上形成盖层(22、70)作为外层组合层(23、67)的工序；d)使形成了上述盖层的一侧朝向上述内层芯板的一侧，隔着粘接材料在上述内层芯板上层叠上述外层组合层，形成层叠电路基材(25、73)的工序；e)相对于上述层叠电路基材，朝向上述外层侧的导通孔形成部位，通过上述铜箔的开口进行激光加工，形成导通孔(26、27、28、74、75、76)的工序；f)相对于上述层叠电路基材，朝向上述外层侧的导通孔形成部位，将上述铜箔的开口及上述电路图形中的上述导通孔形成部位的开口作为激光遮光用的掩膜进行激光加工，形成导通孔的工序；以及g)对上述导通孔进行导电化处理，实施电解电镀形成通路孔(29、30、31、77、78、79)的工序。两面型铜箔层叠板可用单面型铜箔层叠板替换。
文档编号H05K3/42GK1972571SQ20061017183
公开日2007年5月30日 申请日期2006年11月1日 优先权日2005年11月1日
发明者松田文彦 申请人:日本梅克特隆株式会社