专利名称：嵌入式电容结构的制作方法
技术领域：
本发明总的来说涉及一种埋入电容结构以及一种制造埋入电容结构的方法。
背景技术：
在设计、工艺和实现用于在电子装置和系统中进行去耦的电源的埋入电容 的过程中，已经提出了各种不同的技术来实现埋入电容。在实现埋入电容的过程 中，就性能和空间利用而言在把埋入电容与电源分配网络相集成方面出现了诸
多限制。例如，在现有技术中一般都需要盲孑L/埋孔(blind/buriedvias),这将导 致工艺上的限制以及增大制造复杂性。此外，在现有技术中， 一般必须分别提 供强电流孔和高频去耦孔，这将导致增大互连和焊点的数目。
通常，在制造期间，实现埋入电容的不同现有技术被设计并限制于特定的 工艺技术，由于缺乏对不同制造工艺技术的适应性，因此这会给现有技术带来 更多的限制。
发明内容
根据本发明的第一方面，提供了一种埋入电容结构，包括主体；至少一 个埋入电容，具有形成于主体之中的第一电极、介质层和第二电极；以及形成 于主体中的至少一个孔电连接；其中至少一个第一和第二电极没有直接电连接
到孔电连接。
该结构还包括主体表面上安装的至少一个分立元件。
分立元件包括集成电路(IC)、电容或IC电容。
至少一个孔电连接基本上形成于分立元件的下面。
直接地电连接到相应孔电连接的电极可被形成为相应孔电连接的分支。
直接电连接到相应孔电连接的一个或多个电极包括该孔电连接的至少一部 分相应捕获焊盘。
相对于相应的孔电连接被对称地或非对称地形成埋入电容。
该结构还包括嵌入于主体之中的至少一个分立电容。
没有直接电连接到孔电连接的电极可用作高频去耦器。
没有直接电连接到孔电连接的电极提供阻尼以抑制由电源层空腔效应引起 的共振。
根据本发明的第二方面，提供了一种制造埋入电容结构的方法，该方法包
括在埋入电容结构的主体中形成至少一个埋入电容，该埋入电容具有第一电 极、介质层和第二电极；以及形成于主体中的至少一个孔电连接；其中至少一 个第一和第二电极没有直接电连接到孔电连接。
该方法包括印刷电路板(PCB)工艺步骤、低温陶瓷共烧(LTCC)工艺步 骤或PCB工艺步骤与LTCC工艺步骤。
根据以下的描述，例如仅结合附图，本发明的实施例将更好地被本领域普 通技术人员所理解并且对本领域的普通技术人员来说很容易明白，其中 图l是根据示例实施例的埋入电容结构的示意剖视图； 图2是根据示例实施例的埋入电容结构的示意剖视图； 图3是根据示例实施例的埋入电容结构的示意剖视图； 图4到10是举例说明根据示例实施例的埋入电容结构的制造的相应示意 剖面图11到14是举例说明根据示例实施例的埋入电容结构的制造的相应示 意剖面图。
具体实施例方式
本发明的实施例提供了一种在电子装置和系统中装配电源去耦电容的埋入
电容的技术。该示例实施例就性能和空间利用而言对电源分配网络实现了系统 级优化。此外，示例实施例对分立无源及有源组件实现了系统级集成。
图1是根据第一示例实施例的埋入电容结构100的示意剖视图。在这个示
例实施例中，多个埋入电容例如102、 104与集成电路(IC) 106形式的分立有 源组件集成。在这个示例实施例中，IC 106经由焊球连接107、 109而连接到孔 110、 112集成在一起。每一个埋入电容(例如104)包括一个电极(例如顶部 电极10S)，所述电极没有物理/直接地电连接到纵向内部连接(即孔110、 112)。 因而，顶部电极108的材料、厚度或者材料与厚度都不同于电源或接地面金属 层(例如114)。
在这个示例实施例中，结构100的主体采取复合层122、 124以及126的形
式。本领域技术人员应当理解，例如取决于用于构造结构100的制造技术，在 不同的实施例中主体可包括不同的层，例如一个或多个层包括以低温陶瓷共烧 技术制造的陶瓷板。根据示例实施例的不同制造工艺的细节将参考图4到14 稍后进行描述。
这个第一示例实施例的另一个特征是埋入电容(例如104)的结构中的捕 获焊盘(例如116)的利用，在这个示例实施例中其具有相对于孔110、 112的 对称或不对称电极。利用捕获焊盘116并且穿过反焊盘区119来形成一个电极 例如118,在这个示例实施例中金属层121提供了一种改进的空间利用。捕获 焊盘典型地用于"固定"孔例如112，以简化连续通孔(through-vias)的构造， 其中孔例如112在单独的部分中或在两个部分中被制造。
所属技术领域的技术人员应当明白，在第一实施例的埋入电容结构100中， 强电流即低频组件可流过孔110、 112并且绕过没有直接电连接于孔110、 112 的相应电极，例如相应埋入电容104的顶部电极108。未直接连接到孔110、 112 的电极(例如顶部电极108)可提供高频去耦的功能。通过把未直接连接到孔 110、 112的电极(例如顶部电极108)选择成电阻性的，或者通过控制沉积厚 度，可提供阻尼来抑制由于电源层空腔效应所引起的共振。
第一示例实施例的另一个特征在于没有微孔(microvia),即不需要盲的或
埋的小直径互连来接触其没有直接电连接到孔110、 112的电极(例如顶部电极
108)，这提高了安全性。
埋入电容结构100的电源分配网络的等效电路包括分布电容元件。这个拓 扑允许埋入电容分别地被加工以满足系统性能要求。
图2显示了根据第二示例实施例的另一个埋入电容结构200的示意剖视图。 在这个示例实施例中，埋入电容例如202、 204放在分立电容206之下。否则， 结构200就与参考图1在上面描述的结构IOO相同。所属技术领域的技术人员 应当明白，分立电容例如206可用来提供中频电源去耦的大容量电容。
在现有技术中，不同电容值的分立电容被紧密地放在一起以抑制由于单个 电容的自谐振所引起的共振，以扩展所得到的结构的操作带宽。在这个示例实 施例中利用多个或大批电容，可使宽带电源去耦网络具有用于提供低频率的大 容量电容的分立电容例如206。高频电容绕过是由示例实施例中的埋入电容例 如204来实现的。
如所属领域技术人员所知的那样，典型的电源分配网络包括三个核心电源 去耦组件低频大容量去耦(nF到mF)、中频去耦(H F )以及高频去耦(nF )。 高频去耦可在芯片内(但是受芯片面积的限制)实现或者被实现为所装配的整 体电容。中频去耦可被实现为所装配的整体电容或以分立电容的形式被实现。 大容量去耦以分立电容的形式被实现。在本发明中，所装配的整体电容起高频 或者中频去耦的作用。前者可被互连到中频及低频分立电容，同时后者可与高 频芯片内的电容及低频分立电容一起被使用。但不论是哪种情况，都会立即提 供宽带电源去耦。
图3a显示了根据第三示例实施例的埋入电容结构300的示意剖示图。在这 个示例实施例中，若干埋入电容例如302、 304与IC 306形式的分立有源组件 集成在一起，且与若干埋入分立电容例如308集成在一起。这个示例实施例尤 其适合于窄板(low profile )分立电容。否则，结构300就与参考图l在上面描 述的结构IOO相同。在不同实施例中， 一个或多个分立电容可位于遍及结构300 上的不同位置之处。
在下文中，描述了不同的制造工艺以制造根据本发明的不同实施例的埋入 电容结构。参考图4到9描述了第一示例的有机制造流程。
在图4中，在双边叠层408上形成底电极例如402、 404、 406的图形。底 电极例如402、 404、 406的材料包括但不限于已在电介质408上预先层压的金 属箔，且在本示例实施例中包括铜。电极例如402、 404、 406可通过铜层的蚀 刻而形成图形。叠层408包括但不限于BT、 FR4、玻璃纤维环氧树脂以及有机 材料。接下来，通过印刷(printing)、旋涂或其他已知技术来沉积高K材料以 形成要形成的埋入电容的介质层部分例如502、 504，如图5中所举例说明的那 样。高K材料包括诸如钛酸钡合成胶之类的陶瓷填充聚合物，其可以被旋涂或 丝网印刷以及在低于大约25(TC的温度下被固化(cured),实现与示例实施例中 的有机基片之间的兼容性。陶质过滤器用于提高示例实施例中的胶的介电常数。
接下来，在图6中举例说明，通过印刷、旋涂或其他已知技术来形成顶部 电极例如602、 604。
然后把附加层700、 702层压到双边叠层408的顶部和底部，如图7和8 中所举例说明的那样。附加层700、 702包括但不限于BT、 FR4、玻璃纤维环 氧树脂以及有机材料。
参考图9，然后利用机械打孔、激光打孔或其他已知技术来打出通孔900、 902。然后对通孔900、 902进行电镀以形成期望的电连接。
现在参考图IO到14来描述另一个示例实施例中的低温陶瓷共烧(LTCC) 技术制造流程。
如图10中所举例说明的那样，孔1000、1002被打出并被填入陶瓷基片1004 中。通过印刷、旋涂或其他已知技术来形成底电极例如1006、 1008的图形。
接下来，如在图11中所举例说明的那样，沉积高K材料以形成要形成的 埋入电容结构的介质层元件例如1102、 1104。高K材料是陶瓷胶(ceramic based paste),其可被丝网印刷以及通过在大于大约80(TC的温度下进行烧结而被固 化。通过印刷、旋涂或其他已知技术来沉积介质层元件例如1102、 1104。
接下来，如在图12中举例说明的那样来形成顶部电极例如1202、 1204。通过印刷、旋涂或其他已知技术来形成顶部电极例如1202、 1204。
然后辅助条层1300被层压在陶瓷基片1004的顶部，如图13和14中所举 例说明的那样，以产生层压基片结构1400。辅助条层1300包括但不限于陶瓷 和玻璃陶瓷材料。多个条可以在室温下同时被机械地层压，继之以在直至大约 90。C的温度下施加等静压。在等静压层压过程期间，在示例实施例中，条被密 封在防水袋中。参考图13和14,条层1300包括孔部分1302、 1304。在每个条 层上，在示例实施例中施加机械穿孔以产生垂直的洞。然后模板填充被用于填 充该洞，借此形成填充孔。
在示例实施例中，在层压步骤期间，那些孔部分1302、 1304不需要被"弯" 到电极结构1202、 1204上方。更确切地说，是条层材料1300嵌入到电极结构 1202、 1204并承受必要的变形，借此降低且最好是避免孔部分1302、 1304上 的变形或张力。孔部分1302、 1304与陶瓷基片1004中所形成的孔部分1306、 1308分别对齐，这种对齐进一步通过捕获焊盘例如1310来简化。
所属技术领域的技术人员应当理解，在参考图4到14来描述的上述示例制 造流程中，可通过重复/添加相应多层工艺步骤而形成多层结构。
本发明的实施例具有与现有技术相比的若干优点，包括例如
-与现有印刷电路板(PCB)和LTCC制造工艺相兼容，包括高容量且低 成本解决方案。
-不需要盲孔/埋孔。
-潜在地改进了安全性和成品率。
-埋入电容的"即插即用"集成，提供设计自由。
-改进电源去耦性能，提高运行速度和带宽。
-小型化。
所属技术领域的技术人员应当明白，在不脱离如所大致描述的本发明的精 神和范围的情况下可对特定实施例中所示的本发明做出许多变化和/或修改。因 此，无论从哪方面来考虑，本实施例都是说明性的而不是限制性的。
例如，应当明白，电极层的形状、布局和尺寸可在不同实施例中进行改变
以满足给定埋入电容结构的特定要求。同样地，电源或接地面金属层以及捕获 焊盘/反焊盘的形状、布局和尺寸可在不同实施例中进行变化以满足给定埋入电 容结构的要求。
权利要求
1.一种埋入电容结构，包括主体；至少一个埋入电容，具有形成于主体中的第一电极、介质层、和第二电极；以及形成于主体中的至少一个孔电连接；其中至少一个第一和第二电极没有直接电连接到该孔电连接。
2. 如权利要求l中所述的结构，更进一步包括主体表面上安装的至少一 个分立元件。
3. 如权利要求2中所述的结构，其中分立元件包括IC、电容或IC与电容。
4. 如权利要求2或3中所述的结构，其中至少一个孔电连接基本上被形成 于分立元件之下。
5. 权利要求1到4中任一个所述的结构，其中直接电连接到相应孔电连接 的电极可被形成为相应孔电连接的分支。
6. 如权利要求5中所述的结构，其中直接电连接到相应孔电连接的一个或 多个电极包括孔电连接的至少部分相应捕获焊盘。
7. 如权利要求5或6中所述的结构，其中相对于该相应孔电连接来对称地 或非对称地形成埋入电容。
8. 如权利要求1到7中任意一项所述的结构，更进一步包括嵌入到主体之 中的至少一个分立电容。
9. 如权利要求1到8中任意一项所述的结构，其中电极没有直接电连接到 起高频去耦器作用的孔电连接。
10. 如权利要求9中所述的结构，其中没有直接电连接到孔电连接的电极 提供阻尼以抑制由电源层空腔效应所引起的共振。
11. 一种制造埋入电容结构的方法，该方法包括在埋入电容结构的主体中形成至少一个埋入电容，该埋入电容具有第一电 极、介质层和第二电极；以及在主体中形成至少一个孔电连接；其中至少一个第一和第二电极层没有直接电连接到该孔电连接。 12.如权利要求ll中所述的方法，其中该方法包括PCB工艺步骤、LTCC 工艺步骤，或PCB工艺步骤与LTCC工艺步骤。
全文摘要
一种埋入电容结构(100)，包括主体；至少一个埋入电容(102，104)，其具有形成于主体中的第一电极(108)、介质层、和第二电极(118)；以及形成于主体中的至少一个孔电连接(110，112)；其中至少一个第一和第二电极(108，118)没有直接电连接到该孔电连接(110，112)。
文档编号H05K3/46GK101189925SQ200680018071
公开日2008年5月28日 申请日期2006年3月23日 优先权日2005年3月24日
发明者乐文肯, 卢志卫, 卫莱莱, 王志昆 申请人:新加坡科技研究局