专利名称：电路板的制作方法
技术领域：
本发明涉及具有多个提供差分信号的支路的电路板。
背景技术：
最近，由个人电脑处理的数据量较大，例如高分辨率的图片，需要对处理能力有所提高。相应地，CPU的时钟频率以较高的速度采样，与外部IC(集成电路)连接的总线，时钟线和数据线排列密集。结果不必要的辐射噪声，例如EMI(电磁干扰)，成为了一个问题。
另外，在数码仪器中，时钟信号和数据信号的谐波元件直接产生不必要的场噪声和传导发射。当由此类信号激发的高频电流进入传输线、印刷板或者系统内的主体时，(非故意的)天线的场效应也会导致不必要的场噪声。为了解决EMI问题，就希望排除不必要的场噪声。
当数据在CPU和多个存储器之间传输或者电子装置驱动显示器时，发射器IC常常驱动多个接收器IC。这时，采用将一条信号线分成(分支)多条支路。在支路中，信号在支路的节点处被反射，并且谐波元件交迭。结果，该谐波噪声就可能导致EMI。
相应地，作为支路，差分信号线(例如传输小幅度差分线的RSDS线(简化回旋差分信号，Reduced Swing Differential Signal))被用来驱动LCD(液晶显示器)。在此方法中，由于电场在一对差分信号线中关闭，EMI降低。另外，作为降低EMI的常规方法，为了防止电场外泄，在电路上安置密封的接地(ground)。举例来说，2003-347692号日本专利公开公报揭示了一种通过通孔来连接密封区域和基板的方法。
简言之，假如在差分信号线中由信号起伏的不平衡而产生一个常见噪声，作为EMI起因的回路电流就会传到地面。此时，来自每一条支路的常见噪声就会交迭，EMI增强。
发明内容
本发明是关于一个具有很多支路能够降低场噪声的电路板。
根据本发明的一个方面，提供一种电路板，包括第一基板，第二基板，和第三基板；所述第一基板包括提供一对差分信号的发射器IC；一对总线，每条都具有接收所述一对差分信号的接点；和所述一对总线的一端电连接的终止寄存器；以及N对第一支路，所述N对支路的各条都由所述一对总线分出；所述第二基板包括N对第二支路，所述N对第二支路的各条都和所述N对第一支路的各条电连接；以及所述第三基板包括N单元接收器IC，所述N单元接收器IC的各个单元和所述N对第二支路的各条电连接；其中，所述第一支路的共模阻抗Z1和第二支路的共模阻抗之间的关系是0.8*Z1≤Z2≤1.2*Z1。
图1是根据本发明的第一实施例的电路板的平面图；图2A，2B和2C是图1中第一电路板的三个绝缘层的平面图；图3A，3B和3C是图1中的电路板的横截面图；图4是图1中电路板的电路模块图；图5是对照例的电路板平面图；图6A，6B和6C是图5中第一电路板的三个绝缘层的平面图；图7A，7B和7C是图5中的电路板的横截面图；图8是根据本发明的第一实施例的在接地电极层有高频电流的电路板的平面图；图9是根据对照例的在接地电极层有高频电流的电路板的平面图；图10表示第一实施例和其对照例的场强水平分量对频率的依赖关系；图11表示第一实施例和其对照例的场强垂直分量对频率的依赖关系；图12是根据本发明的第一修改例的电路板的平面图；图13是根据本发明的第二修改例的电路板的平面图；图14A，14B和14C是图13中第一电路板的三个绝缘层的平面图；图15是根据本发明的第二实施例的电路板横截面图；图16A，16B和16C是图15中第一电路板的三个绝缘层的平面图；图17A，17B和17C是根据本发明的第三实施例的第一电路板的三个绝缘层的平面图；图18时对比多点式线路电路板的网格接地电极层(meshed ground electrode layer)的平面图；图19是根据本发明的第四实施例的电路板平面图；图20A，20B和20C是图19中第一电路板的三个绝缘层的平面图；图21是根据本发明的第四实施例的在接地电极层有高频电流的电路板的平面图。
具体实施例方式
下面将结合附图来解释本发明的各个实施例。本发明并不局限于以下实施例。
(第一实施例)下面解释第一实施例。图1是第一实施例的电路板100的平面图。特别地，在第一基板110和第二基板120上显示了第一绝缘层111和122。图2A，2B和2C是第二绝缘层112，第三绝缘层113和第四绝缘层114的平面图。图3A，3B和3C是图1中电路板100在A1-A2，B1-B2和C1-C2处切割得到的横截面图，A1-A2，B1-B2和C1-C2代表共面线，微条状线和条状线。
电路板100包括第一基板110，第二基板120(120(1)～120(N))，以及第三基板130。此处，“N”代表支路的数量。在图1中，“N”是6。但是支路的数量不限于6。同样的下文中“N”代表支路数。
举例来说，该第一基板110是印刷基板。如图1中所示，2A～2C和3A～3C，该第一基板110包括第一绝缘层111，第二绝缘层112，第三绝缘层113，第四绝缘层114，保护层115，电源电极层(电源面)116，接地电极层(地面)117，驱动IC141，差分信号线142，差分信号总线143(143a，143b)，终止寄存器144，信号支线145(145(1)～145(N))，电源线146，电源支线147(147(1)～147(N))，以及接地线148(148(1)～148(N))。
第一，第二，第三和第四绝缘层111～114用于在保持各层之间隔绝时的多重布线。在第一绝缘层111上置有具有信号支线145的层，电源支线147，以及接地线148。在第二绝缘层112上设置有具有电源电极层116的层和电源线146。在第三绝缘层113上设置有具有差分信号总线143a的层。在第四绝缘层114上设置有接地电极层117。这样，为了防止由线路交叉引起的短路，有沿水平方向信号线的层不同于有沿垂直方向信号线的层。
该保护层115从外部保护第一绝缘层111上的线路(比如差分信号线142和差分信号总线143b)。为了向接收器IC(下文解释)提供电源，该电源电极层116置于第二绝缘层112上。为了调整在第一基板110上的共模阻抗，电源电极层116不置于差分信号线(差分信号总线143和信号支线145)底下。
为了使接收器IC接地，接地电极层117置于第四绝缘层114上。而且，接地电极层117通过共模噪声减小来自信号支线145的场。因为一对差分信号线145传输不同的差分信号，接地电极层117并不总是有必要传输信号。然而，共模噪声可能有波形起伏的不平衡而产生。该共模噪声经常从一个小电流激发一个大场。相应的，为了减小该场，接地电极层117朝向信号支线145。
为了驱动接收器IC，其驱动IC141(发射器IC)置于第一绝缘层上。该驱动IC141具有输出差分信号的一端并作为差分信号输出元件。来自驱动IC141的输出信号，例如是基于预定时钟频率的数字波形。差分信号线142是一对邻近平行排布的线路。为了连接驱动IC141和差分信号总线143a，差分信号线142设置于第一绝缘层111上。
差分信号总线143(143a，143b)是一对相邻平行排布的线路，即总线将差分信号岔开传输到信号支线145。差分信号总线143a和143b分别设置于第三绝缘层113和第一绝缘层111上，这两层由通孔相互连接。在第一实施例中，如图1和图2B所示，用于连接差分信号线142的连接点在差分信号总线143a的右侧边缘。
如图1所示，终止寄存器144置于第一绝缘层111上并连接于差分信号总线143b的左侧边缘。通过终止该差分信号总线143b，差分信号总线143边缘部位对信号的反射减少。如下文所解释的，如果除了边缘部分之外差分信号线142和差分信号总线143连接，终止寄存器144分别设置于差分信号总线143的两侧。
分支信号总线145(145(1)～145(N))作为连接差分信号总线143和接收器IC131的线路设置在第一绝缘层111上。N对信号支线145分别对应N对差分输入端排布。
如图2A所示，电源线146作为连接电源电极层116和电源支线147的线设置于第二绝缘层112上。电源支线147(147(1)～147(N))作为连接电源线146和接收器IC131的线设置于第一绝缘层111上。N条电源支线147分别相应N个接收器IC131而排布。接地线148(148(1)～148(N)置于第一绝缘层111上并通过中空通道连接于接地电极层117。接地层148将接收器IC131和接地电极层117连接起来。
第二基板120(120(1)～120(N))例如是FPC(柔性印刷电路板，Flexible Printed Circuit)板，并有绝缘层121和保护层122在它们之间设置有信号支线125(125(1)～125(N))，电源支线127(127(1)～127(N))，以及接地线128(128(1)～128(N))。第二基板120没有接地电极层，这点不同于第一基板110。如果该第二基板120有接地电极层，第二基板的厚度增加。这样第二基板就无法弯曲。
N对信号支线125分别连接于N对信号支线145。电源线127将电源支线137和电源支线147电连接。接地线128将接地线138和接地线148电连接。
第三基板例如是玻璃基板，其上设置有接收器IC131(131(1)～131(N))，信号支线137(137(1)～137(N))，以及接地线138(138(1)～138(N))。
接收器IC131例如是液态驱动IC，并在第三基板130上由COG(玻璃上芯片)来实现。COG是在玻璃基板(第三基板)上直接实现半导体芯片(接收器IC131)的方法。
信号支线135将接收器IC131和信号支线125电连接。电源支线137将接收器IC131和电源支线127电连接。接地线138将接收器IC131和接电线128电连接。
来自驱动IC141的信号通过差分信号总线143和信号支线145，125和135传输到接收器IC131。然后信号通过接地线138，128和148在接地电极层117终止。
差分信号总线143相应N单元接收器IC131分成N对信号支线145和125。电流依据这些信号支线145和125的特征阻抗传输。
(等同电路模型)图4表示电路板100的等同电路模型。在图4中，差分信号总线143的共模阻抗为Z1xco，而信号支线145，125和135的共模阻抗分别为Z1yco，Z2co和Z3co。这样，为了减小来自电路板100的场，应满足以下表达式(1)0.8×Z1yco≤Z2co≤1.2×Z1yco…………………………(1)共模阻抗是在共模电流在一对差分信号线(差分信号总线143和信号支线145)上流动时的阻抗。而差分阻抗是在差分电流在一对差分信号线上流动时的阻抗。一般来说，反射发生在共模阻抗不连续的边界处，并且反射回来的电流的不连续分量流到接地(接地电极层117)上。在第一实施例中，通过满足表达式(1)，来自信号支线145和信号支线125之间的边界的反射减小了，从而反射回来流到接地电极层117上的电流也就变小了。从而，在电路板100内的谐振被压制并且来自电路板100的场减小了。
(对照例)下面将对比对照例来解释第一实施例的功用。图5是对应图1的对照例的电路板100X的平面图。图6A～6C是对应图2A～2C的第一基板110X的第二绝缘层112～第四绝缘层114的平面图。图7A～7C是图5中电路板100X沿对应图3A～3C的A1-A2，B1-B2和C1-C2切割的横截面图。
电路板100X包括第一基板110X，第二基板120(120(1)～120(N))，以及第三基板130。如图7B和7C所示，该电路板100X由四层组成，信号层置于第一和第四层上，电源层置于第二层上，以及接地层置于第四层上。特别的，如图6A所示，电源层是第二层的整个区域。另一方面，如图2A所示，在第一实施例的电路板100中，电源层置于第二层的部分区域之上。
如上所述，在电路板100X中，电源电极层(电源面116X)直接置于差分信号线(差分信号总线143和信号支线145)底下。除此之外电路板100X和第一实施例的电路板100是相同的。相应的，省略的具体描述。
在差分阻抗中，差分电流在一对差分信号线(信号支线145)之间流动，并且电力线在该对差分信号线之间闭合。从而，接地面(接地电极层117)的设置不影响。另一方面，在共模阻抗中，共模电流在一对差分信号线(信号支线145)之间流动，并且电力线在差分信号线和接地面(接地电极层117)之间生成。从而，该共模阻抗随着差分信号线和接地面之间的距离而大大改变。
通过使用谱域方法的仿真器，计算该对照例的差分阻抗和共模阻抗。例如，在图7A中，信号支线125的宽度w1是100μm，接地线128的宽度w2是100μm，一对信号支线125之间的距离d1是110μm，信号支线125和接地线128之间的距离d2是110μm，且该绝缘层121是聚酰亚胺(polyimide)(相对介电常数为ε＝3.3)。这样，差分阻抗Z2df为144Ω，而该共模阻抗Z2co为87Ω。
在图7B中，信号支线145的宽度w3是100μm，一对信号支线145之间的距离d3是100μm，而沿信号支线145和接地电极层117的厚度方向的距离t3是180μm。这样，该差分阻抗Z1ydf为99Ω，而共模阻抗Z1yco为49Ω。
在图7C中，信号支线143的宽度w4是100μm，一对信号支线143之间的距离d4是100μm，沿信号支线143和接地电极层116X的厚度方向的距离t4是180μm，而沿信号支线143和接地电极层117的厚度方向的距离t5是180μm。这样，差分阻抗Z1xdf为79Ω，而该共模阻抗Z1xco为32Ω。
图8是本实施例的电路板100的平面图，其中由共模阻抗的不连续性在接地电极层117上产生高频电流。首先解释共模阻抗不连续性带来的常见问题。来自驱动IC141的信号S0由信号支线145(6)分成为S06。通过在信号线(信号支线145和125)之间反射信号S06，产生返回电流S16并流到接地线128(6)和接地电极层117。
简言之，如果第一基板110的共模阻抗Z1yco不同于第二基板120的共模阻抗Z2co，信号就会在基板110和120之间的边界上被反射。结果，返回电流第二基板120的接地线128和第一基板110的接地电极层117上流动。
在该对照例中，在第一绝缘层111上的信号支线145和第二绝缘层112上的电源电极层116X交叠。返回电流(由在信号支线145和125的共模阻抗的不连续性产生)流到电源电极层116X上。相应的，在第二绝缘层112(电源电极层116X)和第一基板110的第四绝缘层114(接地电极层117)上就产生了沿水平方向的电流梯度。电流梯度产生于所有六对信号支线145上，并被总合起来。从而，大的高频电流在电源电极层116X上流动，并且在所有电路板100X上发生λ/4谐振的几率较高。
(第一实施例和对照例之间的对比)在第一实施例中，已解释了减小场强的机制。在图3A中，信号支线125的宽度w1是100μm，接地线128的宽度w2是100μm，一对信号支线125之间的距离d1是110μm，信号支线125和接地线128之间的距离d2是110μm，且该绝缘层121是聚酰亚胺(相对介电常数为ε＝3.3)。这样，差分阻抗Z2df为144Ω，而共模阻抗Z2co为87Ω。
如图3B和3C所示，该电路板100由四层绝缘层组成，信号层置于第一和第四层上，电源层置于第二层的一部分上，以及接地层置于第四层上。在(第一实施例)电路板100的第二绝缘层112上设置电源层的一部分不同于(对照例)电路板100X的第二绝缘层112上的设置电源层的全部。
在图3B中，信号支线145的宽度w3是100μm，一对信号支线145之间的距离d3是110μm，而沿信号支线145和接地电极层117的厚度方向的距离t3是180μm。此时，差分阻抗Z1ydf为105Ω，共模阻抗Z1yco为82Ω。
在图3C中，信号支线143的宽度w4是100μm，一对信号支线143之间的距离d4是110μm，而沿信号支线143和接地电极层117的厚度方向的距离t5是180μm。此时，差分阻抗Z1xdf为79Ω，共模阻抗Z1xco为43Ω。
简言之，共模阻抗根据线路结构的差异变化。在第一实施例和其对照例中，电源电极层116的安置部分是不同的。相应的，第一实施例和其对照例的共模阻抗Z1yco和Z1xco也不同。在第一实施例中，在第一基板110上的信号支线145的共模阻抗(图3B)接近于在第二基板120上的信号支线125的共横阻抗(图3A)。
如上所述，该第二基板120部不包括对应第一基板的电源电极层116和接地电极层117的电极层(特别的，面对信号支线125的导电层)。在第一实施例中，电源电极层116置于第二绝缘层112上，并且不和第一绝缘层145的信号支线145交叠。从而，在第一实施例中，通过使第一基板和第二基板的阻抗的决定因素一致(电源电极层116和接地电极层117影响减低)，第一基板的共模阻抗变得接近于第二基板的共模阻抗。
图9是对照例的电路板100X的平面图，其上由共模阻抗的不连续性在接地电极层117上产生高频电流。在图9中，信号支线125，接地线128，以及电源支线127平行排布于第二基板120上。因为第二基板120没有面向信号支线125的接地，所以由信号支线125的共模阻抗的不平衡而产生返回电流，并流入接地线128。图9的虚线代表返回电流。
第二基板120的层结构不同于第一基板110的层结构。差分阻抗和共模阻抗的不连续性发生于第二基板20和第一基板110X之间的边界处。对应于在第二基板120上信号支路125的共模电流，产生自共模阻抗不连续性的返回电流流到第二基板120的接地线128上，并流到第一基板110X的接地电极层117上。
对应于六对信号支路135(1)～135(6)，流到接地电极层117上的共模电流在第一基板110X和第二基板120之间存在边界部分的边缘，并几乎在六个支部同时产生。共模电流从接地线的主要部分流向差分信号线。相应的，共模电流是沿着和差分信号总线143b的方向相同的水平方向产生的。在图9中，共模电流在接地面上的虚线(由在第一基板110X上的水平边缘线表示)一起产生。从而，接地电流路径较长，并且共模电流影响电源面。
共模电流也可以由在差分信号总线143b的波形起伏而产生。这样，电源面(在第二绝缘层112上)和接地面(第四绝缘层114上)被堆叠(交叠的)差分信号总线143b(在第一绝缘层111上)底下，并且返回电流流到电源面和接地面上。如果共模阻抗的不连续性发生于第一基板110X和第二基板120之间，电流将在电源面和接地面的边缘部分和中央部分流动。从而，形成大高频电流回路，从而会产生大的不必要的电磁场噪声。
在图8中，以图9中相同的方式，信号支路125，接地线128，以及电源支路127平行排布于第二基板120上。如上所述，第二基板120的层结构不同于第一基板110的层结构。然而，在第一实施例中，第二基板的共模阻抗几乎等同于第一基板110的共模阻抗。这样，在图8中，在第二基板120和第一基板110之间的边界，不产生在边缘部分沿水平方向(画于图9中)的返回电流。
如图8中的第一基板110中所示，接地电流平行于差分信号总线143a流动，并且连续地连接到差分总线143b的接地面的返回电流路径。这样，在图8中的高频电流回路小于图9中的回路。相应的，在图8中不必要的电磁场噪声减小了。特别的，如图10和图11所示(下文解释)，在共振频率200MHz处电磁场噪声大大的减小(基板的纵向是λ/4)。
在第一实施例中，不发生由信号支路145和125之间的不连续阻抗带来的反射，并且不产生返回电流(沿水平方向的高频电流)。换句话说，在第一基板110上在差分信号总线143沿水平方向和信号支路145沿垂直方向，不产生沿水平方向的高频电流梯度。相应的，在电路板100上不发生谐振，且场强减小。
图10和图11分别代表根据第一实施例和对照例场强的水平分量和垂直分量对频率的依赖关系。在图10和图11中，实线代表第一实施例，而虚线代表对照例。通过图10和图11中的实线和虚线的比较，在第一实施例中，水平方向和垂直方向的场强在200MHz处大大的减小。
在第一实施例和对照例中，第一基板110的长度L0为160mm，相对介电常数ε为4.8。这样，λ/4谐振的谐振频率f由以下表达式表示f=V/λ]]>=(3×108/4.8)/(0.16×4)]]>=214MHz]]>V信号在线路上的传输速度λ信号的波长如上所述，在第一实施例中，当第一基板110(差分信号总线143)的长度L0是λ/4谐振减小。200MHz的附近频率对应于由驱动IC141输出的差分信号的时钟频率的六次谐波。这样，对具有低次(低于十次)谐振分量作为噪声源的频带场强的减小是有效的。为了减少λ/4谐振，应使信号支路145和125的共模阻抗相匹配，特别的在信号支路145(6)和125(6)。
(第一修改例)在第一实施例中，解释了支路比例为6∶0(差分信号线源被置于电路板的边缘部分)。简言之，差分信号线142被连接于差分信号总线143a，并且差分信号总线143(143a，143b)和该差分信号线142作为整体包括一对差分信号线。在这个支路位置6∶0中，信号的反射量根据信号支路145的支路位置而不同。从而，沿水平方向的场强倾向于很大。
图12是根据第一实施例的第一修改例的电路板100A平面图。在图12中，差分信号线142到差分信号总线143的连接位置被置于信号支路145的中间支路位置。这叫做分支比率3∶3(差分信号线源被置于电路板的中央部分)。这样，由于差分信号线142的连接位置，信号支路的支路位置有高对称性。即使某个信号在每个支路位置被反射，来自右侧和左侧的反射抵消，并且沿水平方向的场强变小。相应的，比起支路比率6∶0，λ/4谐振难以发生，且在低频侧的场强被抑制。
通过匹配信号支路145和125的共模阻抗来减小场强的方法对任何支路比率6∶0，5∶1，4∶2，3∶3都是有效的。总的来说，支路比率N∶0，(N-1)∶1，……，(N-K)∶K，……，N/2∶N/2，……，0∶N，都是可用的。
(第二修改例)图13是根据第一实施例的第二修改例的电路板100B的平面图。图14A～14C是对应于图2A～2C第一基板110B的第二绝缘层112～第四绝缘层114的平面图。在第二修改例中，电源电极层116B被置于第二绝缘层112上且不和第一绝缘层111的接地线148交叠。电源电极层116B被置于第二绝缘层112上且和第三绝缘层113的差分信号总线143a交叠。而且，第一实施例的电源线146被省略了。电源支路147直接连接于电源电极层116B。
接下来，图14A～14C将被详细解释。差分线往往不仅包括时钟线而且还包括数据线，并且几对差分线路往往被置于第一基板110上。这样，如果电源层没有被置于差分信号总线143a和信号支路145之间，这些线路之间的耦合和串扰就会发生。这个串扰会变成信号线149的噪声源，作为EMI的致因。如图14A中所示，通过将电源电极层116B设置于差分信号总线143b和信号支路145(6)之间，该耦合可被消除从而减小这种干扰。
然而，在第二修改例中，电源电极层116B被置于第二绝缘层112上，且不和接地线148交叠，并且第一基板110B和第二基板120之间的共模阻抗的不连续性被消除。相应的，在接地面上沿水平方向的返回电流(由在基板边缘的阻抗不连续性)可以被减小。
对于从第一基板110B到第三基板130的电源，比较在图14A中的电源层和图2A中的电源。在图14A中电源比图2A中的电源更接近第一基板110的边缘部分，并且不和差分信号总线143b交叉。相应的，可以通过沿第二基板120的电源支路127的孔从电源电极层116B处提供电源。
在第一实施例中，电源电极层116被置于第二绝缘层112上且不和差分信号总线143和信号支路145交叠。这样，可能由差分信号总线143和信号支路145之间的干涉而带来传输噪声。然而，在第二修改例中，电源电极层116B被置于第二绝缘层112上且和差分信号总线143和信号支路145交叠。相应的，差分信号总线143和信号支路145之间的干涉就被减小了，且由在第一基板110B的边缘部分上的高频电流的增加带来的λ/4谐振减小。
(第二实施例)接下来解释第二实施例。图15是根据第二实施例的电路板100C的第一基板110C的截面图。图16A～16C是第一基板110C的第二绝缘层112到第四绝缘层114的平面图。在第二实施例中，接地电极层117被置于第一基板110C的最外层，并且第五绝缘层(绝缘体)118被置于第四绝缘层114和接地电极层117之间。
接地电极层117被置为该第一基板110C的最外层。相应的，接地电极层117起到保护第一基板110C不受外部噪声干扰的密封层的作用。而且，将第五绝缘层(电介质)118置于第四绝缘层114和接地电极层117之间延长了信号支路145和接地电极层117之间的距离t3a。结果，信号支路145的共模阻抗Z1yco增加了，并且表达式(1)的条件可以轻易满足。
在第一实施例中，电源电极层16被置于第二绝缘层112上且不和信号支路145交叠，而接地电极层117被置为离信号支路145最远的一层。从而，信号支路145的共模阻抗Z1yco大致等于信号支路125的共模阻抗Z2co。
然而，如果第一基板110是薄的，即使接地电极层117被置为第一基板110的最外层，对阻抗匹配可能不充分。简言之，信号支路145的共模阻抗Z1yco比信号支路125的共模阻抗Z2co小。另一方面，在第二实施例中，通过将接地电极层117置于厚度超过完成的(accomplished)第一基板的厚度的外部位置，表达式(1)可以满足。
(第三实施例)接下来解释第三实施例。图17A～17C是根据第三实施例的电路板100D的第一基板110D的第二绝缘层112到第四绝缘层114的平面图。图18是对比信号支路145的网格接地电极层117B的平面图。电路板100D的上端面和图1中第一实施例一样。相应的，省略了此上端面的图。
在第三实施例中，接地电极层被分成两个区域(非网格接地电极层117A和网格接地电极层117B)。网格状接地电极层117B和信号支路145交叠。通过对接地电极层的至少一部分网格化，可以调整信号支路145的共模阻抗Z1yco。
网格接地电极层117B包括开口部分51和导电部分52。简言之，通过设置多个开口部分51，接地电极层被分格。另一方面，导电部分52作为沿两个方向A1和A2的交叉部分。简言之，在导电部分52上，沿不同于信号支路145的方向A0的A1和A2两个方向的电流可以传导。换句话说，在网格接地电极层117B上限制电流沿信号支路145的方向A0传导，实现导电部分52的线路方向A1和A2。
第三实施例的方法对即使接地电极层被置为离信号支路145最远的外层信号支路145的共模阻抗Z1yco不满足表达式(1)的情况有效。如果信号支路145的共模阻抗Z1yco比信号支路125的共模阻抗Z2co大得多，通过将接地电极层117设为第一基板110的内层，可以减小共模阻抗Z1yco。
另一方面，可以通过延长信号支路145和接地电极层117之间的距离或者对接地电极层117网格化来实现增加共模阻抗Z1yco。网格接地电极层117B的共模阻抗Z1yco是导电部分52和开口部分51的平均值。相应的，通过调整在钻孔接地电极层117B上的导电部分52的线路(线路间距)之间的宽度，可以适当设置共模阻抗Z1线路方向A0(由A1和A2方向构成的矩形对A0方向是一个菱形)。例如，线路方向A0和A1及线路方向A0和A2之间的角度分别为45度。从而，到接地面上的返回电流的返转(wraparound)减小。
(第四实施例)接下来解释第四实施例。图19是根据第四实施例的电路板100E的平面图。图20A～20C对应于图2A～2C的第一基板110E的第二绝缘层112到第四绝缘层114的平面图。
在第四实施例中，比起图1中的第一实施例有两个不同的方面。第一，在第一基板110E上的信号支路145E的线长L较短。换句话说，差分信号线143b邻接于第一基板110E的边缘部分。第二，如图20A中所示，电源极层116E被置于第二绝缘层112的所有区域。
参考图21来解释返回电流的流向。如图21中所示，电流S36沿水平方向通过第一基板110E和第二基板120之间的共模阻抗的不连续性在第一基板110E的边缘部分上流动。如果在差分信号总线143上的信号起伏的不平衡产生共模电流，返回电流在差分信号总线143正下方的接地面上流动。
在第四实施例中，第一基板110E和差分信号总线143之间的距离L缩短了。这种情况下，由在边缘的共模阻抗不匹配引起的电流的位置几乎和原始在差分信号总线143下流动的电流的位置相匹配。从而，沿水平方向高频电流的回路区域减小。对于较小的高频电流回路，谐振频率转变为高频，且场强变小。
对于边缘部分和差分信号总线143之间的距离L，该距离L设定使得其接地面足够覆盖至少差分信号总线143的电磁场的分布区域。例如，差分信号总线143可设置在相距差分信号总线143之间的空间五倍大的空间的位置。
如上所述，在这些实施例中，为了减小不必要的常噪声要减小由共模阻抗的不连续性带来的反射。特别的，通过减小在第一基板110边缘部分的信号反射，在接地面117的边缘部分高频电流梯度被压制。结果，在第一基板110上的谐振和不必要的常噪声被减小。
通过对信号支路145，125，135和接收器IC131的共模阻抗进行匹配，信号反射被压制。然而，在接收器IC131的输入部分，共模阻抗(包括衬垫(pad)部分和输入能力)的匹配困难。如果信号反射发生在接收器IC131的输入部分，可能在差分信号线142，差分信号总线143，以及信号支路145，125和135的全部线路长度上发生谐振。而且，如果谐振频率在来自驱动IC141的差分信号的时钟频率的十次以内。在这种情况下，最低次的谐振视为λ/2，电流在驱动IC141为最大值在接收器IC131为最小值。
在信号支路145的线长度长且谐振频率相对较低的情况下，在图12中分支比率3∶3是有效的。而且，即使信号支路的线长度短，在驱动IC141和接收器IC131之间的距离(在六个接收器IC中与驱动IC的最远距离)是长的且谐振频率相对较低，在图1中的分支比率6∶0是有效的。
权利要求
1.一种电路板，其特征在于，包括第一基板，第二基板，和第三基板；所述第一基板包括提供一对差分信号的发射器IC；一对总线，每条都具有接收所述一对差分信号的接点；和所述一对总线的一端电连接的终止寄存器；以及N对第一支路，所述N对支路的各条都由所述一对总线分出；所述第二基板包括N对第二支路，所述N对第二支路的各条都和所述N对第一支路的各条电连接；以及所述第三基板包括N单元接收器IC，所述N单元接收器IC的各个单元和所述N对第二支路的各条电连接；其中，所述第一支路的共模阻抗Z1和第二支路的共模阻抗之间的关系是0.8*Z1≤Z2≤1.2*Z1。
2.根据权利要求1所述的电路板，其特征在于，所述第一基板包括相互堆叠的第一绝缘层和第二绝缘层，以及所述N对第一支路被设置于所述第一绝缘层上，进一步包括设置在所述第二绝缘层的一个区域上的电源层，该区域不与所述第一绝缘层上的所述N对第一支路交叠。
3.根据权利要求2所述的电路板，其特征在于，进一步包括设置于所述第二绝缘层上的电源线，该电源线和所述电源层电连接；以及N条设置于所述第一基板上的第一电源支线，所述N条第一电源支线的每一条都从所述电源线电分支出来。
4.根据权利要求2所述的电路板，其特征在于，所述第一基板包括各自与所述第一绝缘层及所述第二绝缘层堆叠的第三绝缘层和第四绝缘层，，以及所述一对总线被设置于所述第三绝缘层上，进一步包括设置于所述第四绝缘层上的接地层。
5.根据权利要求4所述的电路板，其特征在于，所述第二绝缘层的区域不和所述第三绝缘层上的所述一对总线交叠。
6.根据权利要求5所述的电路板，其特征在于，进一步包括N条设置于所述第一绝缘层上的第一接地线，所述N条接地线每一条都和所述第四绝缘层上的接地层电连接。
7.根据权利要求1所述的电路板，其特征在于，所述第二基板没有面对所述N对第二支路的导电层。
8.根据权利要求3所述的电路板，其特征在于，进一步包括N条设置于所述第二基板上的第二电源支路，所述N条第二电源支路的每一条都有和所述N条第一电源支路的各条相互电连接的一端，以及和所述N单元接收器IC的电连接的另一端。
9.根据权利要求6所述的电路板，其特征在于，进一步包括N条设置于所述第二基板上的第二接地线，所述N条第二接地线的每一条都有和所述N条第一接地线的各条相互电连接的一端，以及和N单元所述接收器IC电连接的另一端。
10.根据权利要求1所述的电路板，其特征在于，所述发射器IC设置于所述第一绝缘层的端部到所述N对第一支路。
11.根据权利要求1所述的电路板，其特征在于，所述发射器IC设置于所述第一绝缘层的中央部分到所述N对第一支路。
12.根据权利要求11所述的电路板，其特征在于，进一步包括另一个电连接于所述第一绝缘层上的所述一对总线的另一端的终止寄存器。
13.根据权利要求6所述的电路板，其特征在于，所述第二绝缘层的所述区域至少不与所述第一绝缘层上的所述N对接地线交叠。
14.根据权利要求1所述的电路板，其特征在于，所述第一基板包括多个相互堆叠的绝缘层，进一步包括设置于所述多个绝缘层的最外表面上的接地层。
15.根据权利要求4所述的电路板，其特征在于，所述接地层包括与所述第一绝缘层上的N对第一支路交叠的网格区域。
16.根据权利要求15所述的电路板，其特征在于，所述网格区域包括沿不同于所述N对第一支路的线路方向的预定方向设置的多个开口部分。
17.根据权利要求16所述的电路板，其特征在于，所述预定方向和所述线路方向之间的夹角为45度。
18.根据权利要求2所述的电路板，其特征在于，所述那对总线设置在相距所述第一基板的边缘至少为所述这对总线之间的距离的五倍以上的位置。
19.根据权利要求18所述的电路板，其特征在于，所述N对第一支路的线长度至少是所述一对总线之间的间隔的五倍。
20.根据权利要求18所述的电路板，其特征在于，所述电源层设置于所述第二绝缘层的整个区域。
全文摘要
发射器IC被置于第一基板上。该发射器IC提供一对差分信号。一对总线被置于第一基板上。该对总线每个有一个连接来接收该对差分信号。终止寄存器被置于第一基板上。该终止寄存器与该对总线的一端电连接。N对第一支路被置于第一基板上。N对第一支路的每一对都是从该对总线分支出来。N对第二支路被置于第二基板上。N对第二支路的每一对都与N对第一支路一一电连接。N单元接收器IC被置于第三基板上。N单元接收器IC的每一个都和N对第二支路的每一对一一电连接。第一支路的共模阻抗Z1和第二支路的共模阻抗之间的关系是0.8*Z1≤Z2≤1.2*Z1。
文档编号H05K1/14GK101052274SQ20071008774
公开日2007年10月10日 申请日期2007年3月9日 优先权日2006年3月10日
发明者高木亚矢子 申请人:株式会社东芝