专利名称：电磁能隙架构的改良方法与应用此方法的多层板架构的制作方法
技术领域：
本发明涉及一种电磁能隙(EBG)架构的改良方法与应用此方法的多层 板架构，其能形成涵盖宽频段的能隙且更能防止噪声的产生。
背景技术：
在多层电路板中，由于电源层(power plane)与接地层(groimd plane)可能 形成共振腔(cavity resonators)。所以在高速应用中，电源层/接地层可能会有 噪声产生，此噪声将可能使得电源层/接地层不会是等电位面，也就是说，此 噪声将造成电源层/接地层的某些位置的电压值变动。比如，当将接地层当成 信号或电子元件的电位参考面时，如果电位参考面的电压值变动超出可容忍 范围，则可能会造成电子元件或电路无法正常工作，甚至导致整个系统无法 正常工作。
此外，信号线从驱动端(driver)连接到接收端(receiver)的过程中，可能会 有信号利用导孔(via)从某一信号层换到另一信号层。如此的话，进行换层的 信号将会穿过电源层与接地层。
话，此信号的能量会被此共振腔所吸收。被吸收的能量会在电源层/接地层形 成噪声。此噪声会在整个电源层/接地层上传递，而对其它进行信号换层的信 号线造成干扰，造成信号质量的降低。甚至可能使整个系统的时序(timing) 出现问题，更有可能导致系统无法正常工作。
目前，可利用电磁能隙(EBG, Electromagnetic BandGap)架构来解决上述 问题。利用EBG架构，可设计出能隙(Bandgap)，让噪声无法在此能隙内传 递。
发明内容
本发明提供一种电磁能隙(EBG)架构的改良方法与应用此方法的多层 板架构，其所形成的能隙可以涵盖宽频段，故更能防止噪声的产生。本发明的一范例提出一种改良EBG架构的方法，包括提供一多层板， 其具有至少一 EBG单元；测量该EBG单元在特定频带内的最大输入阻抗值， 此最大输入阻抗值所对应的频率即为共振频率点，据此以决定一电容值；测 量该EBG单元在该特定频带内的最小输入阻抗值，并取该最大输入阻抗所 对应的对数值与该最小输入阻抗所对应的对数值，据此决定一电阻值；以及 并联具该电容值与该电阻值的电子元件至该EBG单元。
本发明的另一范例提出一种利用上述方法所得到的具EBG架构的多层 板架构，包括第一信号层；第二信号层；电源层，介于该第一与第二信号 层之间；接地层，介于该第一与第二信号层之间；以及将由上述方法所决定 的至少一个该电子元件，配置于该第一信号层的表面上，该电子元件分别通 过第一导孔与第二导孔而电性耦接至该电源层与该接地层。其中该电源层与 该接地层之一更具有至少一个该EBG单元，且该电子元件的配置位置位于 该EBG单元的位置。
本发明的又一范例提供一种利用上述方式所得到的具EBG架构的多层 板架构，包括第一信号层；第二信号层；电源层，介于该第一与第二信号 层之间；接地层，介于该第一与第二信号层之间；以及将由上述方法所决定 的至少一个该电子元件，内埋于该电源层与该接地层之间；其中该电源层与 该接地层之一更具有至少一个该EBG单元，且该电子元件的内埋位置位于 该EBG单元的位置。
本发明可以改良EBG架构的能隙，使其涵盖更多频带，加强噪声阻隔 能力。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合 附图，作详细il明如下。
图la显示根据本发明第 一实施例的多层板的剖面图。
图lb显示此多层板的接地层的示意图。
图lc显示此多层板的电源层的示意图。
图ld显示此多层板的电源层的EBG单元的示意图。
图le是图ld的放大图。
图lf与图lg显示本实施例的电子元件的两种实施方式。图2显示插入损失(insertion loss)的特征曲线图。 图3显示输入阻抗的特征曲线图。
图4显示根据本发明第 一 实施例的另 一种多层板架构的剖面图。 图5显示根据本发明第二实施例的改良EBG架构的流程图。
具体实施例方式
以下的叙述将伴随着实施例的图示，来详细对本发明所提出的实施例进 行说明。在各图示中所使用相同或相似的参考标号，是用来叙述相同或相似 的部分。须要注意的是，图示都已经精简过而不是精确的比例。另外，以下 的披露的技术，仅以适当和清晰为目的，而例如上、下、左、右、在上方、 在下方、在以上、在以下、较低、在背面、在前等方向性之用词，都仅用来 表示所伴随之图示。本发明相关领域的技术人员当知，这些方向性的用词不 应用来限定本发明的精神。
在lGHz以下，现有的电磁能隙(EBG)架构反而更容易有噪声产生和 噪声传递的问题。故而，较好能有一种改良后EBG架构与改良EBG架构的 方法，能形成从低频到高频的能隙，降低噪声的产生，让数字信号系统的电 源完整性更佳。
第一实施例
在本发明第一实施例，通过改良后的EBG架构，来形成从低频到高频 的能隙(bandgap)，以降低噪声的产生，让数字信号的电源完整性更佳。
图la显示根据本发明第一实施例的多层板的剖面图。图lb显示此多层 板的接地层的示意图。图lc显示此多层板的电源层的示意图。图ld显示具 有EBG单元的电源层的示意图。图le是图ld的EBG单元的放大图。
现请先参考图la 图le。如图la所示，此4层多层板100至少包括信 号层101与107,接地层103,电源层105,及介质层102、 104与106。这 些层的排列方式只是方便说明，本发明及其实施例并不受限于此。此多层板 架构可应用于印刷电路板(PCB)与封装(package， PKG)架构中。
由于通常都是将接地层103当成信号参考面(signal reference plane),所 以在此实施例中，将接地层103设计成完整的平面，如图lb所示。
由于将接地层103当成信号参考面，所以在本实施例中，EBG单元便形 成于电源层105上。也就是"^兑，电源层上蚀刻有EBG图案(pattern)。当然，本领域技术人员亦可进行变化，比如将电源层105当成信号参考面，而将
EBG单元形成于接地层103上。
如图lc所示，电源层105上形成多个EBG单元110。在此，EBG单元 110的架构未必要特别限定的。比如，EBG单元110可为方形。请一并参考 图la与图lc,其中符号"E"代表的是要耦接电子元件108的位置，而此电 子元件108的位置可位于最外层(即信号层101)。此电子元件108可通过导 孔(via)109而分别电性耦接至接地层103与电源层105。也就是说，从上方 来看，图la的电子元件108的位置正好对应到图lc的位置E。
如图ld所示，在此以电源层105的尺寸设计成40mmx40mm，而EBG 单元110的形状为L桥型(L-bridged)为例做说明。本领域技术人员当知，本 发明及其实施例并不受限于此。每一个EBG单元110的尺寸参数如图le右 边所示。其中,a=13.2mm, w=a/4.4=3mm， gl二0.1mm, g2=0.2mm, g3二0.6mm, l=6mm。
在图le中，E1 E3分别代表电子元件的相对应位置。其中，El代表此 EBG单元的四个角落；E2代表此EBG单元的中央点；E3代表此EBG单元 的四条边线的中间点。
基本上，电子元件108的配置位置相对于EBG单元111的四个角落El, 即可达到不错的整体效应。如为更进一步加强效果，可配置更多的电子元件 108，其位置相对于EBG单元111的中央点E2与/或边线中间点E3。
如上ii般，在已知具EBG单元的多层板中，电源层与接地层可能会出 现共振现象。
由于共振腔的等效电路包括多个并联电容，所以除了各别电容的串联共 振点外，还有二个电容间的并联共振点。
在并联共振时，共振腔的等效电路的输入阻抗Zl会变得很大，这可能 造成系统失败。
由于 一般电容的寄生电阻值R都很小，通常就会有比较大的并联共振现 象。另一方面，R值不能太大，太大的R值会让输入阻抗Z1过大。
所以在此实施例中，选择适当的R值。下面将说明本实施例如何去选择 R值，以改良EBG架构。
图2显示插入损失(insertion loss)的特征图。插入损失愈4妄近0 dB，代表 此频率的能量愈容易从某个位置传到另一个位置。在-30dB以下代表传送的能量很小，所以一般用-30dB来做频宽的选取。
图3显示输入阻抗的特征图。输入阻抗值愈大，愈容易产生噪声。
请参考图2与图3。 210代表是传统EBG架构得到的结果(第一种已知 架构)。220是组合一般电容与传统EBG架构所得的结果(第二种已知架构)。 也就是说，220是将电容耦接至传统EBG架构，但不选择适当的电容值。230 则是本实施例(利用电子元件耦接于EBG单元的适当位置)所得的结果。
从图2与图3的曲线210可得知，第一种已知架构的最高频率设计比如 是5.8GHz,而其有效频宽是4.8GHz。但在1 GHz以下的噪声可能无法阻隔。 数字信号的频率成分是从直流(DC)频率成分到其膝部频率(knee frequency, Fknee)。所以在第一种已知架构下，数字信号的频率成分可能落在1GHz以 下，这时数字信号所携带的能量可能会变成在电源层或接地层的噪声。也就 是说，以目前EBG的架构不适合应用在数字信号系统。
由图2与图3的曲线220可看出，第二种已知架构的效果不佳，不论是 输入阻抗或插入损失都一样。比如，将lnF电容(其特性为，等效电阻值 0.04ohm,等效电感值0.5nH)插入至传统EBG单元，会在2.5 GHz 6GHz间 形成能隙，效果反而更差。第二种已知架构所形成的能隙(2.5 GHz 6GHz) 小于第一种已知架构所形成的能隙(lGHz到5.8GHz)，且不易阻隔低频噪声。 此外，对于输入阻抗，只单纯加电容并没有太大的帮助，只是让并联共振点 有偏移的现象。
由图2与图3的曲线230可看出，本实施例的效果都是最佳的。在此实 施例中，将适当的电子元件放置在EBG单元的适当位置E上，可以得到很 好的效果。在本实施例中，有效的能隙可以从近乎直流(DC)到7GHz，所 以其有效频段为7GHz。在此频段内几乎不会受到噪声的干扰。如图3的230 所示，其输入阻抗值不会出现很大的并联共振现象，且并联共振点可被压低 下来，所以其效果最佳。
如上述，如果配置更多的电子元件108的话，可更进一步将图3的插入 损失的曲线230压得更低(也就是整体效应更佳)。
在本实施例中，电子元件108可以由电容120串联电阻l21而成，如图 lf所示。或者，也可以把电阻整合在电容上，例如，将电容130的寄生电阻 值或等效串联电阻(ESR, equivalent serial resistance)设计成所需要的电阻值， 如图lg所示。下面将说明本实施例如何选择电子元件108的适当电容值。测量在特定
频带(如用户所需为DC 10GHz)内的第 一种已知架构的输入阻抗(图3的曲线 210)的最大值MAX,此最大输入阻抗值MAX所对应的频率值即为并联共振 频率点。接着，根据所测到的并联共振频率点来决定电容值。比如，当并联 共振频率为lKHz 10MHz时，电容值可选择l(iF;当并联共振频率为 10MHz 200MHz时，电容值可选择100nF。亦即，当并联共振频率愈高时， 电容值要愈小；反之亦然。
下面将说明本实施例如何选择电子元件108的适当电阻值。测量第一种 已知架构的输入阻抗(图3的曲线210)的最大值与最小值。以图3为例，曲 线210的最大输入阻抗值MAX为200 ohm而最小输入阻抗值MIN为0.02 ohm。
接着，对最大输入阻抗值MAX与最小输入阻抗值MIN分别取对数值， 并依此两对数值再取其对数轴的中间值，此即为适当电阻值。以图3的曲线 210来看，此适当的电阻值为2 ohm。也就是说，如果电子元件的实施方式 如图lf，电阻121的电阻值约为2ohm;而如果电子元件的实施方式如图lg, 则此电容130的寄生电阻值或等效串联电阻为2ohm。在一实施例中，更可 通过公式
f變AX) "。g(幽)+)og(磨))
Adaptive R = 10、2 J
来获取所须知的电阻值，公式中本案所须使用的电阻值Adaptive R,例如， MAX为200ohm, MIN为0.02ohm，贝'j Adaptive R为2ohm，要特别i兌明的 是，本领域普通技术人员应当知道，此处所得的电阻值可有一定区间的变化 而结果也是不影响插入损失。
此外，电子元件也可以内埋于多层板内。图4显示将电子元件内埋于多 层板内的示意图。如图4所示，另一实施例的4层多层板400至少包括信号 层401与407,接地层403,电源层405,及介质层402、 404与406。电子 元件408可内埋于介质层404内，此介质层404介于电源层405与接地层403 之间。内埋于介质层404内的电子元件408的实施方式可类似于图lf或图 lg。当然，电子元件的内埋位置亦如图le的位置El E3所示。
另外，如果要令EBG单元的能隙可涵盖更高频范围，则要蚀刻出图案 更为复杂的EBG单元。第二实施例
图5显示根据本发明第二实施例的改良EBG架构的流程图。现请参考 图5。在步骤501中，提供多层板，此多层具有至少一个EBG单元。此多层 板与EBG单元的架构比如类似于前一实施例所述，故于此不再重述。
接着，在步骤502中，测量此EBG单元在一特定频带(如DC 10GHz) 内的最大输入阻抗值，此最大输入阻抗值所对应的频率即为共振频率点，据 此以决定电容值。如何根据并联共振频率点来决定电容值可类似于前一 实施 例所述，故于此不再重述。
在步骤503中，测量该EBG单元在该特定频带内的最小输入阻抗值， 并取该最大输入阻抗所对应的对数值与该最小输入阻抗所对应的对数值，据 此决定一电阻值。如何决定电阻值可类似于前一实施例所述，故于此不再重 述。
在步骤504中，并联具该电容值与该电阻值的电子元件至该EBG单元。 如何形成此电子元件的方式可类似于前一实施例所述，故于此不再重述。此 外，电子元件的配置位置与配置方式可类似于前一实施例所述，故于此不再 重述。
从上述实施例可看出，本发明实施例的确可以改良EBG架构的能隙， 使其涵盖更多频带，加强噪声阻隔能力。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属 技术领域中的技术人员在不脱离本发明的精神和范围内，当可作些许的更动 与润饰，因此本发明的保护范围当视权利要求书所界定的为准。
第二实施例
权利要求
1. 一种改良电磁能隙架构的方法，其特征在于，包括提供一多层板，其具有至少一EBG单元；测量上述EBG单元在特定频带内的最大输入阻抗值，此最大输入阻抗值所对应的频率即为共振频率点，据此以决定一电容值；测量上述EBG单元在上述特定频带内的最小输入阻抗值，并根据上述最小输入阻抗值与上述最大输入阻抗所对应的对数值决定一电阻值；以及并联具上述电容值与上述电阻值的电子元件至上述EBG单元。
2. 根据权利要求1所述的方法，其特征在于，其中，并联具上述电容值提供电容以当成上述电子元件，上述电阻值是上述电容的寄生电阻值或 等效串^:电阻值。
3. 根据权利要求1所述的方法，其特征在于，其中，并联具上述电容值 提供串联的电容与电阻以当成上述电子元件。
4. 根据权利要求1所述的方法，其特征在于，其中上述多层板包括至 少两信号层， 一电源层与一接地层；提供一多层板，其具有至少一 EBG单元的上述步骤还包括 形成上述EBG单元于上述电源层与上述接地层之一；以及 保持上述电源层与上述接地层的另 一层的完整性，以当成信号参考层。
5. 根据权利要求4所述的方法，其特征在于，其中，并联具上述电容值配置上述电子元件于上述多层板的表层信号层。
6. 根据权利要求5所述的方法，其特征在于，其中，在并联具上述电容 值与上述电阻值的电子元件至上述EBG单元的上述步骤中，上述电子元件 的配置位置位于上述EBG单元的多个角落。
7. 根据权利要求5所述的方法，其特征在于，其中，在并联具上述电容 值与上述电阻值的电子元件至上述EBG单元的上述步骤中，上述电子元件 的配置位置位于上述EBG单元的中心点。
8. 根据权利要求5所述的方法，其特征在于，其中，在并联具上述电容值与上述电阻值的电子元件至上述EBG单元的上述步骤中，上述电子元件 的配置位置位于上述EBG单元的多条边线的多个中间点。
9.根据权利要求4所述的方法，其特征在于，其中，并联具上述电容值
10. 根据权利要求9所述的方法，其特征在于，其中，在并联具上述电容 值与上述电阻值的电子元件至上述EBG单元的上述步骤中，上述电子元件 的内埋位置位于上述EBG单元的多个角落。
11. 根据权利要求9所述的方法，其特征在于，其中，在并联具上述电容 值与上述电阻值的电子元件至上述EBG单元的上述步骤中，上述电子元件 的内埋位置位于上述EBG单元的中心点，或位于上述EBG单元的多条边线 的多个中间点。
12. 根据权利要求9所述的方法，其特征在于，其中，测量上述EBG单 元在上述特定频带内的最小输入阻抗值的对数值与上述最大输入阻抗所对 应的对数值，据此决定一电阻值的上述步骤包括以下列等式来决定上述电阻值<formula>formula see original document page 3</formula>其中，Adaptive R代表上述电阻值，MAX代表上述最大输入阻抗，MIN 代表上述最小输入阻抗。
13. —种利用权利要求1所得到的具EBG架构的多层板架构，其特征在 于，包括《 乂二 口弟一化万层； 第二信号层；电源层，介于上述第一与第二信号层之间； 接地层，介于上述第一与第二信号层之间；以及 至少一个EBG单元，配置于上述电源层与上述接地层之一，其中，权 利要求1所决定的至少一上述电子元件，并联于上述EBG单元。
14. 根据权利要求13所述的多层板架构，其特征在于，其中至少一个上 述电子元件，配置于上述第一信号层的表面上，上述电子元件分别通过第一 导孔与第二导孔而电性耦接至上述电源层与上迷接地层，且上述电子元件的骤还包括:漆地层之间。配置位置位于上述EBG单元的位置。
15. 根据权利要求13所述的多层板架构，其特征在于，其中至少一个上 述电子元件，内埋于上述电源层与上述接地层之间且上述电子元件的内埋位 置位于上述EBG单元的位置。
16. 根据权利要求13所述的多层板架构，其特征在于，其中上述电子元 件包括一电容，上述电阻值是上述电容的寄生电阻值或等效串联电阻值。
17. 根据权利要求13所述的多层板架构，其特征在于，其中上述电子元 件包括串联的电容与电阻。
18. 根据权利要求13所述的多层板架构，其特征在于，其中上述电子元 件的配置位置位于上述EBG单元的多个角落，或位于上述EBG单元的中心 点，或位于上述EBG单元的多条边线的多个中间点。
全文摘要
本发明公开了一种改良电磁能隙(EBG，Electromagnetic Band Gap)架构的方法与应用此方法的多层板架构。该方法包括提供一多层板，其具有至少一EBG单元；测量该EBG单元在特定频带内的最大输入阻抗值，此最大输入阻抗值所对应的频率即为共振频率点，据此以决定一电容值；测量该EBG单元在该特定频带内的最小输入阻抗值，并取该最大输入阻抗所对应的对数值与该最小输入阻抗所对应的对数值，据此决定一电阻值；以及并联具该电容值与该电阻值的电子元件至该EBG单元。
文档编号H05K3/46GK101448373SQ20071019347
公开日2009年6月3日 申请日期2007年11月27日 优先权日2007年11月27日
发明者周佳兴, 蔡志伟 申请人:华硕电脑股份有限公司