专利名称：硅片器件的低温掺杂方法
技术领域：
本发明涉及生产硅薄膜和硅片器件的方法。
背景技术：
人们对于使用环境友好的、可持续的能源技术的需求与曰俱 增。光生伏打(PV)技术是太阳光直接被转换成电能的能源转换技 术的一种引人注目的形式。尽管PV被认为是可再生能源部分中成 长最快的产业之一，但是在制造人们能够承担得起的PV方面仍然 存在4兆战，即U武予其成本竟争性来对抗传统的基于矿物燃^"的电 能。部分影响是受不同国家颁布的各种电能关斩J支策，目前PV电 能的成本比传统电能贵了 2-4倍。就此范围，市场波动也4艮大程度 上有助于降低PV的成本。在系统水平上，每年成长超过30%比例 的市场降低了 5%的成本。尽管PV市场持续上涨，但是还需要进一 步降低PV成本，以实现可负担性的持续(发展)。基于晶片的晶体 硅(Si)太阳能电池占据了 90%-95%的PV市场。在基于晶体硅的 商业化PV模式上，材料自身成本(多晶Si原料、硅锭的生长和切 片)占了总成本的40%-50%,而电池的制造和才莫块组装每一项占了 总成本的25%-30%。 4吏用通过低成本方法、有效的器件i殳计和相容 的器件加工技术的开发而生产的Si基材料，抓住了满足成本降低这 一才兆战的关4建。
8除了负担得起成本，面对目前PV生产的另一重要挑战是在不
久的将来所预期的Si原料短缺。直到近来，太阳能电池生产所需的 Si原料才靠IC (集成电路)业的不合格硅来完全满足。然而，由于 PV产业的稳步持续增长，现在，PV的Si供应落在其需求之后。 PV的Si供应在2006年约20,000 p屯。人们预测，已经在2007年， PV制造业的快速生长将会由于Si供应的不足而被短缩。在近几年 中，由于特定PV的Si的生产积4及性，全王求范围的几个4亍业已经开 始响应这个问题。在以低成本方法生产Si晶片方面人们使用了各种 各样的方法。由于低成本Si的电子质量略低于传统的微电子级Si， 因此在开发适用低成本(低质量)硅片/衬底(例如，低级别IC硅) 而不损害生产硅片太阳能电池器件的器件性能的太阳能电池的新 制造技术方面，也出现了挑战。
目前传统的Si太阳能电池制造技术涉及几个高温(HT)步骤， 通常在超过90(TC的温度下实施。典型的HT步艰《包括发射体扩 散、背面电场的形成(BSF)和表面钝化。根据Si晶片器件的复杂 度，也可以在HT下多种扩散(选择性的发射体、定域化BSF、点 接触)和氧化(钝化氧化物、防反射涂层、掩蔽氧化物)。Si器件 性能主要决定于Si晶片中的少数载流子寿命，即晶片/衬底级别。 为了维持Si中的载流子的高寿命，使用高质量的无缺陷Si衬底/晶 片，涉及使用大量化学品的严格的晶片清洁条件和清洁工艺环境， 在HT工艺方法中是非常苛刻的。已经证实，使用n-型和p-型两种 高级别质量的区熔单晶石圭(Float Zone ) (FZ)和提4立(Czochralski) (CZ)单晶硅在实验室水平上可以制作成高性能Si太阳能器件。 一般 而言，高效PV系统对于在太阳能电池市场上广泛使用和应用来说 可能造价太高。
在降低PV成本的驱使下，人们已经引入了几种相比于传统微 电子级别Si的成本4交〗氐的方法生产PV-特征Si晶片的方法。实例包括通过直接铸造、Si带生长和粉末合成Si薄层的多晶硅。另夕卜， 由于用于PV的Si的缺乏快速成为障碍，厂商已经开始探索使用在 不同的纯度水平下精炼的Si衬底原料的Si生产新方法。由于在低 级别Si衬底中大量存在杂质和晶体缺陷，传统的HT器件加工冲支术 决不是这种材料的理想之选，因为在HT力口工之时的多次热行程
(thermal excursions)可以进一步降4氐^)"底材泮+质量(使得所得太 阳能电池不合格或对于PV系统的其它方面不足)。另夕卜，预处理缺 陷钝化4支术，如氢化，需要施用于晶片而改进材料质量。而且，HT 工艺的步骤能够消除由钝化技术带来的优点。因此，需要采取低温
(LT)器件加工技术以维持材料成本优势和器件性能。最小热预算 也将会去除清洁和化学品Y吏用的严才各需求，以及引入到衬底中的热 应力。
目前Si太阳能电池的低温(LT)方法是杂-结技术。在该技术 中，无定形的Si ( a-Si)膜在低温下沉积于晶体Si衬底上。由此形 成的该结(例如，np)净皮证实是杂-结(即无定形-晶体)，由于a-Si 发射体膜和晶体Si (c-Si)衬底之间的带隙差异，这与通过HT扩 散方法产生的经典均-结(即晶体-晶体)正好相反。基于LT技术的 太阳能电池结构是所谓"具有本征层的杂-结"器件。这些器件使用 了本征膜和非本征的a-Si膜。由于a-Si载流子迁移率和电导率低(由 于缺乏结晶度)，器件总是在a-Si顶部需要附加透明的导电氧化物
(TCO)膜，才能导电而不产生电阻损耗。TCO膜的需求可能增加 工艺的复杂度和成本。而且，a-Si膜和c-Si衬底之间的界面质量对 于杂-结结构非常苛刻。为了获得更好的界面，杂-结器件方法使用 了在掺杂a-Si膜的沉积之前沉积的超薄(5-10nm)本征(未摻杂) a-Si膜。这些需求，除了增加工艺步骤的数量和复杂度外，也能增 加工艺控制的苛刻条件复杂化。另外，应该认知到，由于无定形Si
(a-Si)膜的掺杂效率低，在发射体层使用无定形Si是不利的。由工业中一般都可以了解到，研究人员迄今为止还没有成功地开发出具有所需晶体质量、掺杂效率和电导率水平的低温Si薄膜。 这种低温Si薄膜的优点可以是Si太阳能电池制造技术的低温，这 种技术是更简单的，能抑制象TCO层和界面钝化的工艺复杂度并 产生提供太阳能电池的所需高性能水平的足够高质量的pn结。另夕卜，应该认知到，沉积温度能够在决定Si薄膜结晶度质量方 面扮演重要角色。就化学气相沉积(CVD)在晶体Si衬底上沉积 Si薄膜的情况而言，更高的膜结晶度一般就需要HT沉积条件，这 种条件可以增强掺杂物以及Si原子的表面迁移。就低温技术如等离 子体强化的化学气相沉积的情况而言，LT沉积一般会产生无定形的 Si膜且有时是微米或纳米晶体的Si膜。而且，尝试在薄膜生长过 程增加摻杂物原子(例如，硼和/或磷)，会4吏在LT下获得掺杂薄 膜足够的结晶度更加困难。因此，在Si太阳能电池中，同时实现加 工的LT要求和沉积高度晶体/导电性薄膜的要求具有难度。目前的低温Si电池制造方法具有与透明导电氧化物的需求、超 薄发射体需求和超薄本征緩冲层需求相关的复杂性。由于具有高结 晶度的高度导电性Si发射体(例如电导率接近1000Q"cm")还未 开发出，开发无这些复杂性的低温硅太阳能电池还不能成为可能。发明内容本发明的一个目的是提供生产硅基薄膜的制造系统和方法学， 避免或减少以上所述的至少一些击夹点。本发明的另一目的是开发一种在低温下具有所需膜电导率和 结晶度的硅薄膜，以抑制掺杂物扩散进入衬底，以及开发使用这种 膜的新的低温硅太阳能电池的工艺顺序。本发明的另 一 目的是^R供一种方法，用于在低温CVD方法中 用掺杂物前体气体沉积Si薄膜而获得堪比高温制作工艺所获的硅 薄膜的理想4参杂效率。当前低温Si电池制造方法具有与透明导电性氧化物需求、超薄 发射体需求和超薄本征緩冲层需求有关的复杂性。与本技术领域目前的状态相反，本发明提供了低温方法和系统组合，用于在所选级 别的硅衬底上沉积掺杂硅层。硅衬底用作光吸收体，而掺杂硅层用 作发射体。该方法包括以下操作4巴硅衬底定位到适用于在该珪衬 底上化学气相沉积纟参杂的石圭层的沉积室中，石圭4于底的外表面适用于 促进晶体膜生长；使用多个工艺参数调节摻杂硅层的生长，该多个 工艺参数包括，第一工艺参数，即用于抑制掺杂物原子扩散进入该 硅衬底的外表面的工艺温度，第二工艺参数，即用于提供影响掺杂 硅层原子结构的层结晶度的过量氢原子的氢稀释度；把沉积室中的 硅衬底外表面暴露于合适环境的化学气相沉积条件下的蒸气，该蒸 气包括硅原子、掺杂物原子和过量氢原子，这些原子用于生长掺杂 硅层；在外表面上开始掺杂硅层的生长以形成在掺杂硅层和硅衬底 之间的一个界面，以使掺杂硅层包括第 一原子结构区域与第二原子 结构区域，该第 一原子结构区域具有仅次于界面的高的层结晶度质 量，该第二原子结构区域具有低的层结晶度质量，伴随晶体缺陷的 密集度的增加，界面上的掺杂硅层的厚度增加。本发明的一方面提供了 一种寸氐温方法，用于在所选级别的石圭衬 底上沉积4参杂石圭层。石圭衬底用作光吸收体，而掺杂硅层用作发射体； 该方法包括以下操作把硅衬底定位到适用于在该硅衬底上化学气 相沉积掺杂硅层的沉积室中，该硅衬底的外表面适用于促进晶体膜 生长；使用多个工艺参数调节掺杂硅层的生长，该多个工艺参数包 括，第一工艺参数，即用于抑制掺杂物原子扩散进入该硅衬底外表 面的工艺温度，第二工艺参数，即用于提供影响掺杂硅层原子结构的层结晶度的过量氢原子的氢稀释度；把沉积室中的硅衬底外表面 暴露于合适环境气氛的化学气相沉积条件下的蒸气，该蒸气包括硅 原子、掺杂物原子和过量氢原子，该原子用于生长掺杂的硅层；在 外表面上开始掺杂的硅层的生长以形成在掺杂硅层和硅衬底之间 的一个界面，以使掺杂硅层包括第 一原子结构区域与相邻第二原子 结构区域，该第 一原子结构区域具有仅次于界面的高的层结晶度质 量，该第二原子结构区域具有低的层结晶度质量，伴随晶体缺陷的 密集度的增加，界面上的掺杂硅层的厚度增加。本发明的另 一方面提供了 一种硅片器件，其包含所选级别的硅 衬底上的掺杂硅层，硅衬底用作光吸收体，而掺杂硅层用作发射体； 该器件包括硅衬底的内表面，掺杂硅层从该内表面开始在掺杂硅 层和石圭衬底之间形成一个界面，以^f吏掺杂硅层包括第一原子结构区域与第二原子结构区域，该第 一原子结构区域具有仅次于界面的高 的层结晶度质量，该第二原子结构区域具有低的层结晶度质量，伴 随晶体缺陷的密集度的增加，界面上的掺杂硅层的厚度增加。
本发明的这些和其他特征将在以下的详细描述中变得更加显 而易见，其中附图仅仅作为举例方式作为参考，其中图1是使用高温方法制造的硅太阳能电池的示意图；图2a是使用无定形硅/晶体硅杂-结的双面、低温杂结太阳能电 ;也的示意图；图2b是图2a杂结电池的单面形式；图3是在图2a和2b的晶体石圭衬底上沉积的氢化无定形石圭月莫原 子结构的高分辨透射电子显孩i (HRTEM)图像；图4是低温硅片器件制造环境的示意图；图5是显示原子排列的图12b的掺杂层本体的另一个HRTEM 图像特写；图6显示了使用不同氢稀释(HD)度演变的图4环境的掺杂 层的电导率。图7a显示了通过图4环境形成的沉积态摻杂层的UV-拉曼光谱；图7b显示了图7a的UV4立曼光i普的另一实施方式；图8a显示了通过图4环境所形成的掺杂层的电流-电压-温度 (I-V-T) 二极管特性；图8b显示了由图8a选取的饱和电流(IcM,Io2)和活化能(EA);图9a显示了图4系统的"LT方法I"的流^E图；图9b是图4系统的"LT方法II"的工艺顺序；图9c表示图4系统的"LT方法III"的工艺顺序；图10a、 10b、 10c表示分别使用图9a、 9b、 9c的LT方法I、 LT方法II和LT方法III制造的太阳能电池器件的示意图；图11显示了4吏用LT方法I制成的测试太阳能电池器件(1 cm2) 的电流-电压特性，以表明不使用透明导电氧化物的该器件的高填充 因子(75%);图12a是使用图4制造环境在晶体Si衬底上沉积的低温硅基发 射体层的TEM图像；图12b是图12a图像的特写HRTEM图像；图12c是图12b图像的另一实施方式的特写HRTEM图像；图13是图4制造环境的计算设备的方块图；图14是使用图4环境制造的一个示例性硅片器件；和图15是图4系统的一个示例性的制造方法。
具体实施方式
本申请描述了硅片器件21 (参见图14)的一种低温(LT)制 造方案200 (参见图15),该器件21所产生的晶体结构包括勦附于 生长的薄膜层23 (硅基的)的硅衬底22,由此限定了界面114。应 该理解到，制造方案可以用于生产许多不同技术应用的不同硅片器 件21 ，例如但不限于用于生产把太阳光转化成电能的太阳能系统中 的光生伏打电池。应该理解到，制造方案200，以及所获得的石圭片 器件21的结构，是不同于其他高温(HT)和其他LT制造方案及 其相应的硅片器件l、 9、 17 (参见图1、 2a、 2b)。太阳能电池的实施例参见图1，所示的是HT工艺的传统n+pp+硅太阳能电池l的示 例性晶片结构。传统的硅太阳能电池1可以包括高温扩散的晶体硅 发射体2、晶体硅吸收体3、高温扩散的背面电场(BSF)结构4、 后部金属4妄触和反射4及5、单或7又层防反射》余层6、前部金属晶并立 (front metal grid ) 7和高温氧化物钝化层8。例如，这样的太阳能 电池1主要把其成功之处归结于n+发射体2和p型硅吸收体衬底3 之间的结的质量。n+发射体2通过一般超过900。C的高温在硅村底 内扩散普通的磷(应该理解到，可以在使用n-型硅衬底3时使用硼 代替磷来形成类似的p-型发射体2)形成。通过在晶体石圭衬底3内 扩散掺杂的供电子原子，有利于在硅片器件1的衬底3之内(即在 4于底3和发射体2之间的界面0之下)形成冶金结(metallurgical junction )，因此有助于提供高质量的pn结二极管(例如硅片器件1 的实施例)。发射体2层的厚度通常超过0.5微米，吸收短波长(蓝) 区域的光。为了减少少数空穴在发射体2的表面再融合，要在超过 900°C的温度下生长氧化物钝化膜8。为了减少少数电子在硅衬底3 的后表面再融合，需要在通常超过950。C的高温下由硼的扩散在后 表面产生P+背面电场4。应该理解，硅片器件1的生产涉及多个使 用超过900。C的工艺温度的步骤。参照图2a和2b，图1太阳能电池l的4氐温(LT)可替^方法 是基于发射层11的氢化无定形硅(a-Si:H)和衬底10的晶体硅材 料之间的杂-结的。图2a图示说明了双面杂-结太阳能电池9的示意 性结构。这称为"HIT"太阳能电池结构。在该结构中，n-型晶体 硅衬底IO用作吸收体，非常薄(5-10nm)的掺杂硼(P+)的a-Si:H 发射体层11用作发射体。发射体层11使用等离子体强化的化学气 相沉积(PECVD)的沉积:技术在j氐温下进^f亍沉积。在该发射体层 11沉积之前，本征(未掺杂)的a-Si:H层12用于帮助改进高度硼-掺杂的a-Si:H发射体层11和n-型c-Si衬底10之间的结的质量。应 该注意到，与高温扩散的太阳能电池器件1 (参见图1)不一样，在太阳能电池9中的冶金结(metallurgical junction )形成在4于底10 的表面上(衬底10和层12之间)，例如其开始时全是悬4建(dangling bond),密度超过了 1015cm—2。因此，通过超薄(<约5nm)本征a-Si : H层12的最佳的表面处理，在硅衬底10的表面上钝化该悬键方面 已经i正实有效。并且注意到，本4i层12的纟参杂是一个关4建的步骤， 有助于衬底10和无定形硅(a-Si:H)发射体层11之间的相容性。 而且，背面电场结构也通过使用超薄本征a-Si:H13和掺杂磷(n+) 的a-Si:H膜14实施。因为掺杂的a-Si:H膜14和掺杂发射体层11 的电导率低，透明导电性氧化物(TCO)膜15施用于太阳能电池9 的两侧，以在吸收体层(即硅衬底10)中收集发光载流子。另夕卜， 顶部和底部金属栅格图案16施用于TCO层15的顶部，因此，应 该理解，TCO层15插入到栅格图案16和掺杂的a-Si:H层(例如， 发射体层11和膜14 )之间。参照图2b，其显示了在器件17的背面没有^f吏用背面电场结构 的HIT太阳能电池17的单面形式。光吸收体硅衬底10可以是"n，， 或"p，，型，因此发射体层ll也是"p"或"n"型。应该理解，所 有低温杂-结硅太阳能电池(即具有结合无定形硅发射体层11的晶 体衬底10,和/或膜14 )依靠于通过金属栅格图案16收集发光载流 子的TCO层15的高电导率。参照图3，其显示了通过4吏用标准RF PECVD系统(例如 plasmatherm 790 )扩展的低温Si膜19的高分辨透射电子显孩史 (HRTEM)图像30。沉积于晶体硅衬底18上的氢化无定形硅膜 19的原子结构，在膜19 (非晶体)和衬底18 (例如，缺乏膜19中 延续衬底18晶体结构的外延生长)之间的原子结构中显示了明显 的差异。应该理解，膜19中存在的无定形原子结构，阻碍了衬底 18的晶体结构向膜19的原子结构中产生的任何生长(例如外延性 ;也)。应该理解到，外延生长可以定义为薄力莫19的原子结构，其具有与衬底18相同的或类似的晶体取向，该衬底18上生长有薄膜19， 其中在图3中所示的薄膜19不具有可分辨的外延生长。例如，HRTEM图4象30是沉积于p-型晶体-Si 4于底18上的15nm 的石粦4参杂(n-型)a-Si:H月莫19。如图中所示，c-Si衬底18和a-Si:H 发射体19之间的界面32是非常明显的，而材料相在发射体19和 衬底18中是完全不同的。例如，图3中所示的(n-型)a-Si:H发射 体19的电导率由于缺乏无定形Si材料的晶体原子结构质量而低于 O.Ol^^cm^该发射体19的膜的电导率低，是因为a-Si:H发射体 19膜中的自由载流子(此处为电子)迁移率低(lcm2/v/s的数量级)， 同样发射体19膜的掺杂效率非常低(1%的数量级)。如此低的电导 率可以产生对厚度15nm的发射体19膜的每平方几十兆欧姆范围的 薄层电阻。这就是为什么图2a和2b的太阳能电池在其发射体层顶 部使用TCO层15的原因。低温制造环境(工作平台)100参照图4，其显示了制造硅片器件21的低温制造环境100，该 硅片器件具有一个晶体Si衬底22 (掺杂的或未掺杂的)直接连接/ 黏附于生长的薄膜掺杂层23(硅基的)，由此就限定了一个界面114(例如，pn结)。该制造环境100可以4吏用通过计算系统101 (例 如，plasmatherm 790才几器)控制的;咒积室104 (例如，PECVD或 HWCVD )实施。为了影响发射体层23的生长表面116的生长条件(例如，生长速率、原子组成、掺杂度、结晶度、厚度等)，通过 指定许多工艺控制参凄t 102实施沉积室104的才喿作。例如，环境100可以是4吏用合适的前体气体(层构建材料106 ) 的等离子体强化的化学气相沉积(PECVD)工艺，这些前体气体用 于供给石圭原子Si、 4参杂物原子P、 B和过量的氢原子H,这些原子用于生长掺杂的硅发射体层23。工艺控制参数102要实施监控，以 在Si衬底22上沉积足够外延质量的掺杂硅发射体层23 (例如薄 膜)。该方法如此设计是为了在薄膜中可以获得高的载流子迁移率、 电导率和结晶度，即使是在沉积温度如下所述保持较低时也是如此。更具体而言，环境100可以用于在^f氐温(例如，小于450。C) PECVD工艺中制造硅器件21，该工艺抑制掺杂物扩散到衬底22中。 参照图12b,在生长表面116 (参见图4)上的沉积方法容许在外表 面114上开始掺杂的发射体层23的生长，或者另外开始，在所述 掺杂硅层23和硅衬底22之间形成均匀的原子结构界面区域150(参 见图12b)(与界面32相比一参见图3 ),以使掺杂硅层23包括第 一原子结构区域150与第二原子结构区域152，其中该第一原子结 构区域具有仅次于表明外表面114的高质量原子结晶度，该第二原 子结构区域具有低质量的层结晶度，伴随晶体缺陷密集度增加，掺 杂硅层23的厚度T增加。区域150、 152包括衬底22晶体结构向掺杂的发射体层23的 结晶度内扩展(或蔓延，propagate )。区域150、 152中的该层结晶 度可以包括延伸(或继承，inherited)自衬底22晶体结构的外延生 长。而且，衬底22晶体结构的晶体取向可以类似于掺杂层23结晶 度的晶体取向。再参照图4，对于n一参杂Si膜工艺，所用前体气体/蒸气可以 是例如但不限于硅烷(SiH4),作为硅原子源108;磷化氢(PHs)， 作为掺杂物原子源110;和氢(H"，作为氢稀释度源112提供过量 的氢原子。作为氢稀释度源112的氢(H2)的受控含量(作为工艺 参数102之一 )是通过环境100使用的，用于部分控制沉积层23的结晶度。也应该理解，对于p-掺杂的Si膜工艺，乙硼烷也可以 作为4参杂物原子源110进行4吏用。再参照图12b,掺杂层23Si材料显示出了所需的高结晶度和高 电导率。掺杂层23较高的结晶度(超过了无定形层11的结晶度一 参见图2a, 2b和图3)，按两种方式改进4参杂层23的电导率(i) 其改进了载流子迁移率，和(ii)其改进了类晶体原子结构中掺杂 物原子的掺杂效率(膜中电活性磷浓度与总磷浓度的比率)。图12b 显示了 (n+)层32和p型晶体Si 一于底22之间界面区i或150、 152 的HRTEM图像30。掺杂发射体层23使用PECVD室104 (参见图 4)在工艺温度300。C下用在氢中稀释的硅烷和磷化氢前体(气相磷 化氢和硅烷的比率为1%)进行沉积。如图12b所示，在区域150、 152中，掺杂发射体层23的晶体结构顺着衬底22的晶序。这就产 生了高的晶体(n+)硅掺杂的发射体层23。因此，非常有意思的是， 在晶体Si衬底22和掺杂的发射体层23之间没有明显的界面114(除 了在生长时间=0时初始生长表面116典型所示的以外)。这表明， 衬底22的晶序已经生长到掺杂发射体层23中，掺杂的发射体层23 中的原子排布与衬底22的原子排布非常相似。图5显示了掺杂发 射体层23本体中拍摄的HRTEM图像30，这使得图像30表明膜 23的结晶度，在约1%的磷浓度存在下，是非常高的，也使得该材 料由于适当选择了工艺控制参数102 (参见图4)被预期显示出高 载流子迁移率和电导率。这些事实已经通过实验进行了验证，将进 一步在下文描述。控制参凄t 102再参照图4，如在低温下，为了实现掺杂硅发射体层23从硅衬 底22的外表面114开始生长(例如，外延性地)，可以对工艺控制 参凄t 102进^f于调节，例如^f旦不限于生长表面116有关的前体原子的流速；前体气体的氢稀释度(HD);等离子体RF (射频)功率； 沉积室104工艺压力；下文进一步描述的表面处理(参见图9a);， 下文进一步描述的專欠等离子体预处理(参见图9a);和沉积室104 温度。掺杂的硅发射体层23形成的动力学，掺杂硅发射体层23结 晶度随着层23厚度的增厚发生的梯度变化，掺杂物原子(例如P、 B)的4建类型，以及掺杂物效率，都可以-使用适当地调节工艺控制 参数102来影响和控制。掺杂硅发射体层23的所需高结晶度、掺 杂效率和电导率，连同与晶体硅衬底22电学上形成高质量pn结器 件21的能力，都在下面进一步描述。使用SiH4、 PH3和H2前体在通过工艺控制参数102 (参见图4 ) 特定的合适工艺条件下，n-型掺杂层23就可以在衬底22上进行生 长。应用HD超过90。/。的高氢稀释(HD= [100H2/(SiH4+PH3+H2)]) 技术以获得具有所需掺杂效率的晶体特征的掺杂层23 (通过电导率 水平表示一参见图6)。 RF功率和工艺压力可以选4奪，^吏用适当宽 度的工艺过程窗口 ，使发射体层23穿过村底22晶体结构的晶体结 构延伸而开始生长。对于生长30-130 nm厚的掺杂层23,工艺参数 102可以特定在以下实例的工艺窗口中沉积室压力[200 mTorr画1 Torr], RF功率密度[10mW/cm2-70mW/cm2],温度[200。C -300°C]。 应该理解到，掺杂硅层23的厚度可以是例如但不限于等于或小 于40 nm;等于或小于50 nm;等于或小于60 nm;等于或小于70 nm; 等于或小于80nm;等于或小于90nm;等于或小于100nm;等于 或小于110nm;等于或小于120nm;或等于或小于130nm,这要 取决于工艺参婆t 102的i殳置。而且，应该理解，有利于衬底22晶体结构延伸进入掺杂层23 的原子结构中的工艺参数102的工艺温度可以是例如但不限于这些 温度150-475°C; 150-450。C; 150-425°C; 150-400 °C; 150-375 °C; 150-350°C; 150-325°C; 150-300°C; 150-275°C; 150-250°C;150-225°C;或150画200。C。另夕卜，工艺压力可以特定在150mTorr-l.l Torr的范围内，等离子体RF功率可以特定在5 mW/cm2 -75 mW/cm2 的范围内，氢稀释度HD可以特定在80%-99%或85%-95%的范围 内。应该理解，控制参数102的任何组合(或其单个)都能用于控 制掺杂的硅层23的生长速率，例如基于氢稀释度HD。在一个实施方式中，对于300。C的工艺温度、47mW/cm2的RF 功率密度和400mTorr的工艺压力，可以与80%、 85%、 90%、 95% 的HD值同时使用，以有利于促进衬底22的晶体结构延伸进入掺 杂发射体层23的原子结构中。图6显示了使用不同氢稀释度(HD )值165而开发的Si薄膜 的测量的电导率160。可以鉴别出两个不同的状态，无M氐-晶相170 和高晶体质量相175。过渡区i或172分隔开了这两种状态170、 175。 使用HD〈80。/。沉积的膜，与n-型无定形Si膜的电导率相比，显示 出较低的电导率，约0.008 Q"cm"。使用HD〉85。/。生长的膜与高度 掺杂的高温HT扩散晶体Si发射体的电导率相比，显示出非常高的 膜电导率，约680 ^、111-1。由低到高电导率发生的细微快速变化， 出现在78%<110<89%的HD框内(例如，过渡区172)。连同其他 工艺参数102， HD可以在掺杂的发射体层23的生长机理中起到一 定作用。4参杂发射体层23的电导率随着变化的HD可以发生超过5 个数量级的变化。掺杂发射体层23属于高HD状态。通过改变RF 功率密度和工艺压力并保持高HD不变，沉积态的掺杂发射体层23 甚至可以进一步纟是高其电导率。对于HDi殳置为约90%，通过优化 RF功率密度和工艺压力，而获得超过2000"1 11-1的非常高的电导 率也是可能的。也如图6所示，其显示的是作为工艺控制参凄t 102中之一的快 速热退火180对在低温下沉积的PECVD ( n+ )掺杂发射体层23的电导率的影响。基于该实验，所有的掺杂发射体层23,不考虑HD， 大多数掺杂发射体层23在700-800。C (例如750°C )的中等退火温 度下经过一个4豆的退火时间(例如小于l-2min)之后，老卩显示出非 常高的电导率。这表明由于退火工艺，发生了掺杂发射体层23的 固相(重)结晶。开始时是非晶体的沉积态的掺杂发射体层23,其 电导率在高温退火180之后l是高超过了 5个凄t量级，而大4既通过高 温退火180对掺杂发射体层23的电导率仅仅带来了微小的提高(几 倍)。计算机设备101参照图13,环境100 (参见图4)的计算i殳备101可以包括经 由连接件218耦合到设备基础结构204的连接界面200。连接界面 200可连接于沉积室104的硬件系统，这在本技术领域是已知的， 这样就能使设备101才艮据适宜情况控制制造工艺200 (参见图15 )。再参照图13,设备101也可以具有用户界面202,通过连接件 222耦合于设备基础结构204，而对用户(例如沉积室104操作员 —未显示)有影响。用户界面202可以包括一个或多个用户l俞入设 备例如但不限于QWERTY键盘、小键盘、指示笔、鼠标、麦克风， 以及用户输出设备例如但不限于LCD屏显示器和/或扬声器。如果 屏幕是触敏性的，则显示器也能如同设备基础结构204所控制一样， 用作用户1#入{殳备。再参照图13，设备101的操作通过设备基础结构204能很方便 进行。设备基础结构204包括一个或多个计算机处理器208,并可 以包括一个相关的存储器210 (例如随机存取存储器)。执行任务的 相关指令，通过设备101的网络界面200、用户界面202和其他应 用程序/硬件207的运行，经由沉积室104的硬件(这在本领域是已知的)，计算才几处理器208就能辅助i殳备101冲丸行配置用于与制造 掺杂发射体层23相关的预定任务。这些任务相关的指令，包括工 艺控制参数102的说明，都能通过操作系统，和/或位于存储器102 中的应用软件207,和/或通过配置到i殳计用^Vf于指定4壬务的处理器 208的电子/数字电路中的可操作性提供。而且，应该理解，设备基 础结构204可以包括耦合于处理器208的计算机可读存储介质212， 用于向处理器208 4是供指令和/或载入/升级指令207。计算才几可读介 质212可以包括「石更件和/或專欠件，例如，4又以举例方式，/磁盘、^兹带、 光可读的介质如CD/DVDROMS，和记忆卡。在每一种情况下，计 算机可读介质212可以采取提供于存储模块102中的小盘、软盘、 盒式万兹带、硬盘驱动器、固态记忆卡或RAM的形式。应该注意到， 以上所列的示例性计算才几可读介质212可以单独j吏用或组合4吏用。另外，应该理解，计算i殳备101可以包4舌可才丸4亍的应用程序 207，其包含代码或机器可读指令，用于执行包括操作系统中的那 些函数/操作和工艺控制参数102说明的预定函数"乘作，例如，还 包括对通过沉积室104实施的制造方法200的状态进4亍通信(经由 界面202 )的任何反馈传感器(未显示)。此处所使用的处理器208 是一个配置器件和/或一组机器可读的指令，用于执行以上实施例中 所描述的才喿作。如此处所用，处理器208可以包括「石更件、固<牛和/ 或软件中的任4可一种或其组合。处理器208通过可扭^f亍程序或信息 设备对所用的信息进行操作、分析、修改、转换或传送，和/或通过 发送与输出设备相关的信息，而对信息进行处理。例如，处理器208 可以7使用或包括^空制器或樣史处理器的能力。因此，沉积室104和相 关工艺控制参数102的任何功能都可以在硬件、软件或其组合中执 行。因此，把处理器208作为设备使用和/或作为一组机器可读指令 使用，出于简洁目的而以后一般称之为处理器/模块。另外，应该理 解，环境100可以按所需包括一个或多个计算设备101 (包括硬件 和/或软件)进行操作执行。掺杂的发射体层23和其他薄膜之间的差异
以上描述的环境IOO可以产生具有所需结晶度的高度传导的掺 杂的发射体层23。然而，由于掺杂发射体层23的厚度增加，掺杂 硅的晶体质量逐渐降低。因为掺杂发射体层23的生长是在低温(例 如在约200-35(TC )下进行的，不可能始终维持晶体结构生长(例 如外延生长)，即超出掺杂发射体层23厚度几百个nm。从外延相 (在区域150中一参见图12b)向纳米晶体相(在区域152中)观 察到的和测量到的是非常渐进的过渡区，在材料相之间几乎没有明 显边界。应该理解，对于需要更小膜厚度(例如低于100nm)的器 件21的应用，掺杂发射体层23的晶体相绝不可能达到向着纳米晶 体相的趋势，因此可以起到具有高度结晶度的器件部件作用。总之， 掺杂发射体层23的膜生长可以描述为"准-外延性的(准取向附生， quasi-epitaxial )"。而且，在界面区域150处(薄膜生长前衬底22 的初试外表面114的附近区域)的A见则原子排布可以有利于低温石圭 器件21应用获得所需质量的pn结。
从下面看，4参杂发射体层23不同于高度掺杂的高温传统膜(通 过扩散、离子注入和LPCVD获得)和低温CVD膜(无定形硅和孩吏 米/纳米晶体)。
工艺温度
使用高温工艺(T>900°C )例如在高温下的掺杂物扩散、离子 注入以及在高温下的低压CVD技术的Si薄膜热后续热退火和外延 生长(取向生长)，可以获得高质量的高传导c-Si薄膜。另一方面， 在更^f氐温度(例如，T<300°C )下获得掺杂发射体层23，也产生了 可与高温技术导电性相比较的导电性。获得掺杂发射体层23的温度范围(例如200°C<T<300°C )比 得上可以沉积传统掺杂4效米(或纳米)晶体Si薄膜的温度范围(100 °C<T< 350°C)。然而，由于受益于如上实施例所述的工艺控制参凄史 102的说明(技术要求)，掺杂发射体层23的电特性和结构特性是 完全不同于4参杂樣i米(或纳米)晶体Si膜的结构和电特性。
掺杂分布和，惨杂一几理
掺杂发射体层23材料的掺杂分布和结构不同于通过高温下的 扩散、离子注入、LPCVD ^支术和^f氐温下孩i米(纳米)晶体Si和无 定形Si膜获得的高度掺杂材料的结构，因为掺杂发射体层23的掺 杂分布可以在整个膜厚度内是潜在均匀的。这可与通过扩散和离子 注入两种方法获得的掺杂分布相比，该掺杂分布本质上(一般属于 高斯分布)是不均匀的。另 一个不同之处在于完全突变的pn结(衬 底22和掺杂发射体层23之间的掺杂特性差异)存在于通过环境100 制造的硅器件21中。
尽管生长具有均匀掺杂分布的高度掺杂高温LPCVD c-Si膜是 可能的，但是在产生的(合成的，resultant)衬底和薄膜硅材料之 间获得完全突变的结，却是不可能的，因为高温方法的掺杂物易于 在高温下发生扩散，掺杂物的最终分布是不同于掺杂物的生长分布 的。
另夕卜，在4参杂发射体层23中的4参杂才几理和分布完全不同于掺 杂无定形Si和微米(纳米)晶体Si材料中所观察的结果。例如， 在掺杂无定形Si膜中，大多数掺杂物原子(约99%)形成了 3重 共价键，而不是4重共价键(如在掺杂发射体层23中的情况)，因 此掺杂的无定形Si膜呈电学上的惰性(不活跃，inactive )。所以， 在掺杂的无定形Si膜中掺杂效率非常低。在微米(或纳米)晶体Si膜中的掺杂物在无定形组织中主要形成3-重共价键，而在微晶中 主要形成3-重和4-重共价键的组合。因此，在这些微米(或纳米) 晶体硅Si膜中的掺杂效率不如掺杂发射体层23中的高。然而，在 掺杂发射体层23中，由于层23具有非常高的结晶度，在层23中 的绝大部分掺杂物都形成了 4-重共价键，可以达到将近100%的掺 杂岁文率。
丝
掺杂发射体层23和低掺杂Si衬底22之间获得的pn结，不同 于通过扩散和离子注入获得的高度掺杂的Si膜之间获得的结。例 如，在高温扩散和离子注入工艺中，掺杂物由于高温产生的扩散作 用^皮才齐入现有的完整晶体衬底22中。因此，在高温下形成的冶金 结，位于晶体衬底内部，正好低于初始衬底表面。在低掺杂Si衬底 上生长的高度掺杂的LPCVD c-Si膜的某种情况也是如此，因为在 高温下掺杂物倾向于发生扩散而在现存的晶体衬底内部形成界面。 然而，另 一方面，在4参杂发射体层23中，掺杂发射体层23和村底 之间的掺杂界面(例如，pn结)，正好在Si衬底22的初始外表面 114 (例如掺杂发射体层23生长前)处获得。因此，就可以认为在 掺杂发射体层23生长期间几乎没有掺杂物扩散进入到衬底22中， 这是由于低的工艺温度(例如低于350°C )抑制了扩散作用。由此， 在穿过初始外表面114位置的掺杂物分布中就产生了突变或阶3夭式 变化，这就可以认为是村底22 Si材料和掺杂发射体层23 Si材料之 间的边界。
晶体结构
掺杂发射体层23的晶体结构，不同于高温获得的高度掺杂Si 膜。通过扩散和离子注入获得的膜的结晶度极高，非常接近于100%，因为掺杂物是被挤入到现有晶体晶格中的。通过LPCVD获 得的膜的结晶度也是非常高的，是因为高温下(约900°C)可能产 生纯外延生长，膜的结晶度可以与c-Si衬底的结晶度一样高。另一 方面，掺杂发射体层23的晶体结构并不完全地匹配于衬底22的结 晶度。由于工艺的低温特性，掺杂发射体层23在相邻初始外表面 114的区域150 (参见图12b)处具有最佳结晶度，但是摻杂发射体 层23的结晶度随着膜厚度的逐渐增加而逐渐降低。然而，摻杂发 射体层23继承(inherited )的结晶度的程度足够高，来产生所需的 掺杂效率和自由载流子迁移率。
另外，掺杂发射体层23的结构，不同于微米(或纳米)晶体 Si膜的结构。微米(或纳米)晶体Si膜的晶体结构是非均相的。 不同尺寸和不同取向的晶粒遍及整个膜结构中，这样使得膜的一些 区域没有晶体结构延伸。而且， 一些无定形组织一4殳存在于樣t米(或 纳米)Si膜的结构中。另外，在微米(或纳米)晶体膜结构中存在 非常明显的晶界或微晶/无定形界面。
在另一方面，掺杂发射体层23具有继承于(或延伸自)晶体 衬底22的限定极好的晶体结构。原子排布非常类似于界面114且 接近于界面区域150处的衬底22的原子排布，但是远离界面114 的原子排布逐渐发生扭曲(即在区域152中)。我们观察到的是非 常緩慢变化的晶体平面，而不是在微米(或纳米)晶体Si膜中观察 到的明显晶界。这就可以解释微米(或纳米)晶体Si膜和掺杂发射 体层23中自由载流子迁移率在数量级上的差异。因此，在区域150、 152中任何晶体结构缺陷都可以是例如但不限于不同尺寸的定域 晶粒；不同取向的定域晶粒；存在明显晶界；存在樣i米或纳米晶体 结构；堆垛层错(层积缺陷)；边沿扭曲；和金属杂质。例如，层 23结晶度可以在纟参杂石圭层23厚度增长方向上/人相邻界面114的外 延相过渡到纳米晶体相。参照图12a和12c， HRTEM分析的另一个重要结论是，在掺杂 发射体层23中的晶体结构质量在掺杂发射体层23更大的厚度处逐 渐下降，从界面114开始随着厚度逐渐增加，就可以观察到更大密 度的晶体缺陷，例如堆垛层错和刃型位错(边缘位移)。因为掺杂 发射体层23的生长在低温下进行，这就绝不可能获得完美的外延 生长。图12a是在(p)mc-Si衬底22上的lOOnm掺杂发射体层23 的TEM图。另一个TEM分析，如图12a所示，清楚地指示出这个 论据，并表明在发射体厚度更高(例如80nm)处的晶体质量(例 如该结构表现出n-掺杂纳米晶体硅的证据)比厚度低(例如20纳 米)处的晶体质量(例如该结构显示出n-摻杂的准-外延硅的迹象) 差。这就是为什么我们称之为准-外延Si膜的原因。尽管在低于50nm 膜厚度(区域150中)的晶体平面明显遵循衬底22中的晶体平面， 但是更高厚度(区域150中)处的不同取向的晶格图像表明晶体质 量已经下降。这就暗示了掺杂发射体层23的生长初始类似于外延 生长，然而其生长才几理在更高厚度处逐渐转变为类纳米晶体生长。 一言以概之，掺杂发射体层23的生长，在衬底22晶体晶格结构生 长影响完全耗尽时，可以极度倾向于无定形硅。应该理解，类外延 生长和类纳米晶体生长之间的过渡，可以是非常渐进的，在材料相 之间可以不存在明显的边界。同时，过渡也可以耳又决于生长条4牛和 衬底22的晶体取向。
掺杂发射体层23准-外延生长的另一方面是衬底22的取向，与 这种生长速率无关。制造工艺200可适用于mc-Si衬底，以及CZ 和FZ晶体硅衬底。图12c显示了 (p) mc-Si衬底22的晶界(GB ) 区域42上掺杂发射体层23的HRTEM图。在GB不同侧上的晶体 取向是不同的。HRTEM图30表明，掺杂发射体层23中的原子排 布遵循了 GB两侧mc-Si衬底的原子排布。这暗示了初始(n+)掺 杂发射体层23的外延生长与衬底22的晶体取向无关。进一步分析 表明，例如，扩展的掺杂发射体层23在至少达到50nm厚的地方具有非常好的结晶度。因此，约45nm-55nm的掺杂发射体层23,例 如，预期将会显示出非常理想的电导率(同不太理想的(n+) a-Si:H 膜相比)，因为掺杂发射体层23预期将会显示出更高的电子迁移率 以及更加高的4参杂岁丈率。
电特性
掺杂石圭层23的电导率可以是极高的。这i正明了这样一个事实 尽管环境100的制造方法200 (参见图15 )具有低温特性，掺杂硅 层23的掺杂效率可以非常高。而且，掺杂硅层23的高电导率表明， 尽管在掺杂硅层23的区域152中存在高浓度的磷原子和扭曲晶体 结构的证据(参见图5和12a、 12b),但是载流子迁移率仍然保持 所期望的。掺杂硅层23的电导率可以与通过高温扩散、离子注入 或LPCVD获得的高度掺杂Si材料的电导率相媲美。但是，必须注 意到，掺杂硅层23是通过比其高温对应物低约60(TC的温度获得 的。
让我们比较掺杂硅层23的电导率和高度掺杂无定形硅和低温 下使用PECVD或HWCVD技术获得的微米(或纳米)晶体Si膜的 电导率。掺杂硅层23的电导率超过了高度掺杂a-Si膜约5个数量 级，而超过了掺杂微米(纳米)晶体Si薄膜的电导率l-2个数量级。
参照图7a，其显示了各种氢稀释度(HD )下形成的沉积态(低 温300°C )的纟参杂PECVD掺杂硅层23的UV拉曼光谱190。对应 于晶体结构的拉曼峰在高HD(>85%)的掺杂硅层23中是明显的。 图7b显示了 CVD沉积之后经过高温(750°C )退火处理的4参杂石圭 层23的UV拉曼光谱l卯。高温退火之后，对应于晶体硅的峰看起 来与HD无关。因此，图7a和7b显示了硅掺杂的硅层23的UV拉曼光谱190。 拉曼光i普测量是在非常短的波长(328nm)下进行的。因为UV信 号在硅中的渗透深度(<10nm)小，测量的信号来自掺杂硅层23 的表面区域。图7a显示了在各种氢稀释度(HD)下沉积态(低温 30(TC )的掺杂CVD掺杂硅层23的UV拉曼光语190。实验表明， 在低HD条件下沉积的掺杂石圭层23在520 cm"处并未显示出任何拉 曼峰，而使用HD值超过85%生长的掺杂石圭层23在520 cm"处显 示出了拉曼峰。这进一步符合使用相对高的HD(〉85。/。)的低温(n+) 掺杂硅层23的准-外延生长和使用低HD (<80%)的非晶体掺杂硅 层23的生长。该结果与从图6电导率的测定获得的结果是完全一 致的。
图7b显示了 PECVD沉积之后经过高温(750°C )退火处理的 掺杂硅层23的UV拉曼光谱l卯。在520 cm"处所有的样品都观察 到拉曼峰，而与在PECVD沉积期间的HD无关。这表明，高温退 火在所有掺杂硅层23中导致了固相重结晶。这个结果也支持了图6 电导率测定的结果。
因此，掺杂硅层23的高晶体质量使其光学吸收性能非常接近 于晶体硅的光学吸收性能。所以，尽管4巴4参杂硅层23配置于c-Si 衬底22上来对器件应用，从光学角度来看，这可能对于掺杂硅层 23的最大厚度限制更小(然而，非晶Si膜却需要限制厚度)。这种 在掺杂硅层23厚度方面的灵活性，可以增加使用低成本金属化技 术的机会，例如就掺杂硅层23情况的丝网印刷。
参照图8a, ( n+ )掺杂硅层23和(p ) c-Si衬底22之间的高质 量的结，也是有利的，因为太阳能电池(例如硅器件21)的质量取 决于n+p二极管的质量。图8a显示了在二极管两侧具有Al接触的 16 mm2 (n+)-Si/(p)c-Si 二极管的暗电流-电压-温度(I-V-T )特性192。太阳能电池21的I-V特性可以通过双二极管模型模拟，其中二极管
-1才莫4以中部正向 <扁压习犬态(medium forward bias regime )而二极管 -2才莫拟下部正向偏压状态(low forward bias regime )。第 一个二才及管 室温(300K)下的々包和电流密度为7.1 pA/cm2 (耳又自于图8a )。第 一和第二二才及管101和102的々包和电流194以对凄t标度vs.1000/T 显示于图8b中。101和102的活化能(EA)由图8b的IO vs. 1000/T 曲线斜率计算，对于第一或第二二才及管，分别获得了 1.16eV和 0.59eV的EA^i。在中部正向偏压状态1.16eV的活化能，非常4妻 近于晶体Si的带隙(1.12eV),表明在准-中性区域的扩散是该区域 的主要电流传输^几制。然而，在下部正向偏压状态0.59eV的活4匕 能，非常4妄近于c-Si带隙的一半(0.56eV)，表明在空间电荷区和 界面上发生的再融合是这个状态的主要电流传输机制。同时，在这 个状态的平均理想因子为1.8 4表明活性缺陷的能级(在空间电荷区 域和界面中)分布于C-Si衬底22的带隙内。二极管的电流-电压-温度测量表明，界面的影响对于太阳能电池21的应用可以忽略， 因为太阳能电池21 —^l殳在中部正向偏压(0.4〈V0.6)条件下工作。 这意味着(n+ ) Si发射体层23和(p ) mc-Si衬底22之间的界面在 光电方面是4切底的，可以用于太阳能电池21的制造，而不需4壬4可 附加的界面钝化层。
结论
应该理解到，图4和相关图中的纟参杂硅层23方法可以用于任 何电子器件21的应用中，其中高质量pn结在4氐温条件下(例如， 约300。C)形成。另外，应该理解到，n-和p-型纟参杂都可以-使用。 而且，掺杂硅层23的优点之处在于，高度掺杂的硅层23和晶体硅 衬底22之间的高质量结不使用超薄的本征緩冲层就可以获得，而 这种超薄本征緩冲层已经用于一些杂-结电池方法中。另外，掺杂硅 层23的厚度可以为40nm-100nm，这比杂-结器件中使用的无定形硅发射体高好几倍。掺杂硅层23的高结晶度(接近晶体硅)决不会影响到基于光吸收的掺杂硅层23厚度的上限。另夕卜，应该意识到，更厚的掺杂硅层23也可以用在成本划算的金属化方案如丝网印刷。掺杂硅层23的潜在优点在于，非常简单的太阳能电池器件21可以在低温下进行制造，而不需要使用TCO层。另外，在CVD装置的沉积室104中4吏用的^f氐温方法的一个实例就是PE。此外，
衬底22。在衬底22中的晶体缺陷对于低温环境100可要求通过氢进行缺陷钝化，其中应该理解到高的工艺温度将导致氢外扩散而由此丧失钝化作用。在通过制造方法200制造的太阳能电池中，掺杂硅层23—Si衬底22的界面可以提供高质量pn结，抑制了附加界面(本征)钝化层的需要，而掺杂硅层23的高度导电性特性可以抑制使用任何透明导电性氧化物膜的需要。
另外，应该意识到，区域150、 152也可以容纳包含无定形石圭结构的晶体缺陷。此外，应该理解到，在沉积室104的蒸气中的原子可以是除了所描述原子之外的(例如其他Si源、掺杂物和过量氢，根据所需而定)其他原子。
沉积环境100的^^作
参见图14，硅器件21的掺杂硅层23可以通过CVD (例如，PE， HW,热导线)在低温下(例如，小于350。C)制备。
参照图4，如使用过剩载流子寿命测定(使用微波光导率衰减在Semilab WT-2000才几器上测定)，衬底22可以是不同级别的质量。例如，硅衬底22的所选Si材料可以是这些材料，例如但不限于多晶硅；单晶硅；带状晶体硅；和粉末成形硅。另外，对于各自Si材料的硅衬底22的过剩载流子寿命可以选自例如但不限于1-10孩吏秒；10-20孩t秒；30-50孩吏秒；50-70樣t秒；70-90孩i秒；90-110微秒；和超过110微秒。
以下进一步讨i仑三种制造工序；LT方法I， LT方法II和LT方法III,用于低成本制造太阳能电池21，如图15的制造方法200的另一个实施方式。例如，方法I, II可以是适合厚度为150-200jam的低质量硅衬底(过剩载流子寿命为1-10微秒)的制造技术。方法III类似于方法I、 II,仅仅存在一个主要差别是，使用了短的中温(例如约750°C )快速热退火步骤以实现(i)形成背面电场结构，和(ii)提高(n+)掺杂硅层23的电导率。因为形成了背面电场结构，例如，方法III适用于中高质量硅衬底(过剩载流子寿命为50-100微秒)。
制造方法200
参照图14和15,其显示了4吏用图4环境100的制造方法200。制造方法200是用于在所选级别的硅衬底22上沉积掺杂硅层23的低温方法，硅衬底22用作光吸收体，而掺杂硅层23用作硅器件21的发射体。方法200具有以下步骤，可选地步骤202是这样的，即衬底22的表面制成适于促进晶体膜生长。例如，通过HF进行晶片表面处理就能完成衬底的清洁，沉积之前快速泵吸PECVD沉积室104到高真空，抑制了在所清洁村底22表面氧化物的形成。另夕卜，通过;咒积室104中的專欠氩等离子体(soft hydrogen plasma)只寸4十底22进4亍表面处理而完成预沉积，这在本4支术领域是已知的。应该理解到，衬底22表面在掺杂发射体23层生长之前的制备，在环境100之外通过第三方清洁器就可以完成，没有显示。表面制备的另一实施方式可以如此进4亍4吏用标准RCA清洁l支术清洁晶体Si 4十底22，然后经过一个短(5s ) HF浸渍(2%HF去离子水溶液)。衬底22然后通过氮气吹干后载入到沉积室104中。获得膜沉积合适的基本压力(例如，l-2xlO-6Torr )之后，在4于底22表面进4亍一个非常短(例 如，2min)的软氢(约5mW/cm2 )等离子体处理。
接着，步骤204中，硅村底22定位到适合于在硅衬底22上化 学气相沉积掺杂硅层23的沉积室104中。随后，在步骤206中， 特定多个工艺参凌t 102，以调节4参杂石圭层23的生长，如此以至于多 个工艺参数102至少包括第一工艺参数和第二工艺参数，其中第一 工艺参数的工艺温度在190-36(TC,第二工艺参数是提供过量氢原 子以影响掺杂硅层23原子结构的层结晶度的氢稀释度。其他工艺 参数102可以包括等离子体RF功率，工艺压力和有关沉积室104 中衬底22外表面的原子流速，这取决于所使用的CVD方法类型。
冲妄着在步骤208中，石圭4于底22的外表面114在沉积室104中 暴露于包含硅原子Si、 #^杂物原子(例如P， B)和过量氢原子H (参见图4 )的蒸气中，这些原子用于生长掺杂硅层23。在步骤210 中，在外表面114上完成掺杂硅层23的生长而在掺杂硅层23和硅 衬底22之间形成一个界面，以至于掺杂硅层23包括具有衬底22 晶体结构的层结晶度的扩散质量(propagated quality)的第一原子 结构区i或。
随后，所生产的石圭片21可以用于制造许多不同的PV或其他电 子硅片基的器件，这种器件的实例如图9a、 b、 c和10a、 b、 c中所示。
此处描述了新掺杂石圭层23和以其形成的pn结的使用，以及三 种太阳能电池制造方法序列，"LT方法I"、 "LT方法n"和"LT方 法in"。在LT-方法I和II中的所有制造步骤都在低温(例如<400 °C )下实施。序列LT-方法I和II可以理想地适用于低质量硅衬底 22，因为这些衬底如果使用甚至是适度高温(例如典型的退火温度)就会降解，同时这些方法也适用于经过预处理氢化进行本体缺陷钝
化的有缺陷Si衬底22。
"LT-方法III"可以适用的那些Si衬底22， 是可以承受适度高温(例如约700-800°C )但如果使用非常高的温 度(例如超过900°C )就会降解的那些Si衬底。例如，在LT方法 III中所有工艺步骤都是在〗氐于750。C的温度下实施的。
应该理解，所有三种方法I、 II、 III都适用于低成本(低质量) Si衬底22，这些衬底如果使用多重高温行程(变化，excursions )(超 过850-90CTC ),其材料质量就会降低。然而，新的方法I、 II、 III 也同样可以适用于高质量Si衬底22 (例如，电子级硅片)，并且可 以获得高的转化效率。这些方法的简洁性和低热预算特性也可以有 助于降低成本。硅衬底的所选品种(级别，grade )可以是多晶硅； 单晶石圭；带状晶体石圭；或4分末成形硅。所选品种的衬底22晶体结 构的质量对于过剩载流子寿命可以选择，例如但不限于1-10微秒； 10画20樣i秒；30匿5(M效秒；50-70樣吏秒；70-9(M效秒；90-ll(H敬秒；和 超过110微秒。
制造方法300
参照图9a和10a, LT方法I是基本方法顺序300,其中掺杂硅 层23 ;兄积到c-Si 4t底22上而形成pn结器4牛21。该方法300尤其 可以适用于少数载流子扩散长度较小(与晶片厚度相比)的硅衬底 22，例如缺陷密度高的低成本Si材料，以及如果经过多重高温行程 就会进一步降解的低成本Si材料。LT方法I的低温特性(例如<360 。C)也才是供施加于晶片22所用的可选的预处理氢缺陷4屯化。当少 数载流子扩散长度较低时，背面电场就无多大帮助，因此方法保持 简短。掺杂硅层23的高电导率有利于排除对TCO的需求，掺杂硅 层23的高度晶体特性提供了合适的突变pn结。图9a图示说明了 LT方法I的太阳能电池制造顺序300。太阳 能电池器件21对应的示意图如图10a所示。太阳能电池21制造过 程以晶体硅衬底(p或n型)22的标准清洁302开始。例如，衬底 22可以是单晶硅(CZ-Si或FZ-Si)，多晶硅或硅带。经过标准清洁 302工艺过程之后石圭衬底22本身的氧化物就^皮稀氪氟酸溶液 (2%HF的去离子水溶液)腐蚀掉。然后，4吏用硅烷和磷化氢(或 p-型膜情况下的乙硼烷)的PECVD在足够量的氢存在下，在硅衬 底22上形成掺杂硅层23(例如，n+或p十型)(304)。参凄t 102 (参 见图4)的工艺条件是获得高度导电性的掺杂硅层23的条件。掺杂 石圭层23的厚度，例如，可以在10nm-40nm-100nm范围内变化。4吏 用PVD 4支术(賊射或蒸发)进4亍(306 )前侧4册才各金属化(front side grid metallization )25。应该注意到，前金属化25是直4妄在掺杂石圭 层23上形成的。由于掺杂硅层23的电导率高，就不需要使用任何 透明导电性氧化物(TCO)。具有合适厚度的防反射涂层(或多层) 24使用硅烷、氨和/或一氧化氮作为气相前体的PECVD在低温(约 250°C )下;咒禾只(310 )。在背柳J Al 4妾触26的;兄禾口、 ( 308 )之前，可 以实施一个非常短(1-2秒)的稀HF (1%)浸渍工艺过程，接着 进行一个30秒的去离子水浸渍工艺过程，以去除晶片22背面本身 固有的氧化物。例如，具有足够厚度(2-3 pm )的背面Al层26使 用PVD技术沉积308到太阳能电池21的背面。为了实现最高程度 的简洁性，在LT方法I中没有利用背面电场结构。如果使用低质 量Si衬底，就可以基本不需要BSF结构。少lt载流子扩散长度对 于低质量材料经常小于200jum,这是衬底厚的典型值。这就暗示了 ， BSF结构的使用决不是必需的，因为有效的过剩载流子寿命主要由 Si衬底22本体决定，而非背面。
制造方法320参见图9b和10b, l吏用LT方法II，高质量Si4于底22,更薄 的村底22 (扩散长度》晶片厚度)，或其载流子寿命通过氢钝化增 加的那些衬底22，就可以生产出具有高转化效率的太阳能电池21。 该制造方法320使用了用于形成发射体23 (n+p或p+n)和BSF 27 (p+p或n+n)的掺杂硅层23。前金属化25和背面28金属化可以直 接形成在掺杂硅层23、 27的顶部。方法320完全在^[氐温(例如， <360°C )下进行。
再参照图9b和10b,当通过预处理缺陷4屯化寺支术如氢化过程可 以提高低成本(或有缺陷的)衬底22的质量时，或使用超薄晶片 (<150Kim)时，则对BSF28的需求就变得有用，同时仍需要坚持 严格要求的低温方法。LT方法II可以适用于这种情况。图9b图示 说明了 LT方法II中涉及的制造步骤320。相应的太阳能电池器件 27示意性地表示于图10b中。在LT方法II中仅有的差别在于，沉 积掺杂发射体23(n+或p+型)之后，在衬底22的背面沉积(326 ) 另一 qEPiDope Si膜(>1+或p+型)用作BSF。背面铝接触28直接沉 积(312)在掺杂SiBSF层27之上。LT方法II对于高寿命晶片或 缺陷钝化晶片或超薄晶片，可以提供高的转化效率，同时保持所有 工艺步驶《在〗氐温下实施。
制造方法400
参照图9c和10c,所示的LT方法I11400，除了掺杂Si的发射 体23、短时间(例如〈l-2min )之夕卜，4吏用了中温(例如，700-750-800 。C)热退火408,促4吏发射体23固相重结晶而同时形成铝合金的 BSF 31。在该方法中，低温形成的薄膜发射体23具有一个更宽的 工艺方法变化窗口 ，即薄膜23生长速率可以以薄膜23结晶度为代 价被增加。后续的热退火步骤408可以改进发射体23的结晶度和 电导率。使用A1-合金BSF方法408，单独的硼掺杂p+BSF膜就可以是不必要的。另外，由于Al膜31在短的热退火408之前沉积于 器件29的背面，具有足够的厚度(3-5pm)，则对于背面接触就可 以不需要另 一金属沉积的工艺过程。
LT方法I11 400图示于图9c中，与LT方法I相比，其涉及到 一个非常短(<l-2min)的中温热退火408，以同时(i)形成BSF 和(ii)提高发射体23的晶体质量和电导率。因此，方法400仍然 属于低热预算方法。其提供了需要BSF的衬底以及经过中温热退火 之后质量不降低的衬底的一个简单替代。由LT方法III制造的器件 结构29示意性地表示于图10c中。在该方法400中，低温PECVD Si发射体(n+型)23沉积(304 )于p-型c-Si衬底22上，接着在晶 片22的背面沉积(406) 3-5|um的铝月莫31。然后晶片22在750°C 实施一个短时间(<lmin)的快速热退火(408)。在该方法中，形 成了 Al-合金的p+BSF，同时提高了发射体23的结晶度和电导率。 如通过电导率(图6)和拉曼(图7b)测定所显示的证据所示，短 时中温退火作用可以提高发射体23的电导率和晶体质量，而与HD 无关。此处应该注意到，已经具有高晶体质量和电导率的4参杂石圭层 23可以不需要中温退火进行改进提高。然而，为了获得沉积态的(未 退火)掺杂硅层23,某些条件如HD和合适的工艺参数102还是应 该遵循。LT方法III对方法变型4是供了一个更宽的窗口，以至于即 使是次质量的掺杂硅层23也能通过方法400得到改进提高。另夕卜， 提高HD会稍微减慢膜生长速率。因此，当高生长速率有用时，就 可以降低HD ，对于质量足够的合适衬底使用LT方法III仍然可以 改进膜的质量。而且，由于背面金属31是相对较厚的Al (3-5|um) 膜，经过热退火之后部分Al消耗于合金p+BSF的形成过程中，剩 余的金属就会起到背面金属接触31的作用，由此有助于消除了形 成第二次金属接触的需求。铝BSF步骤代替硼BSF,即与LT方法 II相比，消除了 (p+)SiBSF步骤。前金属25和防反射层24可以 类4以于LT方法I-使用。LT方法I、 II和III尽管理想i也适用于不同质量水平的〗氐成本 Si衬底22,但是，应该注意到，LT方法II和III也将会对高质量单 晶Si晶片22产生高效率。
方法200、 300、 320、 400的要素之一是低温硅掺杂层23。作 为方法步骤的初始实验验证的部分，根据LT方法I制造并且未使 用TCO层的器件21的填充因子实-验测得为75%，由此i正明了在发 射体中的电阻损失得到了抑制。这也证实了我们材料水平表征的结 果。LT方法I测试电池是构建于质量相对较低的多晶Si衬底22(寿 命《10凝:秒)并且未进4亍表面乡丈饰的1 cm2器^f牛。图11显示了该 器件21的电流-电压特性。
权利要求
1. 一种用于在所选级别的硅衬底上沉积掺杂硅层的低温方法，所述硅衬底用作光吸收体，而所述掺杂硅层用作发射体；所述方法包括以下操作将所述硅衬底定位到适于在所述硅衬底上化学气相沉积所述掺杂硅层的沉积室中，所述硅衬底的外表面适于促进晶体膜生长；使用多个工艺参数调节所述掺杂硅层的生长，所述多个工艺参数包括第一工艺参数，用于抑制掺杂物原子扩散进入所述硅衬底的所述外表面的工艺温度，和第二工艺参数，用于提供影响所述掺杂硅层的原子结构层结晶度的过量氢原子的氢稀释度；将所述沉积室中的所述硅衬底的所述外表面暴露于适合环境的化学气相沉积条件下的蒸气，所述蒸气包括硅原子、掺杂物原子和所述过量氢原子，这些所述原子用于所述掺杂硅层的生长；和在所述外表面上开始所述掺杂硅层的生长以形成所述掺杂硅层和所述硅衬底之间的一个界面，以使所述掺杂硅层包括第一原子结构区域和相邻的第二原子结构区域，所述第一原子结构区域具有仅次于所述界面的高的层结晶度质量，所述第二原子结构区域具有低的层结晶度质量，伴随晶体缺陷的密集度的增加，所述界面上的所述掺杂硅层的厚度增加。
2. 才艮据4又利要求1所述的方法，进一步包括通过所述多个工艺参 数控制所述掺杂硅层生长的操作，以扩展所述硅衬底的衬底晶 体结构而控制所述第一原子结构区域内的所述层结晶度。
3. 根据权利要求2所述的方法，其中在所述第一原子结构区域的 所述层结晶度包括从所述衬底晶体结构延伸的外延生长。
4. 根据权利要求3所述的方法，其中所述衬底晶体结构的晶体取 向类似于所述第 一原子结构区域的所述层结晶度的晶体取向。
5. 根据权利要求2所述的方法，其中所述较低质量的第二原子结 构区域包括选自以下组中的所述晶体缺陷至少之一不同尺寸 的晶粒；不同取向的晶粒；存在明显的晶界；存在微米或纳米 晶体结构；堆垛层错；边缘畸变；和金属杂质。
6. 根据权利要求5所述的方法，其中所述较高质量的第一原子结 构区域包括选自以下组中的所述晶体缺陷至少之一不同尺寸 的晶粒；不同取向的晶粒；存在明显的晶界；存在微米或纳米 晶体结构；堆垛层错；边缘畸变；和金属杂质。
7. 根据权利要求5所述的方法，其中从衬底晶体结构穿到所述第 二原子结构区域的层结晶度之间的原子结构过渡在不同晶体 相之间没有明显边界。
8. 根据权利要求7所述的方法，其中所述层结晶度从邻接所述界 面的外延相过渡到乂人所述界面起随着所述4参杂石圭层的所述厚 度增加的纳米晶相。
9. 根据权利要求2所述的方法，其中所述界面形成了 pn结。
10. 根据权利要求9所述的方法，其中所述硅衬底是p型材料，而 所述掺杂硅层是n型材料。
11. 根据权利要求9所述的方法，其中所述掺杂硅层的厚度选自包 含以下的^L:等于或小于40nm;等于或小于50nm;等于或 小于60nm; 等于或小于70nm;等于或小于80nm;等于或 小于90nm;等于或小于100 nm;等于或小于110nm;等于 或小于120nm;和等于或小于130nm。
12. 根据权利要求9所述的方法，其中所述工艺温度选自包含以下 温度范围的纟且190國360。C; 190陽350。C; 190-325°C; 190-320 °C; 190-310°C; 190國300。C; 190國290。C; 190-280°C; 190-275 °C; 190-250。C; 190-225°C;和190画200。C。
13. 根据权利要求9所述的方法，其中所选级别的所述硅衬底选自 包括以下方面的组多晶娃；单晶硅；带晶硅；和粉末形成娃。
14. 根据权利要求13所述的方法，其中对于过剩载流子寿命，所 选级别的所述衬底晶体结构质量选自包括以下范围的组1-l(M鼓秒；10-20樣丈秒；30-50孩t秒；50-7(M鼓秒；70-90樣丈秒； 90-110樣￡秒；和大于110孩史秒。
15. 根据权利要求2所述的方法，其中所述掺杂物原子选自包括磷 和硼的组。
16. 才艮据片又利要求15所述的方法，进一步包括使用所述多个工艺 参凄丈的附加工艺参凄t调节所述纟参杂石圭层生长的才喿作，所述附加 工艺参数包括等离子体RF功率、工艺压力和相对于所述外表 面的所述原子的流速。
17. 才艮据权利要求16所述的方法，进一步包括选择 150mTorr-l. 1Torr范围的所述工艺压力的才喿作。
18. 根据权利要求17所述的方法，进一步包括选择5 mW/cm2 -75 mW/cm2范围的所述等离子体RF功率的操作。
19. 根据权利要求18所述的方法，进一步包括选择80%-99%范围 的所述氢稀释度的操作。
20. 根据权利要求18所述的方法，进一步包括选择85%-95%范围 的所述氢稀释度的操作。
21. 根据权利要求15所述的方法，进一步包括选择所述多个工艺 参数的操作，以促进所述层结晶度的掺杂分布，即对于所述第 一原子结构区域，整个所述掺杂硅层是均匀的。
22. 根据权利要求21所述的方法，进一步包括选择所述多个工艺 参数的操作，以促进所述层结晶度的掺杂分布，即对于所述第 二原子结构区域，整个所述摻杂硅层是均匀的。
23. 根据权利要求22所述的方法，其中在所述掺杂硅层中的大多 数所述掺杂物原子与其相邻的石圭原子具有4重共fH建。
24. 才艮据;K利要求23所述的方法，其中所述界面形成了 pn结。
25. 才艮据4又利要求24所述的方法，其中所述pn结是相对于所述掺 杂硅层和所述硅衬底之间掺杂物原子的跳变浓度差的突变结。
26. 根据权利要求25所述的方法，其中所述突变结处于所述外表 面上。
27. 根据权利要求26所述的方法，进一步包括在所述硅衬底外表 面相对的所述掺杂硅层外表面上形成前部金属化的操作。
28. 根据权利要求26所述的方法，其中所述化学气相沉积技术是 PE。
29. 根据权利要求26所述的方法，进一步包括基于所选级别的所 述硅衬底选择所述工艺温度的操作。
30. 根据权利要求26所述的方法，进一步包括基于所述氢稀释度 控制所述掺杂硅层生长速率的操作。
31. 根据权利要求26所述的方法，进一步包括对所述形成的pn 结施用热退火步骤的操作，以使发生所述层结晶度的重结晶而 降低晶体缺陷的水平。
32. 根据权利要求31所述的方法，其中所述退火温度选自600-850 。C。
33. 根据权利要求32所述的方法，其中所述退火时间少于2min。
34. 根据权利要求26所述的方法，其中所述掺杂石圭层具有在 500-3000 /Ohms.cm范围的电导率。
35. —种包括所选级别硅衬底上的掺杂硅层的硅片器件，所述硅衬 底用作光吸收体，而所述掺杂硅层用作发射体；所述器件包括所述硅衬底的外表面，所述掺杂硅层从此处开始在所述 掺杂石圭层和所述石圭衬底之间形成一个界面，以4吏所述掺杂硅层 包括第 一原子结构区域和相邻的第二原子结构区域，所述第一 原子结构区域具有仅次于所述界面的高的层结晶度质量，所述 第二原子结构区域具有低的层结晶度质量，伴随晶体缺陷的密集度的增加，所述界面上的所述掺杂石圭层的厚度增加。
36. 根据权利要求35所述的器件，进一步包括从所述硅衬底的衬 底晶体结构扩展的所述第 一原子结构区域中的所述层的结晶度。
37. 根据权利要求36所述的器件，其中在所述第一原子结构区域 的所述层结晶度包括乂人所述衬底的晶体结构延伸的外延生长。
38. 根据权利要求37所述的器件，其中所述衬底晶体结构的晶体 取向类似于所述第 一 原子结构区域的所述层结晶度的晶体取 向。
39. 根据权利要求36所述的器件，其中从所述村底晶体结构穿到 所述第二原子结构区域的所述层结晶度的原子结构过渡缺乏 不同晶相之间的明显界限。
40. 根据权利要求39所述的器件，其中所述掺杂硅层中大多数所 述4参杂原子与其相邻的硅原子具有4重共1"介4建。
全文摘要
本发明公开了一种用于在所选级别的硅衬底上沉积掺杂硅层的低温方法和系统的结构。硅衬底用作光吸收体，而掺杂硅层用作发射体。该方法包括以下操作将硅衬底定位到适于在该硅衬底上化学气相沉积掺杂硅层的沉积室中，该硅衬底的外表面适用于促进晶体膜生长；使用多个工艺参数调节所述掺杂硅层的生长，该多个工艺参数包括，第一工艺参数，用于抑制掺杂物原子扩散进入该硅衬底外表面的工艺温度，和第二工艺参数，用于提供影响掺杂硅层原子结构的层结晶度的过量氢原子的氢稀释度；把沉积室中的硅衬底的所述外表面暴露于合适环境的化学气相沉积条件下的蒸气，该蒸气包括硅原子、掺杂物原子和过量氢原子，该原子用于生长掺杂硅层；在外表面上开始掺杂硅层的生长以形成掺杂硅层和硅衬底之间的一个界面，以使掺杂硅层包括第一原子结构区域与相邻的第二原子结构区域，该第一原子结构区域具有仅次于界面的高的层结晶度质量，该第二原子结构区域具有低的层结晶度质量，伴随晶体缺陷的密集度的增加，界面上的掺杂硅层的厚度增加。所获得的硅衬底和掺杂层(或薄膜)可以用于太阳能电池的生产。
文档编号C30B25/20GK101548032SQ200780023661
公开日2009年9月30日 申请日期2007年5月15日 优先权日2006年5月15日
发明者西瓦·西沃思撒曼, 迈赫迪·法鲁克-巴鲁吉 申请人:阿里斯技术公司