专利名称：电路基板、显示装置和液晶显示装置的制作方法
技术领域：
本发明涉及电路基板、显示装置和液晶显示装置。更详细地说， 涉及适用于便携式电话等移动设备的电路基板、以及具备上述电路基 板的显示装置和液晶显示装置。
背景技术：
近年来，在安装有液晶显示装置、有机场致发光显示装置等的便
携式电话、PDA等便携式电子设备中，要求进一步的小型化和轻量化。 伴随于此，有实现显示区域周边的小型化、即窄边框化的趋势，促进 开发。此外，由于实现薄型化和成本削减等，有增加具备在基板上形 成驱动电路等的驱动所需要的周边电路的完全一体型(foil monolithic) 的电路基板的显示装置的倾向。在具备完全一体型的电路基板的显示 装置中，由于在电路基板上形成用于驱动像素的电路，所以基板上的 显示部以外的区域(边框区域)增加，因此正在进行用于促进窄边框 化的开发。
在现有的显示装置中，作为面板内部的配线使用低电阻的铝，如 果通过使该配线延伸至面板外部来作为外部连接端子使用，则铝膜有 可能产生腐蚀。因此，公开了将面板内部的配线所使用的铝膜在面板 内部与配置在比铝膜更靠下的阶层的金属膜连接，使用该金属膜延伸 至面板外部的方式(例如参照专利文献l)。
此外，在专利文献1中，也公开了作为防止外部连接端子的腐蚀 的方式，对面板内部的配线使用铝膜，使铝膜延伸至面板外部而作为 外部连接端子使用，通过将铝膜端部的向面板外部的露出部分用铬 (Cr)膜和氧化铟锡(ITO)膜覆盖，从而防止外部连接端子部的腐蚀 的方式。
专利文献l:日本特开平3 —58019号公报
发明内容
但是，如专利文献1所公开的方式那样，在将面板内部的配线与 形成在比该配线更靠下的阶层的金属膜连接，通过使该金属膜延伸而 作为外部连接端子使用的情况下，需要分开设置成为外部连接端子的 区域和配置面板内部的配线的区域，在增大边框面积这一点上有改善 的余地。
本发明是鉴于上述现状而研发的，其目的在于提供一种削减了边 框面积的电路基板、显示装置和液晶显示装置。
本发明的发明人对适用于显示装置的窄边框化的电路基板进行了 各种研讨，着眼于外部连接端子的配置。然后，发现在现有的显示装 置中，面板内部所使用的配线与配置在比该配线更靠下的阶层的金属 膜连接，通过使该金属膜延伸而作为连接端子，因此通过分开设置用 作外部连接端子的区域和配线区域而导致边框面积增大，并且还发现 电路基板通过具有配置在外部连接端子的下层的配线，使外部连接端 子和配线重叠，能够削减边框区域，从而想到能够完美地解决上述课 题，达到本发明。
艮口，本发明是在基板上具有用于像素的驱动的驱动电路和外部连 接端子的电路基板，上述电路基板是具有配置在外部连接端子的下层 的配线的电路基板。
以下对本发明进行详细叙述。
本发明的电路基板是在基板上具有用于像素的驱动的驱动电路和 外部连接端子的电路基板。上述像素是构成显示图像的最小的单位， 例如在将本发明的电路基板应用于彩色显示的显示装置的情况下，是 指显示红色、绿色、蓝色等的单色的点。即，像素也可以是子像素。 上述驱动电路是用于驱动像素的电路。作为驱动电路，可列举源极驱 动电路、栅极驱动电路等。此外，驱动电路由传输门、闩锁电路、定 时发生器、基于电源电路等的转换器等的电路构成。上述外部连接端 子是用于电连接电路基板的外部(其它部件)和电路基板内的配线(电 路)的端子。此外，在本说明书中简称为"电路"的情况下，其种类 并没有特别的限定，但优选是显示装置用(更优选为液晶显示装置用) 的电路基板所使用的电路。
11上述电路基板具有配置在外部连接端子的下层的配线。在本说明书中"配置在下层"是指配置在下面的阶层的重叠区域。另外，在本说明书中，"下"意味着更靠基板侧，另一方面，"上"意味着更远离基板侧。此外，在"配置在下面的阶层"这种情况下，可以重叠，也可以不重叠，并没有特别的限定。作为上述配线并没有特别的限定，
可列举驱动电路、构成静电放电(Electrostatic Discharge: ESD)保护
电路等的电路的配线、与外部连接端子连接的连接配线等。作为连接配线，可列举从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线等。上述配线中的至少一个配线，配置在外部连接端子的下层，由此能够削减边框部分的面积。另外，在本发明中，可以是配线整体配置在外部连接端子的下层的整体，也可以是配线的一部分配置在外部连接端子的下层，对于配置在配线的外部连接端子的下层的部分占整体的比例并没有特别的限定。
以下表示本发明的优选方式。另外，以下所示的各方式也可以分
别适当组合。
上述电路基板，由于电路结构配线和包括外围配线与电源配线的连接配线中的至少任意一个配线配置在外部连接端子的下层，所以能够削减配线面积。
优选上述配线包括与外部连接端子连接的连接配线，在上述电路基板中，连接配线配置在外部连接端子的下层。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线，在上述电路基板中，外围配线配置在外部连接端子的下层。
优选上述配线包括从外部连接端子供给用于使电路驱动的电源的电源配线，在上述电路基板中，电源配线配置在外部连接端子的下层。
优选上述配线包括构成电路的电路结构配线，在上述电路基板中，电路结构配线配置在外部连接端子的下层。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线、和从外部连接端子供给用于使电路驱动的电源的电源配线，在上述电路基板中，外围配线和电源配线配置在外部连接端子的下层。
优选上述配线包括与外部连接端子连接的连接配线和构成电路的
12电路结构配线，在上述电路基板中，连接配线和电路结构配线配置在外部连接端子的下层。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线和构成电路的电路结构配线，在上述电路基板中，外围配线和电路结构配线配置在外部连接端子的下层。
优选上述配线包括从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的电路结构配线，在上述电路基板中，电源配线和电路结构配线配置在外部连接端子的下层。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的电路结构配线，在上述电路基板中，外围配线、电源配线和电路结构配线配置在外部连接端子的下层。
根据这些，由于电路结构配线和包括外围配线与电源配线的连接配线中的至少一个配线的一部分配置在外部连接端子的下层，所以能够大幅度削减配线面积，能够实现窄边框化。另外，在本说明书中，"电路结构配线"是指电路内部的配线，可列举构成传输门、闩锁电路、定时发生器、包括基于电源电路等的转换器等的电路的驱动电路、ESD
保护电路等的保护电路、缓冲电路、数字一模拟转换电路(DAC电路)、移位寄存器、采样存储器等的电路的配线。此外，"电路结构配线"也包括将构成驱动电路的多个电路彼此连接的配线。而且，"外围配线"是连接驱动电路和外部连接端子，将从外部输入的信号传递到驱动电路的配线。此外，"电源配线"是从外部连接端子供给用于使驱动电路、ESD保护电路、缓冲电路、DAC电路、移位寄存器、采样存储器等的电路驱动的电源的配线。电源配线由于需要向电源电路供给大量的电流，所以优选配线宽度比外围配线宽广。"连接配线"是包括外围配线和电源配线的与外部连接端子连接的配线，例如在构成晶体管的源极电极、漏极电极、栅极电极等直接与外部连接端子连接的情况下，这些电极等也能够包括于连接配线。由于能够使上述外部连接端子在正下方与在该外部连接端子的内侧区域重叠的连接配线连接，所以能够仅通过设置在配置于外部连接端子和连接配线之间的层间膜的接触孔连接。因此，不仅能够縮短配线的长度(配线长度)，而且能够实现由配线面积的削减和配线长度削减而带来的配线的低电阻化。另外，本发明可以是电路结构配线和包括外围配线与电源配线的连接配线的各配线的整体配置在外部连接端子的下层，也可以是电路结构配线和包括外围配线与电源配线的连接配线的各配线的一部分配置在外部连接端子的下层，对于电路结构配线和包括外围配线与电源配线的连接配线的各配线的配置在外部连接端子的下层的部分占整体的比例并没有特别的限定。此外，例如，也可以是两个电路结构配线配置在不同的阶层，配置在不同的阶层的电路结构配线彼此重叠。对于外围配线、电源配线等也同样，也可以是两个外围配线配置在不同的阶层，配置在不同的阶层的外围配线彼此重叠，也可以是两个电源配线配置在不同的阶层，配置在不同的阶层的电源配线彼此重叠。据此，能够进一步实现边框面积的削减。
由于构成上述电路的电路结构配线、从外部连接端子向驱动电路传递信号的外围配线和从外部连接端子供给用于使电路驱动的电源的电源配线的至少两个配线配置在外部连接端子的下层的同一层，所以配置在该同一层的配线能够用同一成膜工序和图案形成工序形成，因此能够削减制造工序，能够实现生产性的提高。这样，优选配置在同一层的配线是能够通过图案形成而形成利用相同的成膜工序形成的膜的配线。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线、和从外部连接端子供给用于使电路驱动的电源的电源配线，在上述电路基板中，外围配线和电源配线配置在外部连接端子的下层的同一层。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线和构成电路的电路结构配线，在上述电路基板中，外围配线和电路结构配线配置在外部连接端子的下层的同一层。
优选上述配线包括从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的电路结构配线，在上述电路基板中，电源配线和电路结构配线配置在外部连接端子的下层的同一层。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的电路结构配线，在上述电路基板中，外围配线、电源配线和电路结构配线配置在外部连接端子的下层的同一层。
据此，在形成于外部连接端子的下层的电路结构配线、外围配线和电源配线的一部分的至少两个配置在同一层的情况下，配置在同一层的配线由于能够利用相同的成膜工序和图案形成工序形成，所以能够实现制造工序数量的削减。另外，在本发明中，外围配线、电源配线和电路结构配线的各配线也可以分别整体配置在同一层，外围配线、电源配线和电路结构配线的各配线也可以分别一部分配置在同一层，对于各外围配线、电源配线和电路结构配线而言，相互配置在同一层的部分占整体的比例并没有特别的限定。
由于构成上述电路的电路结构配线、从外部连接端子向驱动电路传递信号的外围配线和从外部连接端子供给用于使电路驱动的电源的电源配线的至少两个配线重叠配置在外部连接端子的下层，所以能够削减配置配线的面积(配线面积)，能够实现窄边框化。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线和从外部连接端子供给用于使电路驱动的电源的电源配线，在上述电路基板中，外围配线和电源配线在外部连接端子的下层重叠配置。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线和构成电路的电路结构配线，在上述电路基板中，外围配线和电路结构配线在外部连接端子的下层重叠配置。
优选上述配线包括从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的电路结构配线，在上述电路基板中，电源配线和电路结构配线在外部连接端子的下层重叠配置。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的电路结构配线，在上述电路基板中，选自外围配线、电源配线和电路结构配线中的至少两个配线在外部连接端子的下层重叠配置。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的电路结构配线，在上述电路基板中，外围配线、电源配线和电路结构配线在外部连接端子的下层相互重叠配置。
15据此，由于形成于外部连接端子的下层的电路结构配线、外围配线和电源配线的一部分的任意部位重叠配置，与配线配置在同一层那样的情况等相比较，能够进一步削减配线面积，能够进一步实现窄边框化。此外，由于使配线重叠，所以能够提高配线形成图案的自由度，能够使配线面积(配置配线的区域的面积)进一步减少。即，在配线彼此配置在同一层的情况下，由于配线彼此不能交叉，所以需要以不行成交叉部的方式使配线延伸，但通过使配线的一部分交叉能够縮短配线长度。进而，代替削减配线面积，也可以增加配线宽度，也能够实现配线的低电阻化。另外，由于外围配线和电源配线与外部连接端子连接，所以优选在构成电路的电路结构配线的上层配置外围配线和/或电源配线，但形成各配线的阶层并没有特别的限定，也可以在外围配线的上层配置电路结构配线和/或电源配线，也可以在电源配线的上层配置外围配线和/或电路结构配线。此外，作为配置配线的顺序，优选从上层依次配置电源配线、外围配线和电路结构配线。由于重叠制造工序，越到上层的制造工序，越容易产生来自下层配线的台阶的影响、由与下层的重叠精度的降低等引起的对准偏差，难以细微化。因此，优选将与配线宽度通常宽广的外围配线和电路结构配线等比较对准精度通常即使低也可以的电源配线配置在比电路结构配线更靠向上层。在本发明的电路基板中，也可以外围配线、电源配线和电路结构配线的各配线分别整体重叠配置，也可以外围配线、电源配线和电路结构配线的各配线分别一部分重叠配置，对于各外围配线、电源配线和电路结构配线而言，相互重叠的部分占整体的比例并没有特别的限定。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配线和从外部连接端子供给用于使电路驱动的电源的电源配线，在上述电路基板中，外围配线、电源配线和电路在外部连接端子的下层相互重叠配置。据此，能够得到与上述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的电路结构配线，在上述电路基板中，外围配线、电源配线和电路结构配线在外部连接端子的下层相互重叠配置的情况同样的效果。
16构成上述电路的电路结构配线、从外部连接端子向驱动电路传递 信号的外围配线和从外部连接端子供给用于使电路驱动的电源的电源 配线之内的两个配线配置在外部连接端子的下层的同一层，它们中剩 余的一个配线与配置在同一层的两个配线的任一个重叠，由此能够有 效地实现生产性提高和窄边框化。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配 线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电 路的电路结构配线，在上述电路基板中，外围配线、电源配线和电路 结构配线配置在外部连接端子的下层，外围配线和电源配线配置在同 一层，上述电路结构配线与外围配线和电源配线中的至少任意一方的 配线重叠配置。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配 线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电 路的电路结构配线，在上述电路基板中，外围配线、电源配线和电路 结构配线配置在外部连接端子的下层，外围配线和电路结构配线配置 在同一层，上述电源配线与外围配线和电路结构配线中的至少任意一 方的配线重叠配置。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配 线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电 路的电路结构配线，在上述电路基板中，外围配线、电源配线和电路 结构配线配置在外部连接端子的下层，电源配线和电路结构配线配置 在同一层，上述外围配线与电源配线和电路结构配线中的至少任意一 方的配线重叠配置。
据此，能够发挥构成上述电路的电路结构配线、从外部连接端子 向驱动电路传递信号的外围配线和从外部连接端子供给用于使电路驱 动的电源的电源配线之内的两个配线配置在外部连接端子的下层的同 一层的情况和在外部连接端子的下层重叠配置的情况所带来的上述两 方的优点。
优选上述配线包括从外部连接端子向驱动电路传递信号的外围配 线和从外部连接端子供给用于使电路驱动的电源的电源配线，在上述 电路基板中，外围配线和电源配线配置在外部连接端子的下层的同一层，电路与外围配线和电源配线中的至少任意一方的配线重叠配置。 据此，能够得到与上述配线包括从外部连接端子向驱动电路传递信号 的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线 和构成电路的电路结构配线，在上述电路基板中，外围配线、电源配 线和电路结构配线配置在外部连接端子的下层，外围配线和电源配线 配置在同一层，上述电路结构配线与外围配线和电源配线中的至少任 意一方的配线重叠配置的情况同样的效果。
优选上述配线包括两个以上与外部连接端子连接的连接配线，上 述连接配线的至少一个，在与其它连接配线不同的阶层，与上述其它 连接配线重叠配置。据此，能够进一步削减配线面积，能够进一步实
现窄边框化。例如，图io是表示在不同的阶层形成的多个连接配线重
叠配置时的外部连接端子和连接配线的连接方式的平面模式图。如图
10所示，将连接配线16a和连接配线16b和连接配线16c局部重叠配 置，将外部连接端子20a和连接配线16a通过接触孔25a连接，将外部 连接端子20b和连接配线16b通过接触孔25b连接，将外部连接端子 20c和连接配线16c通过接触孔25c连接。在图10的情况下，优选从 基板侧依次层叠有连接配线16a、连接配线16b和连接配线16c，在各 连接配线16a、 16b、 16c重叠的部分，在各连接配线16a、 16b、 16c 之间配置有绝缘性的膜。另外，也考虑外部连接端子与晶体管的源极 电极、漏极电极、或栅极电极等直接连接的情况。此外，在上述配线 包括两个以上与外部连接端子连接的连接配线的情况下，也可以在一 个外部连接端子上连接多个连接配线，也可以在多个外部连接端子上 各连接一个连接配线，与一个外部连接端子连接的连接配线的数量并 没有特别的限定。在图10中，连接配线16a、连接配线16b和连接配 线16c的配线宽度不同，但上述连接配线的配线宽度各自可以不同， 也可以相同。
优选上述配线包括与外部连接端子连接的连接配线，上述连接配 线在外部连接端子的下层与该外部连接端子连接。即，优选上述连接 配线在外部连接端子的正下方与该外部连接端子连接。据此，由于将 外部连接端子和位于外部连接端子的正下方的连接配线通过接触孔连 接，所以能够减少连接配线的外围面积，还能够实现由连接配线的配
18线长度削减所带来的低电阻化。作为这样的方式，例如也可举出连接 配线与外部连接端子连接，与该连接配线所连接的外部连接端子以外 的其他外部连接端子不重叠的图11 (a)所示的方式等。
优选上述电路基板具有2个以上的外部连接端子，上述连接配线 与该连接配线所连接的外部连接端子以外的其他外部连接端子重叠。
另外，在连接配线为2个以上的情况下，任意一个连接配线与该连接
配线所连接的外部连接端子以外的其他外部连接端子重叠即可，也可 以包括与连接配线(其自身)连接的外部连接端子以外的其他外部连 接端子不重叠的连接配线。
一般地，作为外部连接端子和外围配线或电源配线连接的方法， 可举出将外部连接端子的端部与包括外围配线和电源配线的连接配线
连接的方式(例如参照图9—1)。但是，在该情况下，由于需要使连接
配线延伸至外部连接端子，所以无法有效地削减连接配线的外围面积。 在本说明中，能够将外部连接端子和位于外部连接端子的正下方的连 接配线通过接触孔直接相连，能够减少连接配线的外围面积，还能够 实现由连接配线的配线长度削减所带来的低电阻化。而且，由于在上 述电路基板中，能够使连接配线与该连接配线所连接的外部连接端子 以外的其他外部连接端子重叠配置，所以能够进一步实现配线面积的 削减。在外部连接配线的正下方的同一层内平行排列多个连接配线的
情况下，例如图ll (a)所示，当各外部连接端子20d的端部区域和各 连接配线16d通过接触孔25d连接，各连接配线16d以与各自连接的 外部连接端子以外的其它外部连接端子不重叠的方式配置时，由于导 致外部连接端子20d较短，所以外部连接端子的面积变小，外部连接 端子和外部的连接变得困难。对此，如图11 (b)所示，当用接触孔 25e连接各外部连接端子20e的内侧区域和各连接配线16e，各连接配 线16e以与所连接的外部连接端子以外的其它外部连接端子重叠的方 式进行配置时，不需要变更各外部连接端子的面积，所以能够以相同 的大小配置多个外部连接端子，外部连接端子和外部的连接变得容易， 也不会引起接触电阻的降低。
此外，在包括两个以上与外部连接端子连接的连接配线 情况下， 可以在一个外部连接配线上连接多个连接配线，也可以在多个外部连接端子上各连接一个连接配线，但其中，优选在一个外部连接端子上 连接两个连接配线。例如，如图11 (C)所示，也可以采用两个连接配
线16f和连接配线16i分别通过接触孔25f和接触孔25i与一个外部连 接端子20f连接。据此，由于利用两个连接配线传递信号，所以能够使 连接配线进一步细线化。此时，外部连接端子20g通过接触孔25g与 连接配线16g连接，外部连接端子20h通过接触孔25h与连接配线16h 连接。进而，优选至少两个连接配线配置在不同的阶层。例如图11 (d) 所示，在连接配线16j、连接配线16k和连接配线161配置在相同的阶 层，连接配线16m与配置在与其它的连接配线16j、连接配线16k和连 接配线161不同的阶层的情况下，也可以采用两个连接配线16j和连接 配线16m分别通过接触孔25j和接触孔25m与一个外部连接端子20j 连接。此时，外部连接端子20k通过接触孔25k与连接配线16k连接 的方式，外部连接端子201通过接触孔251与连接配线161连接。另外， 配置在不同的阶层的两个(多个)连接配线连接的外部连接端子并没 有特别的限定，可以与相同的外部连接端子连接，也可以与不同的外 部连接端子连接。
在上述配线包括从外部连接端子向驱动电路传递信号的外围配 线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电 路的电路结构配线，在上述电路基板中，外围配线、电源配线和电路 结构配线配置在外部连接端子的下层的情况下，优选上述电路基板具 有第一层间膜和第二层间膜，上述电路基板，在构成电路的电路结构 配线之上的阶层，依次层叠有第一层间膜、外围配线和电源配线、以 及第二层间膜。
据此，由于外围配线和电源配线配置在同一层，能够用同一成膜 工序和图案形成工序形成，所以能够削减制造工序数量。此外，由于 外围配线和电源配线是与外部连接端子连接的配线，所以能够用同一 图案形成工序进行为了连接外部连接端子和外围配线或电源配线而设 置的接触孔的形成，能够实现制造工序的简化。进而，优选第一层间 膜和第二层间膜的与基板相反一侧的表面是平坦的，优选是同一膜表 面的高低差为500nm以下的平坦化膜。通过减少同一膜的高低差，在 第一层间膜和/或第二层间膜上配置的配线等的形状上不会产生台阶，因此能够防止断线等的发生。
在上述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的电路结构配线，在上述电路基板中，外围配线、电源配线和电路结构配线配置在外部连接端子的下层的情况下，优选上述电路基板具有第一层间膜、第二层间膜和第三层间膜，上述电路基板，在构成电路的电路结构配线之上的阶层，依次层叠有第一层间膜、外围配线、第二层间膜、电源配线和第三层间膜。
此外，在上述情况下，优选上述电路基板具有第一层间膜、第二层间膜和第三层间膜，上述电路基板，在构成电路的电路结构配线之上的阶层，依次层叠有第一层间膜、电源配线、第二层间膜、外围配线和第三层间膜。
据此，通过在不同的层形成外围配线和电源配线，能够使配线彼此(外围配线和电源配线)重叠，能够进一步削减配线面积，能够实现窄边框化。此外，优选第一层间膜、第二层间膜和第三层间膜的与
基板相反一侧的表面是平坦的，优选是同一膜表面的高低差为500nm
以下的平坦化膜。通过减少同一膜的高低差，在第一层间膜、第二层间膜和/或第三层间膜上配置的配线等的形状上不会产生台阶，因此能够防止断线等的发生。
优选上述外部连接端子是包括含铝膜和腐蚀防止导电膜的层叠体，更优选上述外部连接端子从基板侧依次层叠含铝膜和腐蚀防止导电膜而构成。腐蚀防止导电膜与含铝膜相比，只要是由对于盐、酸、碱、水分或氧难以腐蚀的材料构成就没有特别的限定，可以用多个膜构成，也可以用多个材料构成。优选腐蚀防止导电膜与含铝膜相比，由对于盐、酸、碱、水分或氧难以腐蚀的材料构成。作为构成腐蚀防止导电膜的材料，可举出氧化铟锌、氧化铟锡、钛、钼、钨等。在本说明书中"腐蚀"优选是指产生导电性的降低、熔析、与下层的剥离等。此外，从生产性的观点来看优选上述外部连接端子通过与形成其它的金属膜的工序相同的工序形成。此外，腐蚀防止导电膜优选设置在含铝膜的与基板相反的一侧和侧面。作为上述配线，可举出驱动电
路、构成ESD保护电路等的配线、与外部连接端子连接的连接配线等的配线。作为连接配线，可举出从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线等。通过将配线配置在外部连接端子的下层，能够大幅度削减边框部分的面积。上述含铝膜不仅是只由铝构成的膜，而且只要是包含铝而构成的膜即可。作为含铝膜，例如可举出由铝单体构成的铝膜、由铝和桂的合金构成的铝一硅合金膜等。通过使用铝一硅合金膜，能够得到耐热性提高的效果。
优选上述腐蚀防止导电膜是氧化铟锌膜，上述外部连接端子从基板侧依次层叠含铝膜和氧化铟锌膜而构成。
此外，在上述腐蚀防止导电膜是氧化铟锌膜，上述外部连接端子是从基板侧依次层叠含铝膜和氧化铟锌膜而构成的情况下，优选上述外部连接端子从基板侧依次层叠氧化铟锡膜、含铝膜和氧化铟锌膜而构成。
据此，通过用氧化铟锌膜形成腐蚀防止导电膜，能够用与含铝膜同样的蚀刻工序进行图案形成，并且不会产生电蚀反应，因此能够实现生产性和可靠性的提高。另外，在氧化铟锡膜配置在含铝膜的下层的情况下，更优选上述外部连接端子从基板侧依次层叠氧化铟锡膜、钼膜、含铝膜和氧化铟锌膜而构成。通过在氧化铟锡膜和含铝膜之间配置钼膜等的导电膜，当对含铝膜进行图案形成时，能够防止在含铝膜和氧化铟锡膜之间产生电蚀反应。
在上述腐蚀防止导电膜是氧化铟锌膜，上述外部连接端子是从基板侧依次层叠含铝膜和氧化铟锌膜而构成的情况下，优选上述电路基板在像素内具有包括氧化铟锌膜而构成的透明电极。透明电极和外部连接端子均包括氧化铟锌膜而构成，从而能够通过同一成膜工序和图案形成工序形成，因此能够实现制造工序数量的削减。此外，在由与含铝膜相同的图案形成工序对氧化铟锌膜实施蚀刻时，不会产生电蚀反应。
优选上述腐蚀防止导电膜是氧化铟锡膜，上述外部连接端子从基板侧依次层叠含铝膜和氧化铟锌膜而构成。
此外，在该情况下，更优选上述外部连接端子从基板侧依次层叠氧化铟锌膜、含铝膜和氧化铟锡膜而构成。据此，通过在含铝膜的上层配置氧化铟锡膜，能够防止含铝膜的腐蚀。
进而，在上述腐蚀防止导电膜是氧化铟锡膜，上述外部连接端子是从基板侧依次层叠上述含铝膜和氧化铟锡膜而构成的情况下，优选上述电路基板在像素内具有包括氧化铟锡膜而构成的透明电极。由于将氧化铟锡膜作为透明电极使用，所以当作为外部连接端子使用氧化铟锡膜时，能够用相同的成膜工序和图案形成工序形成透明电极和构成外部连接端子的氧化铟锡膜。
在上述外部连接端子是包括含铝膜和腐蚀防止导电膜的层叠体的情况下，优选上述电路基板在像素内具有包括构成外部连接端子的膜而构成的反射电极。反射电极包括构成外部连接端子的膜而构成，从而能够用相同的成膜工序和图案形成工序形成，因此能够削减制造工
''此外，在上述外部连接端子不包括含铝膜和/或腐蚀防止膜的方式中，优选上述电路基板在像素内具有包括构成外部连接端子的层而构成的反射电极。可以采用反射电极和外部连接端子不包括含铝膜和/或腐蚀防止膜的方式，同样能够削减制造工序数量并实现生产性的提高。
在上述外部连接端子是包括含铝膜和腐蚀防止导电膜的层叠体，上述电路基板在像素内具有包括构成外部连接端子的膜而构成的反射电极的情况下，优选上述腐蚀防止导电膜是氧化铟锡膜，上述反射电极从基板侧依次层叠含铝膜和氧化铟锡膜而构成。据此，在半透过型液晶显示装置中具备上述电路基板，由氧化铟锡膜形成与反射电极相对的电极(相对电极)的情况下，由于反射电极和相对电极的材料相同，所以能够抑制闪烁的发生，并且能够防止外部连接端子的含铝膜的腐蚀。
在上述外部连接端子是包括含铝膜和腐蚀防止导电膜的层叠体的情况下，优选上述外部连接端子的含铝膜的与基板相反的面(与基板相反一侧的面)和侧面由腐蚀防止导电膜覆盖。含铝膜是通过与外部气体接触而容易产生腐蚀的金属。因此，通过用腐蚀防止导电膜覆盖含铝膜的与基板相反的面和侧面，能够防止含铝膜腐蚀。含铝膜的基板侧由于通常被其它的膜所覆盖，所以不需要用腐蚀防止导电膜覆盖。
23在上述外部连接端子是包括含铝膜和腐蚀防止导电膜的层叠体的 情况下，优选上述电路基板在像素内具有从基板侧依次层叠含铝膜和 氧化铟锡膜而构成的反射电极，上述腐蚀防止导电膜是氧化铟锡膜， 上述外部连接端子和反射电极的含铝膜的与基板相反的面和侧面由腐 蚀防止导电膜覆盖。如果在含铝膜和氧化铟锡膜从表面露出的状态下 进行湿蚀刻，则在含铝膜和氧化铟锡膜之间发生电蚀反应，因此有可 能产生剥离等。因此，通过用氧化铟锡膜覆盖构成外部连接端子和反 射电极的含铝膜的基板侧和侧面，蚀刻液不与含铝膜接触，因此不会 产生电蚀反应，提高可靠性。
优选在上述电路基板中，与配置用于与其它基板的粘合的密封件 的区域重叠地设置有外部连接端子，上述区域在外部连接端子上(外 部连接端子的与基板相反的一侧)设置有绝缘膜。在液晶显示装置中， 由于在一对基板之间封入液晶来进行显示，所以电路基板与其它基板 粘合。此外，在气体放电面板(等离子体显示面板)中，由于在一对 基板之间封入放电气体，所以一对基板被粘合。由于在其它的显示面 板中为了防止显示元件的劣化等，也多将电路基板与其它基板粘合。 此时，在与外部连接端子的正上方重叠，配置用于粘合的密封件的情 况下，在进行粘合时，由于向外部连接端子施加压力，所以有可能产 生断线。因此，通过在密封件和外部连接端子之间设置绝缘膜，能够 抑制在外部连接端子产生断线，并且能够提高密封件的密合性。但是， 由于绝缘膜的膜厚与基板间距离有关，所以优选将绝缘膜的膜厚设定
得较薄以使基板间距离适当。作为绝缘膜优选使用感光性丙烯酸树脂
楚 寸。
优选上述电路基板，在配置用于与其它基板的粘合的密封件的区 域的外侧，设置有外部连接端子。由此，通过在不同的区域形成外部 连接端子和密封件，外部连接端子以不被绝缘膜覆盖并且从电路基板 的表面露出的方式配置的情况下，也能够使密封件和构成电路基板的 表面的膜(通常为绝缘膜，例如第三层间膜)直接接触，因此提高密 合性。此外，由于在外部连接端子上不配置密封件，所以在粘合基板 时不向外部连接端子施加压力，因此能够防止断线等。
本发明还可以是具备上述电路基板的显示装置。上述电路基板设置于液晶显示装置、有机场致发光显示装置等的显示装置，但优选上 述电路基板设置于液晶显示装置。这样，本发明也可以是具备上述电 路基板的液晶显示装置。显示装置和液晶显示装置通过具备本发明的 电路基板，能够减小边框的面积，能够实现显示装置和液晶显示装置 的窄边框化。
根据本发明的电路基板，通过在外部连接端子的下层配置配线， 能够削减边框部分的面积。此外，通过外部连接端子包括腐蚀防止膜 而构成，能够防止外部连接端子的腐蚀。进而，通过与构成像素电极 的透明电极和/或反射电极相同的成膜工序和图案形成工序形成外部连 接端子，能够不增加制造工序数量而实现窄边框化。而且，通过在外 部连接端子和密封件之间配置绝缘膜或者在比配置外部连接端子的区 域更靠向面板内侧配置密封件，能够防止外部连接端子的断线。
图1_1是表示实施方式1涉及的电路基板的结构的平面模式图。 图1一2是表示实施方式1涉及的电路基板的外部连接端子和外围
配线的配置关系的平面模式图。
图l一3是表示实施方式1涉及的电路基板的外部连接端子周边的
结构的截面模式图。
图1—4是表示实施方式1涉及的电路基板的外部连接端子周边的 结构的平面模式图。
图1 — 5是表示实施方式1涉及的电路基板上的像素电极的结构的
截面模式图。
图2是表示实施方式2涉及的电路基板的外部连接端子周边的结 构的截面模式图。
图3是表示实施方式3涉及的电路基板的外部连接端子周边的结
构的截面模式图。
图4一1是表示实施方式4涉及的电路基板的外部连接端子周边的
结构的截面模式图。
图4 — 2是表示实施方式4涉及的电路基板的外部连接端子周边的
结构的平面模式图。图4 — 3是表示实施方式4涉及的电路基板的像素电极的结构的截
面模式图。
图5 — 1是表示实施方式5涉及的电路基板的外部连接端子周边的 结构的截面模式图。
图5—2是表示实施方式5涉及的电路基板的外部连接端子周边的 结构的平面模式图。
图5 — 3是表示实施方式5涉及的电路基板的像素电极的结构的截 面模式图。
图6 — 1是表示实施方式6涉及的电路基板的外部连接端子周边的 结构的截面模式图。
图6—2是表示实施方式6涉及的电路基板的外部连接端子周边的 结构的平面模式图。
图6 — 3是表示实施方式6涉及的电路基板的像素电极的结构的截 面模式图。
图6—4是表示实施方式6涉及的电路基板的像素电极的结构的平
面模式图。
图7—1是表示实施方式7涉及的电路基板的外部连接端子周边的
结构的截面模式图。
图7—2是表示实施方式7涉及的电路基板的外部连接端子周边的
结构的平面模式图。
图7 — 3是表示实施方式7涉及的电路基板的像素电极的结构的截 面模式图。
图8_1是表示实施方式8涉及的电路基板的外部连接端子周边的 结构的截面模式图。
图8—2是表示实施方式8涉及的电路基板的外部连接端子周边的 结构的平面模式图。
图9一1是表示比较例涉及的电路基板的外部连接端子周边的结构 的截面模式图。
图9—2是表示比较例涉及的电路基板的外部连接端子和外围配线 的配置关系的平面模式图。
图IO是表示本发明涉及的电路基板的结构的平面模式图，表示在不同的阶层形成的多个连接配线重叠配置时的外部连接端子和连接配 线的连接方式。
图11是表示本发明涉及的电路基板的结构的平面模式图，表示外 部连接端子和连接配线的连接方式。(a)是将外部连接端子的端区域 和连接端子连接时的平面模式图。(b)是连接配线与外部连接端子连 接，该连接配线连接的外部连接端子与其它外部连接端子重叠配置时 的平面模式图。(C)是在相同阶层形成的两个连接配线与一个外部连
接端子连接时的平面模式图。(d)是在不同阶层形成的连接配线与一
个外部连接端子连接时的平面模式图。
符号说明10:玻璃基板
11:底涂膜
12:半导体层
13:栅极绝缘膜
14:栅极电极
16a、 16b、 16c、 16d、 16e、 16f、 16g、 16h、 16i、 16j、 16k、 161、 16m、 916:连接配线
20a、 20b、 20c、 20d、 20e、 20f、 20g、 20h、 20j、 20k、 161、 120、 220、 320、 420、 520、 620、 720、 820、 920a、 920b、 920c:外部连接
一山7
顺f
25a、 25b、 25c、 25d、 25e、 25f、 25g、 25h、 25i、 25j、 25k、 251、 25m、 125、 225、 325、 425、 525、 625、 725、 825、 925:接触孔 50:电路区域 60:外围配线区域 70:显示区域
115、 415、 515、 615、 715、 815:第一源极/漏极电极 116a、 416a、 516a、 616a、 716a、 816a:第二源极/漏极电极 116b、 216b、 316b、 416b、 516b、 616b、 716b、 816b、 916:外围
配线
117、 217、 317、 417、 517、 617、 717、 817、 917:第一层间绝缘118、 218、 318、 418、 518、 618、 718、 818、 918:第二层间绝缘
膜
119、 219、 319、 419、 519、 619、 719、 819、 919:第三层间绝缘
膜
120a、 220a、 320a、 420a、 620 a、 63la、 720a、 820a: ITO层
120c、 220c、 320c、 420c、 520c、 620c、 720c、 820c、 131c、 431c、 531c、 631c、 731c: Mo层
120d、 220d、 320d、 420d、 520d、 620d、 720d、 820d、 131d、 431d、 531d、 631d、 731d: Al层
120e、 220e、 320e、 420e、 520e、 720 e、 820e IZO层
121、 221、 321、 421、 521、 621、 721、 821、 124、 224、 324、 424、 524、 624、 724、 824: 131、 431、 531、 631、 731:像素电极 131a、 431a、 531a、 731a:透明电极 131b、 431b、 531b、 731b:反射电极 215、 315:源极/漏极电极 223、 323:第四层间绝缘膜 722:绝缘膜
具体实施例方式
以下揭示实施方式，参照附图对本发明进行更详细的说明，但本 发明并不仅限于这些实施方式。实施方式1 8对半透过型液晶显示装 置所具备的电路基板进行了叙述，但本发明并不限定于这些实施方式， 能够作为显示装置普遍所具备的电路基板使用。 (实施方式1)
图l一l是表示实施方式1涉及的电路基板的结构的平面模式图。 如图l一l所示，外部连接端子120成为电路区域50和外围配线 区域60设置在外部连接端子120之下的阶层的形态，能够增宽显示区 域70的面积。"电路区域"是构成电路的电路结构配线密集地配置的 区域，"外围配线区域"是从外部连接端子向驱动电路传递信号的外围
、131e、 431e、 731e:
921:密封件
电源配线
28配线密集地配置的区域。
在显示区域70内配置有由反射电极和透明电极构成的像素电极。 此外，图1—2是在实施方式1涉及的电路基板中，表示图l一l中的
外围配线区域60内的外围配线116b和外部连接端子120的配置关系 的放大平面模式图。如图l一2所示，外围配线116b配置在外部连接 端子120的下层，通过接触孔125与规定的外部连接端子120连接。 这样，外围配线区域60和电路区域50配置在外部连接端子120之下 的阶层，即外围配线和电路结构配线配置在外部连接端子120之下的 阶层，由此能够削减配线面积(配置配线的区域的面积)。
图l一3是表示实施方式1涉及的电路基板的外部连接端子周边的 结构的截面模式图。图1—4是表示实施方式1涉及的电路基板的外部 连接端子周边的结构的平面模式图。图l一5是表示配置在实施方式1 涉及的电路基板上的显示区域70内的像素电极的结构的截面模式图。
实施方式1涉及的电路基板，如图1 — 3所示，在基板10上依次 层叠有膜厚50nm的氮氧化硅(SiON)膜和膜厚100nm的氧化硅(SiO》 膜层叠的底涂膜ll;由膜厚50nm的多晶硅(p — Si)膜构成的半导体 层12;和由膜厚45mn的SiOj莫构成的栅极绝缘膜13。
在栅极绝缘膜13上，与半导体层12的沟道区域重叠的区域，配 置有膜厚30nm的氮化钽(TaN)膜和膜厚370nm的钨(W)膜层叠的 栅极电极14，在其上的基板整个面上配置有第一层间绝缘膜117。在 第一层间绝缘膜117上配置有第一源极/漏极电极115，通过形成于栅 极绝缘膜13和第一层间绝缘膜117的接触孔与半导体层12连接。在 第一源极/漏极电极115上配置有第二层间绝缘膜118。另外，第一源 极/漏极电极115不仅包括与半导体层12连接的配线，而且还包括配置 在第一层间绝缘膜117和后述的第二层间绝缘膜U8之间且由与半导 体层12连接的电极相同的成膜工序和图案形成工序形成的配线。
在第二层间绝缘膜U8上配置有第二源极/漏极电极116a、外围配 线116b和电源配线124。第二源极/漏极电极116a通过形成于栅极绝 缘膜13、第一层间绝缘膜117和第二层间绝缘膜118的接触孔与半导 体层12连接。此外，外围配线116b的一部分通过形成于第二层间绝 缘膜118的接触孔与第一源极/漏极电极115连接。在第二源极/漏极电极116a、外围配线116b和电源配线124上的阶层形成有第三层间绝缘 膜119。利用由栅极电极14、第一源极/漏极电极115、第二源极/漏极 电极116a等构成的元件(在本实施方式中为TFT)构成驱动器电路等 的电路。这样，栅极电极14、第一源极/漏极电极115和第二源极/漏极 电极116a相当于电路结构配线，如图1一3所示，电路区域与外围配 线区域重叠也可以。此外，第二源极/漏极电极116a和外围配线116b 和电源配线124形成在同一层。进而，外围配线116b和电源配线124 与第一源极/漏极电极115重叠配置。
在第三层间绝缘膜119上配置有外部连接端子120，该外部连接端 子从基板IO侧依次层叠有层厚100nm的氧化铟锡(ITO)层120a、层 厚100nm的钼(Mo)层120c、层厚100nm的铝(Al)层120d、层厚 10nm的氧化铟锌(IZO (注册商标))层120e，通过设置在第三层间 绝缘膜119的接触孔与外围配线116b连接。另外，在外部连接端子120 上的一部分形成有用于与其它基板粘合的密封件121。如图1—4所示， 外部连接端子120在ITO层120a的内侧以端部靠齐的状态依次形成有 Mo层120c、 Al层120d和IZO层120e，通过位于比密封件121更靠 向面板外侧(图l一3中的左侧)的接触孔125，外部连接端子120和 外围配线116b连接。进而，如图1—5所示，配置在显示区域70内的 像素电极131设置在第三层间绝缘膜119上。像素电极131由透过显 示区域的透明电极131a和反射电极131b构成。透明电极131a在像素 区域整个面配置ITO层而构成。反射电极131b是在反射显示区域依次 层叠Mo层131c、 Al层131d和IZO层131e而成的，各层厚与构成外 部连接端子120的各层同样。另外，在此，外部连接端子120与外围 配线116b连接，但也可以与电源配线124或其它外部连接端子连接。
以下对实施方式1涉及的电路基板的制造方法进行说明。
首先，对基板10进行作为前处理的洗净和预退火。基板10并没 有特别的限定，从成本等的观点出发，优选玻璃基板、树脂基板等。 接着，进行以下(1) (16)的工序。 (1)底涂膜的形成工序
通过等离子体化学气相生长(Plasma Enhanced Chemical Vapor Deposition: PECVD)法在基板10上依次形成SiON膜和SiOj莫，形成底涂膜11。作为用于形成SiON膜的原料气体，可举出甲硅烷(SiH4)、
一氧化二氮气体(N20)和氨气(NH3)的混合气体等。另外，优选使 用正硅酸四乙酯(Tetra Ethyl Ortho Silicate: TEOS)气体作为原料气体 形成SiOj莫。此外，作为底涂膜ll也可以使用氮化硅(SiNx)膜等， 该氮化硅膜使用甲硅烷(SiH4)和氨气(NH3)的混合气体等作为原料 气体。
(2) 半导体层的形成工序
利用PECVD法，形成非晶硅(a—Si)。作为a—Si膜形成的原料 气体，例如可举出SiH4、乙硅烷(Si2H6)等。由于在由PECVD法形 成的a—Si膜中含有氢，所以在大致50(TC进行降低a—Si膜中的氢浓 度的处理(脱氢处理)。此外，之后也可以涂敷金属催化剂，进行用于 连续晶界结晶硅(CG—硅)化的前处理。接着，进行激光退火，使a —Si膜熔融、冷却和固化，从而形成p — Si膜。作为激光退火的前处 理，也可以进行固相结晶化的热处理。接着，进行通过四氟化碳(CF4) 气体的干蚀刻，对p — Si膜进行图案形成，形成半导体层12。
(3) 栅极绝缘膜的形成工序
接着，使用TEOS气体作为原料气体，形成由氧化硅构成的栅极 绝缘膜13。栅极绝缘膜13的材质并没有特别的限定，也可以使用SiNx 膜、SiON膜等。作为用于形成SiNx膜和SiON膜的原料气体，可举出 与在底涂膜的形成工序叙述的同样的原料气体。此外，栅极绝缘膜13 也可以是由上述多个材料构成的层叠体。
(4) 离子掺杂工序
为了控制N沟道TFT和P沟道TFT的阈值，利用离子掺杂法等对 半导体层12整个面掺杂(注入)作为杂质的硼等的三价原子。另外， 在不需要P沟道TFT的阈值控制的情况下，也可以不进行该掺杂。
(5) 杂质注入工序(N沟道TFT区域) 为了控制N沟道TFT的阈值，利用光刻法等，用抗蚀剂膜覆盖P
沟道TFT的形成区域后，仅对半导体层12中的N沟道TFT的形成区 域利用离子掺杂法等掺杂硼等的三价原子。通过进行该沟道掺杂，能 够提高沟道区域的电传导性。
(6) 栅极电极的形成工序接着，使用溅射法依次形成氮化钽(TaN)膜和钨(W)膜。接着， 在利用光刻法将抗蚀剂膜图案形成为所希望的形状之后，使用对氩
(Ar)、六氟化硫(SF6)、四氟化碳(CF4)、氧气(02)、氯气(Cl2) 等的混合气体分量进行了调整的蚀刻气体进行TaN/W的金属层叠膜的 干蚀刻，形成栅极电极14。作为栅极电极14所使用的金属，可举出铝
(Al)等的低电阻金属、或钽(Ta)、钼(Mo)、钩化钼(MoW)等的 表面平坦且特性稳定的高熔点金属等。此外，栅极电极14也可以是由 上述多个材料构成的层叠体。
(7) 源极区域和漏极区域的形成工序
接着，为了形成N沟道或P沟道的TFT的源极区域和漏极区域， 以栅极电极14为掩模，利用离子掺杂法等，在N沟道的TFT高浓度 地掺杂磷等的五价原子，在P沟道TFT高浓度地掺杂硼等的三价原子。 此时，根据需要，也可以形成LDD (Lightly D叩ed Drain:轻掺杂漏) 构造。接着，为了使存在于半导体层12中的杂质离子活化，进行大致 700°C、 6小时的热活化处理。由此，能够使源极区域和漏极区域的电 传导性提高。作为活化的方法，也可举出照射受激准分子激光等方法。
(8) 第一层间绝缘膜的形成工序
接着，利用PECVD法在基板10整个面形成SiNj莫作为第一层间 绝缘膜117。作为第一层间绝缘膜117，也可以使用SiON膜、TEOS 膜等。此外，为了瞬时恶化等的TFT特性的可靠性提高以及电特性的 稳定化，也可以在第一层间绝缘膜117下的阶层形成50nm左右的薄的 覆膜(cap film)(例如TEOS膜等)。
(9) 接触孔的形成工序
接着，在利用光刻法将抗蚀剂膜图案形成为所希望的形状之后， 使用氟酸类的蚀刻溶液进行栅极绝缘膜13和第一层间绝缘膜117的湿 蚀刻，形成用于将第一源极/漏极电极115和半导体层12的源极/漏极 区域(源极区域或漏极区域)连接的接触孔。另外，作为蚀刻也可以 使用干蚀刻。
(10) 第一源极/漏极电极的形成工序
接着，利用溅射法等依次形成钛(Ti)膜、铝(Al)膜和Ti膜。 接着，在利用光刻法将抗蚀剂膜图案形成为所希望的形状之后，利用干蚀刻对Ti/Al/Ti的金属层叠膜进行图案形成，形成第一源极/漏极电
极115。此时，第一源极/漏极电极115与半导体层12的源极区域和漏 极区域的一个通过形成在栅极绝缘膜13和第一层间绝缘膜117的接触 孔导通。另外，作为构成第一源极/漏极电极115的金属，也可以使用 Al—Si合金等来代替Al。此外，在此，为了配线的低电阻化而使用了 Al，但在需要高耐热性且允许增加一定程度的电阻值的短的配线构造 的情况下，也可以使用上述栅极电极14的材料(Ta、 Mo、 MoW、 W、 TaN等)。
(11) 第二层间绝缘膜的形成工序
接着，在基板整个面上，使用TEOS气体作为原料气体，形成由 氧化硅构成的第二层间绝缘膜118。作为第二层间绝缘膜118，也可以 使用SiON膜、TEOS膜等。
(12) 接触孔的形成工序
接着，在基板整个面上形成抗蚀剂膜，在利用光刻法将抗蚀剂膜 图案形成为所希望的形状之后，使用氟酸类的蚀刻溶液进行栅极绝缘 膜13、第一层间绝缘膜117和第二层间绝缘膜118的湿蚀刻，形成用 于将第二源极/漏极电极116a和半导体层12的源极/漏极区域(源极区 域或漏极区域)连接的接触孔，以及用于将外围配线116b和第一源极 /漏极电极115连接的接触孔。另外，作为蚀刻也可以使用千蚀刻。此 外，在该工序中，也能够形成用于将栅极电极14和外围配线116b连 接的接触孔。
(13) 第二源极/漏极电极、外围配线和电源配线的形成工序 接着，利用溅射法等依次形成钛(Ti)膜、铝(Al)膜、Ti膜。
接着，在利用光刻法将抗蚀剂膜图案形成为所希望的形状之后，利用 千蚀刻对Ti/Al/Ti的金属层叠膜进行图案形成，在同一层上形成第二源 极/漏极电极116a、外围配线116b和电源配线124。此时，第二源极/ 漏极电极116a与源极区域和漏极区域的另一个通过形成在栅极绝缘膜 13、第一层间绝缘膜117和第二层间绝缘膜118的接触孔导通。另外， 作为构成第二源极/漏极电极U6a、外围配线116b和电源配线124的 金属，也可以使用Al — Si合金等来代替Al。
(14) 第三层间绝缘膜的形成工序
33接着，使用以TEOS作为原料气体的PECVD法，形成由SiOj莫 构成的第三层间绝缘膜119。另外，作为第三层间绝缘膜119的材质， 也能够使用SiNj莫、SiON膜等。
(15) 接触孔的形成工序
接着，在基板整个面上形成抗蚀剂膜，在利用光刻法将抗蚀剂膜 图案形成为所希望的形状之后，使用氟酸类的蚀刻溶液进行第三层间 绝缘膜119的湿蚀刻，形成用于连接外围配线116b和外部连接端子 120，以及电源配线124和外部连接端子120的接触孔。据此，由于在 外部连接端子120的正下方配置有外围配线116b和电源配线124，所 以仅通过形成接触孔就能够连接外围配线116b或电源配线124与外部 连接端子120，所以能够实现配线区域的削减。另外，作为蚀刻也可以 使用干蚀刻。此外，在图1—3中，连接外围配线116b和外部连接端 子120，但电源配线124也可以与不与外围配线116b连接的外部连接 端子连接。
(16) 外部连接端子和像素电极的形成工序
实施方式1涉及的电路基板，是用于形成使用反射电极的半透过 型的液晶显示装置的电路基板，用相同的制造工序形成像素电极和外 部连接端子。
在第三层间绝缘膜119上利用溅射法等形成ITO膜，并利用光刻 法图案形成为所希望的形状，形成构成外部连接端子120的ITO层 120a、和构成透明电极131a的ITO层。接着，在利用溅射法等依次形 成Mo膜、Al膜和IZO膜之后，利用光刻法等将Mo/Al/IZO层叠膜依 次图案形成为所希望的形状(一并进行蚀刻)，形成构成外部连接端子 120的Mo层120c、铝层120d和IZO层120e、和构成反射电极13 lb 的Mo层131c、 Al层131d和IZO层131e的层叠膜。Mo/Al/IZO层叠 膜也可以是代替IZO膜而使用Mo膜的Mo/Al/Mo层叠膜、没有下层 的Mo膜的Al/IZO层叠膜、Al/Mo层叠膜等。此外，也可以是在Mo 膜和Al膜之间或Al膜和IZO膜之间进一步层叠有金属膜(例如Mo 膜、IZO膜)的Mo/Al/Mo/IZO层叠膜或Mo/IZO/Al/IZO层叠膜等。由 此，形成由外部连接端子120、透明电极131a和反射电极131b构成的 像素电极131。另夕卜，利用位于铝层120d的下层的ITO层120a，也能够实现防止构成外部连接端子的铝层120d的腐蚀。
利用上述方法，完成实施方式1的电路基板。之后，使用丝网印 刷法、分配器法等在外部连接端子120上形成用于与其它基板(相对
基板)粘合的密封件121。作为密封件121能够使用紫外线固化型树脂、 热固化型树脂等。此外，通过在外部连接端子120上配置密封剂121， 能够实现边框面积的縮小。而且，由于与相对基板电连接，也能够使 用在密封材料(树脂)内含有导电性颗粒的物质、碳胶等。为了配置 在电路基板之上的阶层的配线不短路而考虑分开使用这些结构。在粘 合形成有密封件121的电路基板和形成有彩色滤光片等的相对基板之 后，在电路基板和相对基板之间封入液晶，从而完成液晶显示面板。 此外，通过在液晶显示面板上安装偏光板、背光源单元等，能够作成 液晶显示装置。在实施方式1中，由于将电路基板作为显示装置用的 基板而加以使用，所以开关用的TFT等也通过上述的制造工序形成。 使用实施方式1的电路基板的显示装置，由于大大地削减配线面积， 所以能够作成实现了窄边框化的显示装置。 (实施方式2)
图2是表示实施方式2涉及的电路基板的外部连接端子周边的结 构的截面模式图。
实施方式2涉及的电路基板，对于栅极电极以下的阶层的结构， 是与实施方式1同样的方式，如图2所示，配置有在基板10上形成的 底涂膜11、半导体层12、栅极绝缘膜13和栅极电极14。在栅极电极 14上配置有第一层间绝缘膜217和第二层间绝缘膜218。在第二层间 绝缘膜218上配置有源极/漏极电极215。源极/漏极电极215通过形成 于栅极绝缘膜13、第一层间绝缘膜217和第二层间绝缘膜218的接触 孔与半导体层12连接。
在源极/漏极电极215上形成有由膜厚为大致3 u m的感光性丙烯 酸树脂膜构成的第三层间绝缘膜219，在第三层间绝缘膜219上设置有 外围配线216b和电源配线224。在外围配线216b和电源配线224上依 次设置有第四层间绝缘膜223和外部连接端子220，通过设置于第四层 间绝缘膜223的接触孔225连接外部连接端子220和外围配线216b。 这样，在源极/漏极电极215之上的阶层依次层叠有第三层间绝缘膜219(与上述第一层间膜相当)、外围配线216b和电源配线224、以及第四 层间绝缘膜223 (与上述第二层间膜相当)。另夕卜，第四层间绝缘膜223 由膜厚为大致2 3^m的感光性丙烯酸树脂膜形成。外部连接端子 220，在与实施方式1同样的方式下，由ITO层220a、 Mo层220c、 Al层220d和IZO层220e构成，密封件221设置在外部连接端子220 上。此时，第三层间绝缘膜219和第四层间绝缘膜223用感光性丙烯 酸树脂膜形成，能够使配置外围配线216b、外部连接端子220的区域 平坦化，因此不会产生由下面的阶层的台阶引起的分级切削等。另外， 在此，外部连接端子220与外围配线216b连接，但电源配线224也可 以与不与外围配线216b直接连接的外部连接端子连接。此外，实施方 式2涉及的像素电极的结构是与实施方式1同样的结构。 (实施方式3)
图3是表示实施方式3涉及的电路基板的外部连接端子周边的结 构的截面模式图。
实施方式3涉及的电路基板，对于栅极/漏极电极315以下的阶层 的结构，是与实施方式2同样的方式。如图3所示，依次配置有在基 板10上形成的底涂膜11、半导体层12、栅极绝缘膜13、栅极电极14、 第一层间绝缘膜317、第二层间绝缘膜318和源极/漏极电极315。在源 极/漏极电极315上形成有由氮化硅构成的第三层间绝缘膜319，在第 三层间绝缘膜319上设置有外围配线316b和电源配线324。在外围配 线316b和电源配线324上依次设置有第四层间绝缘膜323和外部连接 端子320，通过设置于第四层间绝缘膜323的接触孔325连接外部连接 端子320和外围配线316b。
外部连接端子320，在与实施方式1同样的方式下，由ITO层320a、 Mo层320c、 Al层320d和IZO层320e构成，密封件321设置在外部 连接端子320上。此时，由于第三层间绝缘膜319是由氮化硅构成的 无机层间膜，所以干蚀刻容易，能够对外围配线316b和电源配线324 进行微细加工。另夕卜，在此，外部连接端子320与外围配线316b连接， 但电源配线324也可以与不与外围配线316b直接连接的外部连接端子 连接。此外，也可以在第二层间绝缘膜318上配置电源配线324，艮口， 将电源配线324和外围配线316b配置在不同的层上，使电源配线324与外围配线316b重叠。进而，也可以在第一层间绝缘膜317上配置源
极/漏极配线315 (电路结构配线)，并且在第二层间绝缘膜318上配置 电源配线324，使配置在第三层间绝缘膜319上的外围配线316b、电 源配线324和源极/漏极电极315相互重叠。这样，也可以在源极/漏极 电极315 (电路结构配线)之上的阶层，依次层叠第二层间绝缘膜318 (与上述第一层间膜相当)、电源配线324、第三层间绝缘膜319 (与 上述第二层间膜相当)、外围配线316b和第四层间绝缘膜323 (与上述 第三层间膜相当)，也可以通过替换电源配线324和外围配线316b的 阶层，在源极/漏极电极315 (电路结构配线)之上的阶层，依次层叠 第二层间绝缘膜318、外围配线316b、第三层间绝缘膜319、电源配线 324、和第四层间绝缘膜323。另外，实施方式3涉及的像素电极的结 构是与实施方式l同样的结构。 (实施方式4)
图4— 1是表示实施方式4涉及的电路基板的外部连接端子周边的 结构的截面模式图。图4一2是表示实施方式4涉及的电路基板的外部 连接端子周边的结构的平面模式图。
实施方式4涉及的电路基板，对于从第三层间绝缘膜419往下的 阶层的结构，是与实施方式1同样的方式，如图4—l所示，依次形成 有在基板10上形成的底涂膜11、半导体层12、栅极绝缘膜13和栅极 电极14、第一层间绝缘膜417、第一源极/漏极电极415、第二层间绝 缘膜418、第二源极/漏极电极416a和外围配线416b和电源配线424、 以及第三层间绝缘膜419。
在第三层间绝缘膜419上形成有外部连接端子420，在外部连接端 子420上配置有密封件421 。外部连接端子420由ITO层420a、 Mo层 420c、 Al层420d和IZO层420e构成，以覆盖Al层420d的上部和侧 面部(不与Mo层420c接触的部分)的方式配置有IZO层420e。由此， 由于能够防止易于产生腐蚀的Al与外部气体接触，所以能够防止Al 层420d的腐蚀。此外，如图4一2所示，外部连接端子420以覆盖形 成在ITO层420a上的Mo层420c和Al层420d的方式形成IZO层420e， 通过接触孔425与下层的外围配线416b连接。此外，实施方式4涉及 的像素电极的结构，如图4一3所示，与实施方式l同样，在用ITO层形成的透明电极431a上配置有层叠Mo层431c、 Al层431d和IZO层 431e的反射电极431b，形成像素电极431。另外，在此，外部连接端 子420与外围配线416b连接，但电源配线424也可以与不与外围配线 416b直接连接的外部连接端子连接。 (实施方式5)
图5 — 1是表示实施方式5涉及的电路基板的外部连接端子周边的 结构的截面模式图。图5—2是表示实施方式5涉及的电路基板的外部 连接端子周边的结构的平面模式图。图5—3是表示实施方式5涉及的 电路基板的像素电极的结构的截面模式图。
实施方式5涉及的电路基板，对于从第三层间绝缘膜519往下的 阶层的结构，是与实施方式1同样的方式，如图5 —l所示，依次形成 有在基板10上形成的底涂膜11、半导体层12、栅极绝缘膜13、栅极 电极14、第一层间绝缘膜517、第一源极/漏极电极515、第二层间绝 缘膜518、第二源极/漏极电极516a和外围配线516b和电源配线524、 以及第三层间绝缘膜519。在第三层间绝缘膜519上配置有外部连接端 子520。在外部连接端子520上设置有密封件521。电源配线524和外 围配线516b与第一源极/漏极电极515重叠配置。密封件521设置在比 通过设置于第三层间绝缘膜519的接触孔525连接外部接触端子520 和电源配线524的区域更靠向面板外侧。此外，外部连接端子520由 Mo层520c、 Al层520d和IZO层520e构成。如图5—2所示，构成外 部连接端子520的Mo层520c、 Al层520d和IZO层520e的端部形成 为靠齐，通过形成在比密封件521更靠向面板内侧的接触孔525连接 外部连接端子520和电源配线524。而且，如图5 —3所示，像素电极 531与实施方式1不同，不含ITO层，通过依次层叠Mo层531c和Al 层531d而形成反射电极531b，配置在反射电极531b之上的阶层的IZO 层成为兼备透明电极531a和用于防止Al层531d受到腐蚀的层的层。 在该情况下，与实施方式1的情况比较，由于能够削减ITO层的形成 工序，所以生产性提高。另外，在此，外部连接端子520与电源配线 524连接，但外围配线516b也可以与不与电源配线524直接连接的外
部连接端子连接。 (实施方式6)
38图6—1是表示实施方式6涉及的电路基板的外部连接端子周边的
结构的截面模式图。图6—2是表示实施方式6涉及的电路基板的外部 连接端子周边的结构的平面模式图。图6 — 3是表示实施方式6涉及的 电路基板的像素电极的结构的截面模式图。图6—4是表示实施方式6 涉及的电路基板的像素电极的结构的平面模式图。
实施方式6涉及的电路基板，对于从第三层间绝缘膜619往下的 阶层的结构，是与实施方式1同样的方式，如图6—1所示，依次形成 有在基板10上形成的底涂膜11、半导体层12、栅极绝缘膜13、栅极 电极14、第一层间绝缘膜617、第一源极/漏极电极615、第二层间绝 缘膜618、第二源极/漏极电极616a和外围配线616b和电源配线624、 以及第三层间绝缘膜619。在第三层间绝缘膜619上配置有外部连接端 子620，在外部连接端子620上设置有密封件621。此外，外部连接端 子620由Mo层620c、 Al层620d和ITO层620a构成。
如图6—2所示，构成外部连接端子620的Mo层620c和Al层620d 的端部形成为靠齐，在Al层620d上的阶层以覆盖Al层620d的方式 配置有ITO层620a。此外，外部连接端子620通过接触孔625与外围 配线616b连接。而且，如图6 — 3所示，在像素电极631上依次层叠 有Mo层63lc和Al层631d，配置在Al层631d上的阶层的ITO层631a 以覆盖Al层631d的方式配置。此外，ITO层631a成为也兼做透明电 极的形态。在该情况下，与实施方式1 4比较，由于能够使外部连接 端子620的成膜工序缩短一个工序，所以能够实现生产性的提高。此 外，由于ITO层63 la覆盖Al层63ld，并且I丁O层620a覆盖Al层620d， 所以在进行蚀刻时在Al层631d和Al层620d不会发生电蚀反应。此 外，如图6—4所示的平面模式图那样，像素电极631构成为用ITO层 631a覆盖Al层631d。另外，在此，外部连接端子620与外围配线616b 连接，但电源配线624也可以与不与外围配线616b连接的外部连接端 子连接。此外，当然也可以通过在Mo层631c下的阶层设置IZO层， 通过从基板10侧依次层叠IZO层、Mo层620c、 Al层620d和ITO层 620a构成外部连接端子620，并且在像素电极631中，从基板10侧依 次层叠IZO层、Mo层631c和Al层631d。 (实施方式7)图7— 1是表示实施方式7涉及的电路基板的外部连接端子周边的 结构的截面模式图。图7 — 2是表示实施方式7涉及的电路基板的外部
连接端子周边的结构的平面模式图。图7 — 3是表示实施方式7涉及的 电路基板的像素电极的结构的截面模式图。
实施方式7涉及的电路基板，对于从第三层间绝缘膜719往下的 阶层的结构，是与实施方式l同样的方式，如图7—l所示，依次形成 有在基板10上形成的底涂膜11、半导体层12、栅极绝缘膜13、栅极 电极14、第一层间绝缘膜717、第一源极/漏极电极715、第二层间绝 缘膜718、第二源极/漏极电极716a和外围配线716b和电源配线724、 以及第三层间绝缘膜719。
在第三层间绝缘膜719上配置有外部连接端子720。在外部连接端 子720上配置有由感光性丙烯酸树脂膜形成的绝缘膜722，在其上设置 有密封件721。密封件721设置在比通过设置于第三层间绝缘膜719 的接触孔725连接外部连接端子720和电源配线724的区域更靠向面 板外侧。此外，外部连接端子720由ITO层720a、 Mo层720c、 Al层 720d和IZO层720e构成。如图7—2所示，构成外部连接端子720的 Mo层720c、 Al层720d和IZO层720e的端部形成为靠齐，外部连接 端子720通过接触孔725与下层的电源配线724连接。而且，如图7 一3所示，对于像素电极731，依次层叠有由ITO构成的透明电极731a、 和由Mo层731c和Al层731d和IZO层731e构成的反射电极731b。 由于在密封件721和外部连接端子720之间形成有绝缘膜722，所以能 够防止发生由粘合时的按压引起的外部连接端子720的断线不良。此 外，在为了使电路基板和相对基板通电而使导电性颗粒混入密封件721 的情况下，能够防止在相邻的外部连接端子720之间发生短路。进而， 由于密封件721和外部连接端子720隔着绝缘膜722相接，所以密封 件721的密合性提高。另外，在此，外部连接端子720与电源配线724 连接，但外围配线716b也可以与不与电源配线725直接连接的外部连 接端子连接。
(实施方式8)
图8 —l是表示实施方式8涉及的电路基板的外部连接端子周边的 结构的截面模式图。图8—2是表示实施方式8涉及的电路基板的外部连接端子周边的结构的平面模式图。
实施方式8涉及的电路基板，对于从第三层间绝缘膜819往下的 阶层的结构，是与实施方式1同样的方式，如图8—1所示，依次形成
有在基板10上形成的底涂膜11、半导体层12、栅极绝缘膜13、栅极 电极14、第一层间绝缘膜817、第一源极/漏极电极815、第二层间绝 缘膜818、第二源极/漏极电极816a和外围配线816b和电源配线824、 以及第三层间绝缘膜819。在第三层间绝缘膜819上配置有外部连接端 子820和密封件821。密封件821设置在比外部连接端子820更靠向面 板内侧。此外，外部连接端子820由ITO层820a、 Mo层820c、 Al层 820d和IZO层820e构成。
如图8—2所示，构成外部连接端子820的Mo层820c、 Al层820d 和IZO层820e的端部形成为靠齐，外部连接端子820通过接触孔825 与下层的外围配线816b连接。在该情况下，由于密封件821与第三层 间绝缘膜819直接相接，所以密封件821的密合性提高。另外，在此， 外部连接端子820与外围配线816b连接，但电源配线824也可以与不 与外围配线816b直接连接的外部连接端子连接。
以上，使用实施方式对本发明进行了详细说明，但也可以适当组 合各实施方式。 (比较例)
图9一1是表示比较例涉及的电路基板的外部连接端子周边的结构 的截面模式图。图9—2是表示比较例涉及的电路基板的外部连接端子 周边的结构的平面模式图。比较例涉及的电路基板由电路基板上形成 的密封件分为面板的内侧和外侧。
比较例涉及的电路基板，如图9一1所示，依次形成有在基板10 上形成的底涂膜11、半导体层12和栅极绝缘膜13。在栅极绝缘膜13 上依次形成有外部连接端子920a、第一层间绝缘膜917和第二层间绝 缘膜918。在此，外部连接端子920a以跨越面板的内侧和外侧的方式 设置。在第二层间绝缘膜918上配置有连接配线916和外部连接端子 920b，该连接配线916和外部连接端子920b通过贯通第一层间绝缘膜 917和第二层间绝缘膜918的接触孔，与外部连接端子920a的面板内 部侧和外部侧的端部连接。外部连接端子920b由铝构成，为了防止外部连接端子920b的腐蚀，以覆盖外部连接端子920b的方式配置有外
部连接端子920c。此外，第三层间绝缘膜919配置在连接配线916和 第二层间绝缘膜918上。在外部连接端子920a、 920b和920c之上的 阶层，没有配置第三层间绝缘膜919。在第三层间绝缘膜919上，密封 件921配置在分开面板的内部侧和外部侧的位置上。
在比较例的方式中，是配置连接配线916的区域配置在比密封件 921更靠向面板内侧，外部连接端子920b和920c配置在面板外侧，用 外部连接端子920a将面板的内侧和外侧相连的方式。在该情况下，如 图9一2所示，连接配线916在外部连接端子920a的端部通过接触孔 925连接重叠。这是由于作为外部连接端子920a，使用通过与配置在 栅极绝缘膜13的正上方的栅极电极等相同的成膜工序形成的金属膜， 所以外部连接端子区域和连接配线区域分别地设置，无法有效地削减 配线面积。
本发明以2007年7月27日申请的日本国专利申请2007-196350
号为基础，主张基于巴黎公约或进入国的法规的优先权。该申请的内 容，其整体作为参照纳入本申请中。
权利要求
1.一种电路基板，其在基板上具有用于像素的驱动的驱动电路、和外部连接端子，其特征在于该电路基板具有配置在外部连接端子的下层的配线。
2. 如权利要求l所述的电路基板，其特征在于 所述配线包括与外部连接端子连接的连接配线， 在所述电路基板中，连接配线配置在外部连接端子的下层。
3. 如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线， 在所述电路基板中，外围配线配置在外部连接端子的下层。
4. 如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子供给用于使电路驱动的电源的电源配线，在所述电路基板中，电源配线配置在外部连接端子的下层。
5. 如权利要求l所述的电路基板，其特征在于 所述配线包括构成电路的电路结构配线，在所述电路基板中，电路结构配线配置在外部连接端子的下层。
6. 如权利要求1所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线、和从外部连接端子供给用于使电路驱动的电源的电源配线，在所述电路基板中，外围配线和电源配线配置在外部连接端子的下层。
7. 如权利要求l所述的电路基板，其特征在于所述配线包括与外部连接端子连接的连接配线和构成电路的电路 结构配线，在所述电路基板中，连接配线和电路结构配线配置在外部连接端 子的下层。
8.如权利要求l所述的电路基板，其特征在于所述配线包括从外部连接端子向驱动电路传递信号的外围配线和 构成电路的电路结构配线，在所述电路基板中，外围配线和电路结构配线配置在外部连接端 子的下层。
9.如权利要求l所述的电路基板，其特征在于所述配线包括从外部连接端子供给用于使电路驱动的电源的电源 配线和构成电路的电路结构配线，在所述电路基板中，电源配线和电路结构配线配置在外部连接端子的下层。
10.如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的电路结构配线，在所述电路基板中，外围配线、电源配线和电路结构配线配置在 外部连接端子的下层。
11.如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线和 从外部连接端子供给用于使电路驱动的电源的电源配线，在所述电路基板中，外围配线和电源配线配置在外部连接端子的下层的同一层。
12.如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线和 构成电路的电路结构配线，在所述电路基板中，外围配线和电路结构配线配置在外部连接端 子的下层的同一层。
13.如权利要求l所述的电路基板，其特征在于所述配线包括从外部连接端子供给用于使电路驱动的电源的电源 配线和构成电路的电路结构配线，在所述电路基板中，电源配线和电路结构配线配置在外部连接端 子的下层的同一层。
14.如权利要求l所述的电路基板，其特征在于-所述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的电路结构配线，在所述电路基板中，外围配线、电源配线和电路结构配线配置在 外部连接端子的下层的同一层。
15.如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线和 从外部连接端子供给用于使电路驱动的电源的电源配线，在所述电路基板中，外围配线和电源配线在外部连接端子的下层重叠配置。
16.如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线和 构成电路的电路结构配线，在所述电路基板中，外围配线和电路结构配线在外部连接端子的下层重叠配置。
17.如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子供给用于使电路驱动的电源的电源 配线和构成电路的电路结构配线，在所述电路基板中，电源配线和电路结构配线在外部连接端子的下层重叠配置。
18. 如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的 电路结构配线，在所述电路基板中，选自外围配线、电源配线和电路结构配线中 的至少两个配线在外部连接端子的下层重叠配置。
19. 如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的 电路结构配线，在所述电路基板中，外围配线、电源配线和电路结构配线在外部 连接端子的下层相互重叠配置。
20. 如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线和从外部连接端子供给用于使电路驱动的电源的电源配线，在所述电路基板中，外围配线、电源配线和电路在外部连接端子的下层相互重叠配置。
21. 如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的 电路结构配线，在所述电路基板中，外围配线、电源配线和电路结构配线配置在 外部连接端子的下层，外围配线和电源配线配置在同一层，该电路结构配线与外围配线和电源配线的至少任意一方的配线重叠配置。
22. 如权利要求1所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的 电路结构配线，在所述电路基板中，外围配线、电源配线和电路结构配线配置在 外部连接端子的下层，外围配线和电路结构配线配置在同一层，该电源配线与外围配线和电路结构配线的至少任意一方的配线重叠配置。
23. 如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线、从外部连接端子供给用于使电路驱动的电源的电源配线和构成电路的 电路结构配线，在所述电路基板中，外围配线、电源配线和电路结构配线配置在 外部连接端子的下层，电源配线和电路结构配线配置在同一层，该外围配线与电源配线和电路结构配线的至少任意一方的配线重叠配置。
24. 如权利要求l所述的电路基板，其特征在于 所述配线包括从外部连接端子向驱动电路传递信号的外围配线和从外部连接端子供给用于使电路驱动的电源的电源配线，在所述电路基板中，外围配线和电源配线配置在外部连接端子的 下层的同一层，电路与外围配线和电源配线的至少任意一方的配线重 叠配置。
25. 如权利要求l所述的电路基板，其特征在于 所述配线包括两个以上与外部连接端子连接的连接配线， 该连接配线的至少一个，在与其它连接配线不同的阶层，与该其它连接配线重叠配置。
26. 如权利要求l所述的电路基板，其特征在于 所述配线包括与外部连接端子连接的连接配线， 该连接配线在外部连接端子的下层与该外部连接端子连接。
27. 如权利要求2或26所述的电路基板，其特征在于 所述电路基板具有两个以上的外部连接端子，所述连接配线与该连接配线所连接的外部连接端子以外的其他外 部连接端子重叠。
28. 如权利要求IO所述的电路基板，其特征在于所述电路基板具有第一层间膜和第二层间膜， 该电路基板，在构成电路的电路结构配线之上的阶层，依次层叠 有第一层间膜、外围配线和电源配线、以及第二层间膜。
29. 如权利要求IO所述的电路基板，其特征在于所述电路基板具有第一层间膜、第二层间膜和第三层间膜， 该电路基板，在构成电路的电路结构配线之上的阶层，依次层叠 有第一层间膜、外围配线、第二层间膜、电源配线、和第三层间膜。
30. 如权利要求10所述的电路基板，其特征在于所述电路基板具有第一层间膜、第二层间膜和第三层间膜， 该电路基板，在构成电路的电路结构配线之上的阶层，依次层叠 有第一层间膜、电源配线、第二层间膜、外围配线、和第三层间膜。
31. 如权利要求1 30中任一项所述的电路基板，其特征在于所述外部连接端子是包括含铝膜和腐蚀防止导电膜的层叠体。
32. 如权利要求31所述的电路基板，其特征在于所述腐蚀防止导电膜是氧化铟锌膜， 所述外部连接端子从基板侧依次层叠含铝膜和氧化铟锌膜而构
33. 如权利要求32所述的电路基板，其特征在于-所述外部连接端子从基板侧依次层叠氧化铟锡膜、含铝膜和氧化铟锌膜而构成。
34. 如权利要求32所述的电路基板，其特征在于所述电路基板在像素内具有包括氧化铟锌膜而构成的透明电极。
35. 如权利要求31所述的电路基板，其特征在于 所述腐蚀防止导电膜是氧化铟锡膜，所述外部连接端子从基板侧依次层叠含铝膜和氧化铟锡膜而构成。
36. 如权利要求35所述的电路基板，其特征在于-所述外部连接端子从基板侧依次层叠氧化铟锌膜、含铝膜和氧化铟锡膜而构成。
37. 如权利要求35所述的电路基板，其特征在于所述电路基板在像素内具有包括氧化铟锡膜而构成的透明电极。
38. 如权利要求31所述的电路基板，其特征在于 所述电路基板在像素内具有包括构成外部连接端子的膜而构成的反射电极。
39. 如权利要求38所述的电路基板，其特征在于 所述腐蚀防止导电膜是氧化铟锡膜，所述反射电极从基板侧依次层叠含铝膜和氧化铟锡膜而构成。
40. 如权利要求l所述的电路基板，其特征在于 所述电路基板在像素内具有包括构成外部连接端子的层而构成的反射电极。
41. 如权利要求31 39中任一项所述的电路基板，其特征在于所述外部连接端子的含铝膜的与基板相反的面和侧面由腐蚀防止 导电膜覆盖。
42. 如权利要求31所述的电路基板，其特征在于 所述电路基板在像素内具有从基板侧依次层叠含铝膜和氧化铟锡膜而构成的反射电极，所述腐蚀防止导电膜是氧化铟锡膜，所述外部连接端子和反射电极的含铝膜的与基板相反的面和侧面 由腐蚀防止导电膜覆盖。
43. 如权利要求1 42中任一项所述的电路基板，其特征在于在所述电路基板中，与配置用于与其它基板的粘合的密封件的区 域重叠地设置有外部连接端子，该区域中，在外部连接端子上设置有绝缘膜。
44. 如权利要求1 42中任一项所述的电路基板，其特征在于 在所述电路基板中，在与配置用于与其它基板的粘合的密封件的区域的外侧设置有外部连接端子。
45. —种显示装置，其特征在于，包括权利要求1 44中任一项 所述的电路基板。
46. —种液晶显示装置，其特征在于，包括权利要求1 44中任 一项所述的电路基板。
全文摘要
本发明涉及电路基板、显示装置和液晶显示装置。本发明提供一种在基板上具备用于像素的驱动的驱动电路和用于从外部供给赋予驱动电路的信号和用于使电路驱动的电源等的外部连接端子的、削减了边框面积的一体型电路基板、以及具备上述电路基板的显示装置和液晶显示装置。本发明的电路基板，在基板上具有用于像素的驱动的驱动电路和外部连接端子，上述电路基板具有在外部连接端子的下层配置的配线。
文档编号H05K1/02GK101681072SQ200880015960
公开日2010年3月24日 申请日期2008年3月28日 优先权日2007年7月27日
发明者森胁弘幸 申请人:夏普株式会社