使用顺序微通路激光钻凿形成多层衬底芯层结构的方法和根据该方法形成的衬底芯层结构的制作方法

专利名称：使用顺序微通路激光钻凿形成多层衬底芯层结构的方法和根据该方法形成的衬底芯层结构的制作方法
使用顺序微通路激光钻凿形成多层衬底芯层结构的方法和根据该方法形
成的衬底芯层结构
领域
本发明的实施例总地涉及多层衬底芯层结构制造领域，更具体地涉及通过 在其中激光钻凿微通路而制造该电路板的方法。
背景
多层衬底芯层结构(MPWB)传统地通过首先提供铜包覆芯层来制造。铜包覆
芯层(CCL)可以是根据场合需要在一侧或两侧上具有铜包覆的叠层结构。这种 制造工艺的一个例子示出于

图1一8。如图1所示，首先提供一个双面的CCL 101， 其包括绝缘叠层12以及顶部铜膜140和底部铜膜160。如图2所示，顶部和底 部铜膜140、 160根据要布置在叠层120上的预定互连图案预先形成布图，比 如通过蚀刻，从而提供经布图处理的铜膜150和170。此后，如图3所示，诸 如ABF层190、 210等介电层(即Ajinomoto积层薄膜)被层叠在经布图处理的 铜膜150和160上，且如图4所示地用来提供第一中间叠层180。如图4所示， 第一中间叠层180则通过机械钻凿和表面去垢而提供通孔201以提供第二中间 叠层220。表面去垢涉及使用去垢液处理电路板以溶解和去除因钻凿产生的任 何尘垢。如图5所示，通孔201以及中间叠层220的顶面和底面随后被镀覆， 从而提供具有经镀覆的通孔260的经镀覆的中间叠层240。如图6所示，经镀 覆的中间叠层240随后经过PTH充填以诸如铜等导电材料250，从而形成经充 填的中间叠层280。在下一阶段，如图7所示，经充填的中间叠层280用诸如 铜等导电材料进行封盖镀覆(lid plated)，从而在其顶面和底面上提供封盖 270、 290，镀覆发生在图6的叠层280上已有的顶部镀层和底部镀层上，以产 生封盖镀覆的中间叠层300。此后，例如通过蚀刻，对存在于封盖镀覆的中间 叠层300的顶面和底面上的铜进行布图处理，从而形成图8所示的布线板320。现有技术的衬底一般构筑在厚芯层的基底上(例如具有大约0. 7mm厚度的 基底(不包括任何积层或导电的层))。现有技术的芯层构造工艺可能很长。以 四层式芯层为例，现有技术的制造工艺的宏观工艺步骤可包括芯层焙烘和清 洗、芯层铜布图、铜粗糙化、ABF层叠、镀覆通孔钻凿、去垢、镀铜、铜粗糙 化、镀覆通孔充填、表面展平、镀铜、以及最后的铜布图。然而，机械式镀覆 通孔钻凿可能是现有技术多层衬底芯层结构的制造中成本最高的一道工艺。如 上所述对充填的需要会进一步增加依据现有技术的制造成本。
不利的是，依据现有技术衬底芯层结构的衬底芯层结构可能成本很高，并 因为使用机械式钻凿技术而导致高制造成本。这些成本在衬底芯层结构在未来 的应用中被小型化和缩放的情形下会进一步串升。除此之外，机械钻凿不适于 制造小于约150微米的孔。
现有技术无法提供制造多层衬底芯层结构的节约成本、便利和可靠的方法。
附图简述
图1-8示出根据现有技术的形成衬底芯层结构的步骤；
图9a-9h示出根据第一实施例的形成衬底芯层结构的步骤；
图10a-10h示出根据第二实施例的形成衬底芯层结构的步骤；
图11是包含图9h或10h所示的衬底芯层的系统的一个实施例的示意图。
为了简明和清晰地说明，附图中的部件不一定按比例绘制。例如， 一些部
件的尺寸为清楚起见可能相对于其它部件被夸大了。在认为合适时，可在这些
附图之间重复一些附图标记以表示相应或类似的部件。
详细说明
在下面的详细说明中，公开一种制造衬底芯层结构的方法、根据该方法形 成的衬底芯层结构以及包含该衬底芯层结构的系统。参见附图，在附图中以示 例方式示出本发明可投入实践的一些具体实施例。要理解可以存在其它实施例 并且能够不脱离本发明的范围和精神地作出其它结构性变化。本文中使用的术语"在……上"、"在……之上"、"在……之下"和"毗 邻"表示一个部件相对于其它部件的位置。如此，设置在第二部件上、在第二 部件之或在第二部件之下的第一部件可直接与第二部件接触或包括一个或多 个居间部件。另外，设置在第二部件近旁或毗邻第二部件的第一部件可直接与 第二部件接触或包含一个或多个居间部件。另外，在接下来的描述中，附图和 /或部件可能以择一的方式表示。在这种情形下，例如当说明书提到"图X/Y
示出部件A/B"时，意思就是图X示出部件A而图Y示出部件B。另外，本文 中使用的"层"可以指由一种材料制成的层、由多种成分的混合物制成的层、 由多个子层构成的层，而每个所述子层也具有与前述的层相同的定义。
下面参照图9a—11对本文描述的这些和其它实施例的各个方面进行说 明。图9a — 9h示出根据涉及导电层的减料布图的第一方法实施例的多层衬底 芯层结构的制造步骤，而图10a-10h示出根据涉及导电层的半添加布图的第二 方法实施例的多层衬底芯层结构的制造步骤，例如对FLS(细布线和空间)路径 的半添加布图。图11示出包含根据一个实施例的多层衬底芯层结构的系统。 然而，这些附图不应当认为构成限制，由于它是为了说明和理解。
参见图9a和10a，这些方法实施例包括提供起始绝缘层10。该起始绝缘 层可包括任何一种公知的芯层绝缘/介电材料，例如玻璃环氧树脂或双马来酰亚 胺-二嗪(BT)或ABF。较佳地，起始绝缘层包括纤维补强的玻璃环氧树脂。根据 --个实施例，如图9a和10a所示，起始绝缘层IO上可包括例如由铜、银或镍 制成的初始导电层12。在图9a和10a所示实施例中，起始绝缘层IO可以是传 统的铜包覆芯层或CCL 14的一部分。在第一实施例中，初始导电层12例如具 有大约50 —70微米的厚度，但在图10a所示的第二实施例中，初始导电层12 可具有在大约l微米和大约2微米之间的厚度。
接下来参见图9b和10b,这些实施例包括如图所示地贯穿起始绝缘层10 激光钻凿出第一组通路孔14。在所示实施例中，这些通路延伸至导电层12。 对于激光钻凿，可使用二氧化碳气体激光束、紫外线激光束或准分子激光束。 例如， 一个实施例考虑在玻璃纤维补强的起始绝缘层上使用功率范围在大约 l-10mj且脉冲宽度在大约l一100ms的二氧化碳激光器。激光器钻凿参数的确 定尤其可以根据激光所钻凿的材料、其厚度以及所提供的通路的尺寸进行。接着参见图9c和10c，这些实施例包括如图所示地用导电材料16填充第 一组通路孔14以提供第一组导电通路18。根据一较佳实施例，导电材料16 的提供可通过选择性快速无电镀膜法来实现。较佳地，导电材料16包括铜， 但也可包括镍和/或银。在图10c的实施例中，导电材料16的提供也可通过选 择性快速无电镀膜法来实现。众所周知，选择性快速无电镀膜法可通过使用一 种无电镀膜溶液来实现，无电镀膜溶液中包括催化剂，所谓催化剂即这样一种 物质，它以一定量存在、而且与不存在该催化剂的溶液相比，能使待镀覆材料 的沉积速率显著提高，所述催化剂还具有使其自身仅沉积在初始导电层的铜区 域之内的特征，从而允许提供选择性快速无电镀膜。
接下来一方面参见图9d和9e，另一方面参见图10d和10e，这些方法实 施例包括在起始绝缘层10的一面提供第一经布图处理的导电层19，并在起始 绝缘层10的另一面提供第二经布图处理的导电层20。根据图9d和9e所示的 第一实施例，提供第一经布图处理的导电层包括通过蚀刻对初始导电层12进 行布图处理，且提供第二经布图处理的导电层包括在起始绝缘层10的与包含 初始导电层12的那一面相对的一面提供第二导电层24，并随后例如通过蚀刻 对第二导电层24进行布图处理。较佳地，通过将第二导电层24层压到起始绝 缘层10上而提供第二导电层24。根据图10d和10e所示的第二实施例，提供 第一经布图处理的导电层19包括例如在对第一组的通路孔14填充后通过蚀刻 去除初始导电层12，并随后通过使用半添加工艺提供第一经布图处理的导电层 19和第二经布图处理的导电层20。去除初始导电层12较佳地使用本领域内技 术人员所熟知的快速蚀刻工艺来完成。半添加工艺是一种公知工艺，根据该工 艺，例如可根据需要执行去始处理以使起始绝缘层10的表面粗糙化，并随后 在起始绝缘层10上执行无电镀膜法以在起始绝缘层10上形成无电镀膜(未示 出)，例如无电镀铜膜。随后，可将光刻胶沉积在无电镀膜上，该光刻胶可以 经过曝光并显影，籍此形成光刻胶图案同时在起始绝缘层10上留下与第一和/ 或第二经布图处理的导电层的图案相对应的非掩模区。借助于电镀法，无电镀 膜可以充当籽晶层以在非掩模区内叠置一个电镀薄膜。随后通过蚀刻去除该光 刻胶图案，之后通过蚀刻去除到那个时候为止仍然为光刻胶图案所覆盖的无电 镀薄膜。如此，可根据图10e所示的第二实施例形成第一和第二经布图处理的导电层19、 20。
接下来参见图9f和10f，这些方法实施例包括在第一经布图处理的导电 层19上提供补充绝缘层26。在一些实施例中，如图9f和10f所示，可如图所 示地将附加的补充绝缘层28设置在第二经布图处理的导电层20上。根据这些 实施例的补充绝缘层可包括与上面提到的起始绝缘层所使用的相同的材料。根 据一个实施例，提供根据这些实施例的补充绝缘层可以包括在相应经布图处理 的导电层上层叠该补充绝缘层。
接着参见图9g和10g，这些方法实施例包括贯穿第一补充绝缘层26提供 第二组导电通路30，并在补充绝缘层26的暴露面32上提供补充经布图处理的 导电层36，其中第二组导电通路30在其一面与第一经布图处理的导电层19 接触，并在其另一面与补充经布图的导电层36接触。提供第二组导电通路30 可包括贯穿补充绝缘层26激光钻凿第二组通路孔34，该第二组通路孔延伸至 第一经布图处理的导电层。此后，可用诸如铜、银和/或镍等导电材料填充第 二组通道开口 34以提供第二组导电通路30。激光钻凿可例如以与上面结合图 9b和10b描述的相同方式实现，而将导电材料填入第二组通路孔，对图9g的 实施例来说，可以进一步地例如以与上面结合图9c描述的相同方式(通过快速 无电镀膜法)实现，而对图10g的实施例来说，可以进一步地例如以与上面结 合图10c描述的相同方式(通过选择性快速无电镀膜法)实现。提供补充经布图 处理的导电层36在图9g的实施例中可以例如以与上面结合图9e描述的相同 方式(通过层叠一导电层，随后将其蚀刻)实现，而在图10g的实施例中可以例 如以与上面结合图10e描述的相同方式(使用半添加工艺)来实现。
可任选地，仍然参见图9g和10g，根据一种方法实施例，补充绝缘层26 是第一补充绝缘层，而该方法实施例包括在第二经布图处理的导电层20上 提供第二补充绝缘层28;提供第三组导电通路38;以及在第二补充绝缘层28 的暴露面41上提供第二补充经布图处理的导电层40。根据后一方法实施例， 第三组导电通路38在其一面与第二补充经布图处理的导电层28接触，并在其 另一面与第二经布图处理的导电层20接触。根据一个实施例，第二补充绝缘 层28的提供可以以与上面结合图9f和10f描述的第一补充绝缘层26相同的 方式实现。另外，对于图9g的实施例，第三组导电通路38的提供可以例如以与上面结合图9c描述的第一组导电通路18相同的方式(快速无电镀膜法)实
现，而对于图10g的实施例，第三组导电通路38的提供可以例如以与上面结 合图10c描述的第一组导电通路18相同的方式(例如通过选择性快速无电镀膜 法)来实现。
根据各个实施例，通路孔的激光钻凿形成如图％和10h所示的锥形结构 的激光钻凿的通路孔，并进一步形成在衬底芯层结构的每个给定层中依次延伸 的最终导电通路，与在现有技术的印刷通孔情形中延伸贯穿衬底芯层结构的整 个厚度相反。根据各个实施例的上述逐层设置或顺序设置的导电通路结构允许 提供如图所示的交错排列的通路。
尽管图9h和10h分别所示的衬底芯层结构在附图中仅具有两个补充绝缘 层、三组导电通路以及四组经布图处理的导电层，然而要理解实施例不局限于 此，其范围包括根据需要提供更多的补充绝缘层、相应组数的导电通路以及相 应组数的经布图处理的导电层，以获得合乎需要的衬底芯层构造结构。包括补 充绝缘层、导电通路组和经布图处理的导电层组在内，上述各部件的提供可以 通过上面结合图9a-9h所示的第一实施例所述方式来实现，或通过上面结合图 10a-10h所示的第二实施例所述方式来实现。另外，尽管第二实施例被描述为 最好在起始绝缘层IO上提供初始导电层12，然而第二实施例不局限于此，而 是包括图10a-10h所示流程而不提供初始导电层12。
现在参见图9h和10h，方法实施例可包括使起始绝缘层10、第一组导 电通路18、第一经布图处理的导电层19、第二经布图处理的导电层20、 一 个或多个补充绝缘层26和28、 一组或多组附加导电通路(比如第二和第三 组导电通路30、 38)以及一个或多个补充经布图处理的导电层36、 40的组 合经过热压处理，以便使导电通路接合于经布图处理的导电层上的焊点区。 热压处理可以根据任何一种业内公知的热压方法来实现，如本领域内技术 人员所熟知的那样。较佳地，随着压力增加，需要形成冶金接合的温度大 为降低，比如在一些实施例中，从大约400摄氏度降至大约150摄氏度， 到一个起始绝缘层和补充绝缘层的材料所能耐受的温度范围。较佳地，根 据各个实施例的热压工艺中的最高温度不超过大约260摄氏度。
较为有利地，各个实施例提供一种能够使用可任选地通过快速无电金属镀膜法而金属化的激光钻凿通路孔来构建多层衬底芯层结构的方法。各 个实施例给出了一种新的多层衬底芯层结构及其形成方法，其中用低成本 激光钻凿微通路代替高成本的镀覆通孔结构。根据布图精密度的要求，给
出两种不同的方法实施例， 一个如上面结合图9a-9i所述那样，而另一个如 上面结合图10a-10i所述那样。结合图9a-9i的例子描述的第一方法实施例 对应于对诸如厚铜层(例如厚度在大约50微米至大约70微米之间的铜层) 的厚导电层以及中等布线和空间特征(例如在大约30微米以上的布线和空 间)的减料布图法。以图10a-10i为例描述的第二方法实施例对应于半添加 布图(SAP)工艺，这种工艺针对诸如薄铜层(例如厚度小于约2微米的铜导 电层)以及精细布线和空间特征(例如小于大约30微米的布线和空间特征) 的薄导电层。各个实施例有效地解决了尤其下列问题(1)高成本现有技术
衬底芯层结构通过用低成本的激光钻凿微通路代替高成本的机械钻凿镀覆通
孔而放弃使用机械钻凿技术；(2)对激光凿穿诸如铜等导电层的需要实现成
本低、加工时间较短、可靠性高的激光钻凿通路芯层结构，无需激光钻凿穿过 任何导电层。一个实施例通过不仅用激光钻凿的微通路代替现有技术的镀覆 通孔区而且减小芯层介电材料厚度(借助根据各个实施例可行的总体减小的 通路尺寸和布线、空间特征)来提供一种相比现有技术方法成本较低的制造 方法。另外，根据各个实施例的激光钻凿由于小通路尺寸和节距而允许相比 现有技术的结构具有更高的起始绝缘层连接密度，从而实现更小尺寸的通路 和更小的节距，如此则以低成本改善了设计和提升小型化水平。激光钻凿的特
点是对位精度高(15um P0R)和产量高(高达约2000通路/秒)、可用通路尺寸的 范围广(例如在大约50微米和大约300微米之间)以及成本低(每一千个通路只 需大约2美分)。高对位精度和小通路尺寸两者的结合使通路节距低得接近大 约150微米，这些节距远小于典型的镀覆通孔大约400微米的节距。另外，各 个实施例使衬底芯层结构衬底结构具有潜在的较小形状因数(因其潜在的较小 节距、焊点尺寸、通路尺寸)以及潜在的更小的z高度(因其贯通绝缘层厚度的 潜在的精细布线，这导致较薄的绝缘层和/或使用较少量的绝缘层)。各个实施 例还可能产生灵活的芯层布线，因为各个实施例不(像现有技术的镀覆通孔那样)局限于直线延伸贯通绝缘层的整个厚度的通路，而是因为这些通路独立地 在每个绝缘层中设置，使得关于穿过芯层的布线配置的大量可能性成为可能。 上述内容较为有利地产生了相比现有技术得到改进的衬底芯层结构设计和潜 在的性能优点。另外，根据一个实施例的通路填充，在铜焊点上而不是在介电 区上使用选择性快速无电镀铜较为有利地通过适当地选择催化剂得以仅仅在 铜区域种入催化剂籽晶。尽管诸如无电镀铜的速度等传统无电镀膜法的速度可 能很慢(大约4-5微米/小时)，然而诸如快速无电镀铜溶液等高速或快速无电 镀膜溶液可以使镀膜速度高达2微米/小时。另外，根据一个实施例，热压的
应用较为有利地允许在通路(不管是铜、镍或银)和焊点(例如铜焊点)之间形成 可靠的冶金接合。
参见图11，这里示出可在其中实现本发明的许多种可行系统900中一种。 在一个实施例中，电子组合件1000可包括衬底芯层构造结构，比如图9h的结 构100或图10h的结构200。组合件1000可进一步包括微处理器。在另一实施 例中，电子组合件1000可包括专用集成电路(ASIC)。在芯片组(例如图形、声 音和控制芯片组)中的集成电路也可根据本发明的实施例封装。
对图11所示的实施例来说，系统900还可如图所示地包括通过总线1010 彼此耦合的主存储器1002、图形处理器1004、海量存储设备1006和/或输入/ 输出模块1008。存储器1002的示例包括但不限于静态随机存取存储器(SRAM) 和动态随机存取存储器(DRAM)。海量存储设备1006的示例包括但不限于硬盘 驱动器、光盘驱动器(CD)、数字多功能盘驱动器(DVD)等。输入/输出模块1008 的示例包括但不限于键盘、光标控制装置、显示器、网络接口等。总线1010 的示例包括但不限于外围设备控制接口 (PCI)总线、工业标准架构(ISA)总线 等。在各实施例中，系统900可以是无线移动电话、个人数字助理、便携式PC、 平板PC、笔记簿PC、台式计算机、机顶盒、媒体中心PC、 DVD播放机和服务 器。
已以示例而非限制地对上文描述的各实施例进行了说明。尽管已对本发明 的详细实施例进行了说明，然而要理解由所附权利要求书定义的本发明不受前 面说明中所述具体细节的限制，由于可不脱离本发明的精神和范围地对其作出许多改变。
权利要求
1.一种制造衬底芯层结构的方法，包括提供起始绝缘层；贯穿所述起始绝缘层激光钻凿第一组通路孔；用导电材料填充所述第一组通路孔以提供第一组导电通路；在所述起始绝缘层的一个面上提供第一经布图处理的导电层，并在所述起始绝缘层的另一个面上提供第二经布图处理的导电层，所述第一组导电通路在其一面与所述第一经布图处理的导电层接触并在其另一面与所述第二导电层接触；以及在所述第一经布图处理的导电层上提供补充绝缘层；贯穿所述补充绝缘层激光钻凿第二组通路孔，所述第二组通路孔延伸至所述第一经布图处理的导电层；用导电材料填充所述第二组通路孔以提供第二组导电通路；在所述补充绝缘层的暴露面上提供补充经布图处理的导电层，所述第二组导电通路在其一面与所述第一经布图处理的导电层接触，而在其另一面与所述补充经布图处理的导电层接触。
2. 如权利要求1所述的方法，其特征在于，还包括在激光钻凿前在所述起始绝缘层的一个面上提供初始导电层，其中所述填充包括提供所述第一组导电通路以使其延伸至所述初始导电层。
3. 如权利要求1所述的方法，其特征在于，提供所述补充绝缘层包括层叠所述补充绝缘层。
4. 如权利要求1所述的方法，其特征在丁-，填充所述第一组通路孔和填充所述第二组通路孔包括使用快速无电镀膜法。
5. 如权利要求4所述的方法，其特征在于，所述快速无电镀膜法包括快速无电镀铜。
6. 如权利要求1所述的方法，其特征在于，所述第一组导电通路、第一经布图处理的导电层、第二经布图处理的导电层、第二组导电通路以及补充经布图处理的导电层各自包括铜、镍和银中的至少一者。
7. 如权利要求1所述的方法，其特征在于，所述起始绝缘层和所述补充绝缘层各自包括玻璃环氧树脂和双马来酰亚胺-三嗪(BT)中的至少一者。
8. 如权利要求l所述的方法，其特征在于提供所述第一经布图处理的导电层包括通过蚀刻对所述初始导电层进行布图处理；以及提供所述第二经布图处理的导电层包括在所述起始绝缘层的所述另一个面上提供第二导电层；以及通过蚀刻对所述第二导电层进行布图处理。
9. 如权利要求8所述的方法，其特征在于，提供第二导电层包括层叠所述第二导电层。
10. 如权利要求2所述的方法，其特征在于提供所述第一经布图处理的导电层包括在填充所述第一组通路孔后通过蚀刻去除所述初始导电层；通过使用半添加工艺提供所述第一经布图处理的导电层；以及通过使用半添加工艺提供所述第二经布图处理的导电层。
11. 如权利要求10所述的方法，其特征在于，所述初始导电层具有在大约l-2微米之间的厚度。
12. 如权利要求IO所述的方法，其特征在于，去除所述初始导电层包括q蚀刻所述初始导电层。
13. 如权利要求10所述的方法，其特征在于，填充所述第一组通路孔和填充所述第二组通路孔包括使用选择性快速无电镀铜法。
14.
15. 如权利要求l所述的方法，其特征在于，还包括使所述起始绝缘层、第一组导电通路、第一经布图处理的导电层、第二经布图处理的导电层、补充绝缘层、第二组导电通路和补充经布图处理的导电层的组合经过热压处理，以使所述导电通路接合于所述经布图处理的导电层的焊点区。
16. 如权利要求l所述的方法，其中所述补充绝缘层是第一补充绝缘层，所述补充经布图处理的导电层是第一补充经布图处理的导电层，所述方法还包括在所述第二经布图处理的导电层上提供第二补充绝缘层；贯穿所述第二补充绝缘层激光钻凿第三组通路孔，所述第三组通路孔延伸至所述第二经布图处理的导电层；用导电材料填充所述第三组通路孔，以从中提供第三组导电通路；在所述第二补充绝缘层的暴露面上提供第二补充经布图处理的导电层，所述第三组导电通路在其一面与所述第二补充经布图处理的导电层接触，并在其另一面与所述第二经布图处理的导电层接触。
17. —种多层衬底芯层结构，包括起始绝缘层；贯穿所述起始绝缘层的第一组导电通路；在所述起始绝缘层一个面上的第一经布图处理的导电层以及在所述起始绝缘层的另一个面上的第二经布图处理的导电层，所述第一组导电通路在其一面与所述第一经布图处理的导电层接触，并在其另一面与所述第二经布图处理的导电层接触；在所述第一经布图处理的导电层和所述第二经布图处理的导电层中的至少一者上的补充绝缘层；贯穿所述补充绝缘层的第二组导电通路；在所述补充绝缘层的暴露面上的补充经布图处理的导电层，所述第二组导电通路在其一面与所述第一经布图处理的导电层接触，而在其另一面与所述补充经布图处理的导电层接触，其中所述第一组导电通路和所述第二组导电通路设置在相对应的激光钻凿通路孔中。
18. 如权利要求17所述的衬底芯层结构，其特征在于，所述第一组导电通路和所述第二组导电通路包括快速无电镀膜法形成的导电材料。
19. 如权利要求17所述的衬底芯层结构，其特征在于，所述补充绝缘层是第一补充绝缘层，所述补充经布图处理的导电层是第一补充经布图处理的导电层，所述衬底芯层结构还包括在所述第二经布图处理的导电层上的第二补充绝缘层；以及贯穿所述第二补充绝缘层的第三组导电通路，所述通路延伸至所述第二经布图处理的导电层，其中所述第三组导电通路被设置在所述第二补充绝缘层中相对应的激光钻凿的通路孔中。
20. 如权利要求19所述的衬底芯层结构，其特征在于，所述第三组导电通路包括快速无电镀膜的导电材料。
21. 如权利要求17所述的衬底芯层结构，其特征在于，所述第一组导电通路、第一经布图处理的导电层、第二经布图处理的导电层、第二组导电通路和补充经布图处理的导电层各自包括铜、镍和银中的至少一者。
22. 如权利要求17所述的衬底芯层结构，其特征在于，所述起始绝缘层和所述补充绝缘层各自包括玻璃环氧树脂和双马来酰亚胺-三嗪(BT)中的至少一者。
23. 如权利要求17所述的衬底芯层结构，其特征在于，至少有一些通路相对于彼此交错排列。
24. —种系统，包括电子组合件，其包括多层衬底芯层结构，其包括起始绝缘层；贯穿所述起始绝缘层的第一组导电通路；在所述起始绝缘层的一个面上的第一经布图处理的导电层，以及在所述起始绝缘层的另一个面上的第二经布图处理的导电层，所述第一组导电通路在其一面与所述第一经布图处理的导电层接触，并在其另一面与所述第二经布图处理的导电层接触；所述第一经布图的导电层上的补充绝缘层；贯穿所述补充绝缘层的第二组导电通路；在所述补充绝缘层的暴露面上的补充经布图处理的导电层，所述第二组导电通路在其一面与所述第一经布图处理的导电层接触，并在其另一面与所述补充经布图处理的导电层接触，其中所述第一组导电通路和所述第二组导电通路设置在相对应的激光钻凿的通路孔中；以及耦合于所述电子组合件的主存储器。
25. 如权利要求24所述的系统，其特征在于，所述第一组导电通路和所述第二组导电通路包括快速无电镀膜法形成的导电材料。
26. 如权利要求24所述的系统，其特征在于，所述补充绝缘层是第一补充绝缘层，所述补充经布图处理的导电层是第一补充经布图处理的导电层，所 述衬底芯层结构还包括.-在所述第二经布图处理的导电层上的第二补充绝缘层；以及 贯穿所述第二补充绝缘层的第三组导电通路，所述通路延伸至所述第二经布图处理的导电层，其中所述第三组导电通路设置在相对应的激光钻凿通路孔中。
27. 如权利要求23所述的系统，其特征在于，所述第一组导电通路、第 一经布图处理的导电层、第二经布图处理的导电层、第二组导电通路和补充经 布图处理的导电层各自包括铜、镍和银中的至少一者。
28. 如权利要求26所述的系统，其特征在于，所述第三组导电通路包括 快速无电镀膜法形成的导电材料。
29. 如权利要求24所述的系统，其特征在于，所述起始绝缘层和所述补 充绝缘层各自包括玻璃环氧树脂和双马来酰亚胺-三嗪(BT)中的至少一者。29.如权利要求23所述的系统，其特征在于，至少有一些所述通路相对 于彼此交错排列。
全文摘要
一种制造衬底芯层结构的方法以及根据该方法形成的衬底芯层结构。该方法包括贯穿起始绝缘层激光钻凿第一组通路孔；用导电材料填充第一组通路孔以提供第一组导电通路；在起始绝缘层相对的两个面上提供第一和第二经布图处理的导电层；在第一经布图处理的导电层上提供补充绝缘层；贯穿补充绝缘层地激光钻凿第二组通路孔；用导电材料填充第二组通路孔以提供第二组导电通路；并在补充绝缘层的暴露面上提供补充经布图处理的导电层，第二组导电通路在其相对的两个面上与第一经布图处理的导电层接触和补充经布图的导电层接触。
文档编号H05K3/46GK101690436SQ200880022291
公开日2010年3月31日 申请日期2008年6月23日 优先权日2007年6月28日
发明者C·古鲁穆尔蒂, I·萨拉玛, 李永刚 申请人:英特尔公司