专利名称：可选择线路的基板及覆晶接合结构的制作方法
技术领域：
本发明关于一种基板及接合结构，详言之，关于一种可选择线路的基板及覆晶接
合结构。
背景技术：
参考图l，显示已知第一种打线接合结构的俯视示意图。该打线接合结构1A包括 一基板11、一芯片12及数个条导线13。该基板11包括一第一基板焊垫111及一第二基板 焊垫112。该第一基板焊垫111连接至一第一线路113。该第二基板焊垫112连接至一第 二线路114。该芯片12黏附于该基板11上，且包括至少一芯片焊垫121。该等导线13用 以电性连接该基板11及该芯片12。如图所示，最下方的导线13电性连接该基板11的第一 基板焊垫111及该芯片12最下方的芯片焊垫121。然而在其它应用中，该等导线13可电性 连接该基板11的第二基板焊垫112及该芯片12的芯片焊垫121，以形成已知第二种打线 接合结构1B，如图2所示。因此，经由打线工艺中将该导线13连接不同的基板焊垫(该第 一基板焊垫111或该第二基板焊垫112)，可使该基板11及该芯片12选择性的导通不同线 路，而无须另外制造不同结构的基板或芯片。 上述已知打线接合结构1A， 1B可利用该导线13连接不同基板焊垫而导通不同线 路，然而，已知覆晶接合结构则无此功能。亦即，在已知覆晶结构中，一旦芯片及基板制作完 成且接合后，其导通的线路即已固定而无法做选择。 因此，有必要提供一种可选择线路的基板及覆晶接合结构，以解决上述问题。
发明内容
本发明提供一种可选择线路的基板，该基板包括一基板本体、至少一基板焊垫、一 第一导电迹线及一第二导电迹线。该基板本体具有一表面。该基板焊垫位于该基板本体的 表面。该第一导电迹线连接至一第一线路，该第一导电迹线具有一第一中断区域，使得该第 一导电迹线形成一不连续线段。该第二导电迹线连接至一第二线路，该第二导电迹线具有 一第二中断区域，使得该第二导电迹线形成一不连续线段，该第二导电迹线及该第一导电 迹线连接至同 一个基板焊垫。 本发明另提供一种可选择线路的基板，该基板包括一基板本体、至少一基板焊垫、 一第一导电迹线及一第二导电迹线。该基板本体具有一表面。该基板焊垫位于该基板本体 的表面。该第一导电迹线连接至一第一线路。该第二导电迹线连接至一第二线路，该第二 导电迹线及该第一导电迹线连接至同一个基板焊垫。 本发明再提供一种可选择线路的基板，该基板包括一基板本体、一第一基板焊垫、 一第二基板焊垫及一基板保护材料。该基板本体具有一表面。该第一基板焊垫位于该基板 本体的表面，且连接至一第一线路。该第二基板焊垫位于该基板本体的表面，且连接至一第 二线路。该基板保护材料覆盖该第一基板焊垫且显露该第二基板焊垫。 本发明又提供一种覆晶接合结构，该覆晶接合结构包括一芯片及一基板。该芯片具有一线路面及一非线路面，其中该线路面具有至少一凸块。该基板包括一基板本体、至少 一基板焊垫、一第一导电迹线及一第二导电迹线。该基板本体具有一表面。该基板焊垫位 于该基板本体的表面，该凸块连接该基板焊垫。该第一导电迹线连接至一第一线路，该第二 导电迹线连接至一第二线路，该第二导电迹线及该第一导电迹线连接至同一个基板焊垫， 其中该第一导电迹线及该第二导电迹线的其中之一为导通状态，另一则为断路状态。
本发明更提供一种覆晶接合结构，该覆晶接合结构包括一芯片及一基板。该芯片 包括一芯片本体、一第一芯片焊垫、一第二芯片焊垫、一芯片保护材料及一凸块。该芯片本 体具有一表面。该第一芯片焊垫位于该芯片本体的表面。该第二芯片焊垫位于该芯片本体 的表面，该第二芯片焊垫利用一连接线路连接至该第一芯片焊垫。该芯片保护材料覆盖该 第一芯片焊垫或该第二芯片焊垫，而显露另一芯片焊垫。该凸块位于显露的芯片焊垫。该 基板包括一基板本体、一第一基板焊垫、一第二基板焊垫及一基板保护材料。该基板本体具 有一表面。该第一基板焊垫位于该基板本体的表面，且连接至一第一线路，该第一基板焊垫 的位置对应该第一芯片焊垫。该第二基板焊垫位于该基板本体的表面，且连接至一第二线 路，该第二基板焊垫的位置对应该第二芯片焊垫，该芯片的凸块连接所对应的基板焊垫。该 基板保护材料覆盖该基板本体的表面且显露该第一基板焊垫及该第二基板焊垫。
本发明亦提供一种覆晶接合结构，该覆晶接合结构包括一芯片及一基板。该芯片 包括一芯片本体、一第一芯片焊垫、一第二芯片焊垫、一芯片保护材料及至少一凸块。该芯 片本体具有一表面。该第一芯片焊垫位于该芯片本体的表面。该第二芯片焊垫位于该芯片 本体的表面，该第二芯片焊垫利用一连接线路连接至该第一芯片焊垫。该芯片保护材料覆 盖该芯片本体的表面且显露该第一芯片焊垫及该第二芯片焊垫。该凸块位于该第一芯片焊 垫及该第二芯片焊垫。该基板包括一基板本体、一第一基板焊垫、一第二基板焊垫及一基板 保护材料。该基板本体具有一表面。该第一基板焊垫位于该基板本体的表面，且连接至一 第一线路，该第一基板焊垫的位置对应该第一芯片焊垫。该第二基板焊垫位于该基板本体 的表面，且连接至一第二线路，该第二基板焊垫的位置对应该第二芯片焊垫。该基板保护材 料覆盖该第一基板焊垫或该第二基板焊垫，而显露另一基板焊垫。该芯片的凸块连接显露 的基板焊垫。 藉此，该可选择线路的基板及该覆晶接合结构可选择导通不同线路，因此该可选 择线路的基板及该覆晶接合结构可配合不同产品(例如高阶产品或低阶产品)选择导通所 需线路，以降低制造成本。
图1显示已知第一种打线接合结构的俯视示意图； 图2显示已知第二种打线接合结构的俯视示意图； 图3显示本发明可选择线路的基板的第一实施例的俯视示意图； 图4显示本发明可选择线路的基板的第二实施例的俯视示意图； 图5显示本发明覆晶接合结构的第一实施例的组合示意图 图6显示本发明覆晶接合结构的第一实施例的分解示意图 图7显示本发明覆晶接合结构的第二实施例的分解示意图 图8显示本发明覆晶接合结构的第三实施例的分解示意图
图9显示本发明覆晶接合结构的第四实施例的分解:
图10显示本发明覆晶接合结构的第五实施例的分危
图11显示本发明覆晶接合结构的第六实施例的分危
主要组件符号说明
1A已知第一种打线接合结构IB已知第二种打线接合结构4本发明覆晶接合结构的第一实施例6本发明覆晶接合结构的第二实施例7A本发明覆晶接合结构的第三实施例7B本发明覆晶接合结构的第四实施例8A本发明覆晶接合结构的第五实施例8B本发明覆晶接合结构的第六实施例11基板12心片13导线31本发明可选择线路的基板的第一实施例33本发明可选择线路的基板的第二实施例41心片42基板43导体62基板71心片72基板73心片74基板81心片82基板83心片84基板111第一基板焊垫112第二基板焊垫113第一线路114第二线路121芯片焊垫311基板本体312基板焊垫313第一导电迹线314第二导电迹线315第一线路
332333334335336411412711712713714715716717721722723724725726732733735742743745746811812813814815816817821822823
第二线路 基板本体
基板焊垫
第一导电迹线
第二导电迹线
第一线路
第二线路
线路面
非线路面
芯片本体
第一芯片焊垫
第二芯片焊垫
芯片保护材料
凸块
连接线路 打线焊垫 基板本体
第一基板焊垫
第二基板焊垫
基板保护材料
第一线路
第二线路
第一芯片焊垫
第二芯片焊垫
凸块
第一基板焊垫
第二基板焊垫
第一线路
第二线路
芯片本体
第一芯片焊垫
第二芯片焊垫
芯片保护材料
凸块
连接线路 打线焊垫 基板本体
第一基板焊垫 第二基板焊垫
824基板保护材料825第一线路826第二线路832第一芯片焊垫833第二芯片焊垫835凸块842第一基板焊垫843第二基板焊垫845第一线路846第二线路3111表面3131第一中断区域3141第二中断区域3311表面4111凸块
具体实施例方式
参考图3，显示本发明可选择线路的基板的第一实施例的俯视示意图。该基板31 包括一基板本体311、至少一基板焊垫312、一第一导电迹线313及一第二导电迹线314。该 基板本体311具有一表面3111。该基板焊垫312位于该基板本体311的表面3111。该第 一导电迹线313连接至一第一线路315，该第一导电迹线313具有一第一中断区域3131，使 得该第一导电迹线313形成一不连续线段。该第二导电迹线314连接至一第二线路316， 该第二导电迹线314具有一第二中断区域3141，使得该第二导电迹线314形成一不连续线 段，该第二导电迹线314及该第一导电迹线313连接至同一个基板焊垫312。在本实施例 中，该基板焊垫312、该第一导电迹线313、该第一线路315、该第二导电迹线314及该第二线 路316位于同一层。可以理解的是，该基板31亦可具有三个以上的导电迹线，每一导电迹 线连接至一线路，且具有一中断区域，使得该导电迹线形成一不连续线段，而该等导电迹线 都连接至同一个基板焊垫。 参考图4，显示本发明可选择线路的基板的第二实施例的俯视示意图。该基板33 包括一基板本体331、至少一基板焊垫332、一第一导电迹线333及一第二导电迹线334。该 基板本体331具有一表面3311。该基板焊垫332位于该基板本体331的表面3311。该第 一导电迹线333连接至一第一线路335。该第二导电迹线334连接至一第二线路336，该第 二导电迹线334及该第一导电迹线333连接至同一个基板焊垫332。在本实施例中，该基板 焊垫332、该第一导电迹线333、该第一线路335、该第二导电迹线334及该第二线路336位 于同一层。可以理解的是，该基板33亦可具有三个以上的导电迹线，每一导电迹线连接至 一线路，且该等导电迹线都连接至同一个基板焊垫。 参考图5及6，分别显示本发明覆晶接合结构的第一实施例的组合及分解示意图。 该覆晶接合结构4包括一芯片41及一基板42。该芯片41具有一线路面411及一非线路面 412，其中该线路面411具有至少一凸块4111。该基板42与图3的基板31大致相同，所不
9同之处在于，在该覆晶接合结构4中，该第一导电迹线313及该第二导电迹线314的其中之 一为导通状态，另一则为断路状态。在本实施例中，当该芯片41接合至该基板42后，该覆 晶接合结构4更包括一导体43。该导体43为导电材料或被动组件(电阻、电容或电感)， 位于该第一中断区域3131，使得该第一导电迹线313为导通状态。因此，该凸块4111电性 连接至该第一线路315。可以理解的是，该导体43也可以置于该第二中断区域3141，使得 该第二导电迹线314为导通状态(此时，该第一导电迹线313为断路状态)。藉此，当该芯 片41接合至该基板42后，使用者可选择性的导通该第一导电迹线313或该第二导电迹线 314，使得该凸块4111可电性连接至该第一线路315或该第二线路316。可以理解的是，该 基板42亦可具有三个以上的导电迹线，其中一个导电迹线为导通状态，其余导电迹线则为 断路状态。参考图7，显示本发明覆晶接合结构的第二实施例的分解示意图。该覆晶接合 结构6包括一芯片41及一基板62。该芯片41具有一线路面411及一非线路面412，其中 该线路面411具有至少一凸块4111。该基板62与图4的基板33大致相同，所不同之处在 于，在该覆晶接合结构6中，该第一导电迹线333及该第二导电迹线334的其中之一为导通 状态，另一则为断路状态。在本实施例中，当该芯片41接合至该基板62后，该第二导电迹 线334被切断，使得该第二导电迹线334为断路状态。因此，该凸块4111电性连接至该第 一线路335。可以理解的是，该基板62亦可具有三个以上的导电迹线，当该芯片41接合至 该基板62后，可选择保留任一导电迹线，而切断其余的导电迹线。 参考图8，显示本发明覆晶接合结构的第三实施例的分解示意图。该覆晶接合结构 7A包括一芯片71及一基板72。该芯片71包括一芯片本体711、一第一芯片焊垫712、一第 二芯片焊垫713、一芯片保护材料714及一凸块715。该芯片本体711具有一表面(图中未 示)。该第一芯片焊垫712及该第二芯片焊垫713位于该芯片本体711的表面，且该第二 芯片焊垫713利用一连接线路716连接至该第一芯片焊垫712。在本实施例中，该连接线 路716更连接至一打线焊垫717，且该第一芯片焊垫712、该第二芯片焊垫713、该连接线路 716及该打线焊垫717位于同一层。该芯片保护材料714覆盖该第一芯片焊垫712且显露 该第二芯片焊垫713。该凸块715位于显露的第二芯片焊垫713。可以理解的是，该芯片保 护材料714亦可更覆盖其它芯片焊垫，且该等芯片焊垫皆利用该连接线路716连接。
该基板72包括一基板本体721、一第一基板焊垫722、一第二基板焊垫723及一基 板保护材料724。该基板本体721具有一表面(图中未示)。该第一基板焊垫722位于该 基板本体721的表面，且连接至一第一线路725，该第一基板焊垫722的位置对应该第一芯 片焊垫712。该第二基板焊垫723位于该基板本体721的表面，且连接至一第二线路726， 该第二基板焊垫723的位置对应该第二芯片焊垫713，该芯片71的凸块715连接该第二基 板焊垫723。在本实施例中，该第一基板焊垫722、该第二基板焊垫723、该第一线路725及 该第二线路726位于同一层。该基板保护材料724覆盖该基板本体721的表面且显露该第 一基板焊垫722及该第二基板焊垫723。 在本实施例中，当该芯片71接合至该基板72后，该芯片71经由该凸块715导通 位于左边的第二线路726。 参考图9，显示本发明覆晶接合结构的第四实施例的分解示意图。本实施例的覆 晶接合结构7B与第三实施例的覆晶接合结构7A(图8)大致相同，其中该基板74与第三实 施例的基板72完全相同，但是组件标号稍有不同，位于该基板74左边的第一基板焊垫742与该基板72 (图8)左边的第二基板焊垫723相同，位于该基板74右边的第二基板焊垫743 与该基板72(图8)右边的第一基板焊垫722相同，位于该基板74左边的第一线路745与 该基板72(图8)左边的第二线路726相同，位于该基板74右边的第二线路746与该基板 72(图8)右边的第一线路725相同。 在本实施例中，位于该芯片73右边的第一芯片焊垫732对应该芯片71 (图8)右 边的第二芯片焊垫713，且该第一芯片焊垫732被该芯片保护材料714所覆盖。位于该芯 片73左边的第二芯片焊垫733对应该芯片71 (图8)左边的第一芯片焊垫712，且该第二芯 片焊垫733不被该芯片保护材料714所覆盖，而显露出。 一凸块735位于该第二芯片焊垫 733。 在本实施例中，当该芯片73接合至该基板74后，该芯片73经由该凸块735导通 位于右边的第一线路746。 图8及图9的使用方式如下。首先，需决定欲导通的线路(例如位于该基板72左 边的第二线路726或位于该基板74右边的第二线路746)。之后，在形成该芯片保护材料 714时，再选择性覆盖不需要的芯片焊垫(分别是位于该芯片71左边的第一芯片焊垫712 及位于该芯片73右边的第一芯片焊垫732)，并显露需要的芯片焊垫(分别是位于该芯片 71右边的第二芯片焊垫713及位于该芯片73左边的第二芯片焊垫733)，最后再于显露的 芯片焊垫上形成凸块715,735，以连接相对应的基板焊垫(分别是位于该基板72左边的第 二基板焊垫723及位于该基板74右边的第二基板焊垫743)。藉此，在同一型式的基板(该 基板72及该基板74为相同的基板)上可以接合上不同型式的芯片(该芯片71及该芯片 73为不同的芯片)而导通不同线路，因此可以节省基板的型式，以降低设计及制造的成本。
参考图IO，显示本发明覆晶接合结构的第五实施例的分解示意图。该覆晶接合结 构8A包括一芯片81及一基板82。该芯片81包括一芯片本体811、一第一芯片焊垫812、一 第二芯片焊垫813、一芯片保护材料814及一凸块815。该芯片本体811具有一表面(图中 未示)。该第一芯片焊垫812及该第二芯片焊垫813位于该芯片本体811的表面，且该第二 芯片焊垫813利用一连接线路816连接至该第一芯片焊垫812。在本实施例中，该芯片81 的连接线路816更连接至一打线焊垫817，且该第一芯片焊垫812、该第二芯片焊垫813、该 连接线路816及该打线焊垫817位于同一层。该芯片保护材料814覆盖该芯片本体811的 表面且显露该第一芯片焊垫812及该第二芯片焊垫813。该凸块815位于该第二芯片焊垫 813。 该基板82包括一基板本体821、一第一基板焊垫822、一第二基板焊垫823及一基 板保护材料824。该基板本体821具有一表面(图中未示)。该第一基板焊垫822位于该 基板本体821的表面，且连接至一第一线路825，该第一基板焊垫822的位置对应该第一芯 片焊垫812。该第二基板焊垫823位于该基板本体821的表面，且连接至一第二线路826， 该第二基板焊垫823的位置对应该第二芯片焊垫813，该芯片81的凸块815连接该第二基 板焊垫823。在本实施例中，该第一基板焊垫822、该第二基板焊垫823、该第一线路825及 该第二线路826位于同一层。该基板保护材料824覆盖该第一基板焊垫822且显露该第二 基板焊垫823。可以理解的是，该基板保护材料824亦可更覆盖其它基板焊垫。
在本实施例中，当该芯片81接合至该基板82后，该芯片81经由该凸块815导通 位于左边的第二线路826。
参考图ll，显示本发明覆晶接合结构的第六实施例的分解示意图。本实施例的覆 晶接合结构8B与第五实施例的覆晶接合结构8A(图10)大致相同，其中该芯片81与第五 实施例的芯片83完全相同，但是组件标号稍有不同，位于该芯片83左边的第二芯片焊垫 833与该芯片81 (图10)左边的第一芯片焊垫812相同，位于该芯片83右边的第一芯片焊 垫832与该芯片81(图10)右边的第二芯片焊垫813相同。 一凸块835位于该第二芯片焊 垫833。 在本实施例中，位于该基板84左边的第一基板焊垫842对应该基板82(图10)左 边的第二基板焊垫823，且该第一基板焊垫842被该基板保护材料824所覆盖。位于该基板 84右边的第二基板焊垫843对应该基板82 (图10)右边的第一基板焊垫822，且该第二基 板焊垫843不被该基板保护材料824所覆盖，而显露出。 在本实施例中，当该芯片83接合至该基板84后，该芯片83经由该凸块835导通 位于右边的第二线路846。 图10及图11的使用方式如下。首先，需决定欲导通的线路(例如位于该基板82 左边的第二线路826或位于该基板84右边的第二线路846)。之后，在形成该基板保护材料 824时，再选择性覆盖不需要的基板焊垫(分别是位于该基板82右边的第一基板焊垫822 及位于该基板84左边的第一基板焊垫842)，并显露需要的基板焊垫(分别是位于该基板 82左边的第二基板焊垫823及位于该基板84右边的第二基板焊垫843)。藉此，同一型式 的芯片(该芯片81及该芯片83为相同的芯片)可以接合至不同型式的基板(该基板82 及该基板84为不同的基板)而导通不同线路，因此可以节省芯片的型式，以降低设计及制 造的成本。 惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于 此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如 后述的权利要求书所列。
权利要求
一种可选择线路的基板，包括一基板本体，具有一表面；至少一基板焊垫，位于该基板本体的表面；一第一导电迹线，连接至一第一线路，该第一导电迹线具有一第一中断区域，使得该第一导电迹线形成一不连续线段；及一第二导电迹线，连接至一第二线路，该第二导电迹线具有一第二中断区域，使得该第二导电迹线形成一不连续线段，该第二导电迹线及该第一导电迹线连接至同一个基板焊垫。
2. 如权利要求1的基板，其中该基板焊垫、该第一导电迹线、该第一线路、该第二导电 迹线及该第二线路位于同一层。
3. —种可选择线路的基板，包括一基板本体，具有一表面；至少一基板焊垫，位于该基板本体的表面； 一第一导电迹线，连接至一第一线路；及一第二导电迹线，连接至一第二线路，该第二导电迹线及该第一导电迹线连接至同一 个基板焊垫。
4. 如权利要求3的基板，其中该基板焊垫、该第一导电迹线、该第一线路、该第二导电 迹线及该第二线路位于同一层。
5. —种可选择线路的基板，包括 一基板本体，具有一表面；一第一基板焊垫，位于该基板本体的表面，且连接至一第一线路； 一第二基板焊垫，位于该基板本体的表面，且连接至一第二线路；及 一基板保护材料，覆盖该第一基板焊垫且显露该第二基板焊垫。
6. 如权利要求5的基板，其中该第一基板焊垫的位置对应一芯片的一第一芯片焊垫， 该第二基板焊垫的位置对应该芯片的一第二芯片焊垫，该第二基板焊垫用以连接该芯片的 一凸块。
7. —种覆晶接合结构，包括一芯片，该芯片具有一线路面及一非线路面，其中该线路面具有至少一凸块；及一基板，包括 一基板本体，具有一表面；至少一基板焊垫，位于该基板本体的表面，该凸块连接该基板焊垫；一第一导电迹线，连接至一第一线路，该第一导电迹线具有一第一中断区域，使得该第 一导电迹线形成一不连续线段；及一第二导电迹线，连接至一第二线路，该第二导电迹线具有一第二中断区域，使得该 第二导电迹线形成一不连续线段，该第二导电迹线及该第一导电迹线连接至同一个基板焊 垫，其中该第一导电迹线及该第二导电迹线的其中之一为导通状态，另一则为断路状态。
8. 如权利要求7的覆晶接合结构，更包括一导体，位于该第一中断区域及该第二中断 区域的其中之一，使得该第一导电迹线及该第二导电迹线的其中之一为导通状态。
9. 如权利要求7的覆晶接合结构，其中该基板焊垫、该第一导电迹线、该第一线路、该第二导电迹线及该第二线路位于同一层。
10. —种覆晶接合结构，包括一芯片，该芯片具有一线路面及一非线路面，其中该线路面具有至少一凸块；及一基板，包括 一基板本体，具有一表面；至少一基板焊垫，位于该基板本体的表面，该凸块连接该基板焊垫； 一第一导电迹线，连接至一第一线路；及一第二导电迹线，连接至一第二线路，该第二导电迹线及该第一导电迹线连接至同一 个基板焊垫，其中该第一导电迹线及该第二导电迹线的其中之一为导通状态，另一则为断 路状态。
11. 如权利要求10的覆晶接合结构，其中该基板焊垫、该第一导电迹线、该第一线路、 该第二导电迹线及该第二线路位于同一层。
12. —种覆晶接合结构，包括 一芯片，包括 一芯片本体，具有一表面； 一第一芯片焊垫，位于该芯片本体的表面；一第二芯片焊垫，位于该芯片本体的表面，该第二芯片焊垫利用一连接线路连接至该 第一芯片焊垫；一芯片保护材料，覆盖该第一芯片焊垫且显露该第二芯片焊垫；及一凸块，位于显露的第二芯片焊垫；及一基板，包括一基板本体，具有一表面；一第一基板焊垫，位于该基板本体的表面，且连接至一第一线路，该第一基板焊垫的位 置对应该第一芯片焊垫；一第二基板焊垫，位于该基板本体的表面，且连接至一第二线路，该第二基板焊垫的位 置对应该第二芯片焊垫，该芯片的凸块连接该第二基板焊垫；及一基板保护材料，覆盖该基板本体的表面且显露该第一基板焊垫及该第二基板焊垫。
13. 如权利要求12的覆晶接合结构，其中该第一芯片焊垫、该第二芯片焊垫及该连接 线路位于同一层。
14. 如权利要求12的覆晶接合结构，其中该第一基板焊垫、该第二基板焊垫、该第一线 路及该第二线路位于同一层。
15. —种覆晶接合结构，包括 一芯片，包括 一芯片本体，具有一表面； 一第一芯片焊垫，位于该芯片本体的表面；一第二芯片焊垫，位于该芯片本体的表面，该第二芯片焊垫利用一连接线路连接至该 第一芯片焊垫；一芯片保护材料，覆盖该芯片本体的表面且显露该第一芯片焊垫及该第二芯片焊垫；及一凸块，位于该第二芯片焊垫；及一基板，包括一基板本体，具有一表面；一第一基板焊垫，位于该基板本体的表面，且连接至一第一线路，该第一基板焊垫的位 置对应该第一芯片焊垫；一第二基板焊垫，位于该基板本体的表面，且连接至一第二线路，该第二基板焊垫的位 置对应该第二芯片焊垫，该芯片的凸块连接该第二基板焊垫；及一基板保护材料，覆盖该第一基板焊垫且显露该第二基板焊垫。
16. 如权利要求15的覆晶接合结构，其中该第一芯片焊垫、该第二芯片焊垫及该连接 线路位于同一层。
17. 如权利要求15的覆晶接合结构，其中该第一基板焊垫、该第二基板焊垫、该第一线 路及该第二线路位于同一层。
全文摘要
本发明关于一种可选择线路的基板及覆晶接合结构。该基板包括一基板本体、至少一基板焊垫、一第一导电迹线及一第二导电迹线。该基板本体具有一表面。该基板焊垫位于该基板本体的表面。该第一导电迹线连接至一第一线路，该第一导电迹线具有一第一中断区域，使得该第一导电迹线形成一不连续线段。该第二导电迹线连接至一第二线路，该第二导电迹线具有一第二中断区域，使得该第二导电迹线形成一不连续线段，该第二导电迹线及该第一导电迹线连接至同一个基板焊垫。藉此，该可选择线路的基板可选择导通不同线路，因此该基板可配合不同产品选择导通所需线路，以降低制造成本。
文档编号H05K1/11GK101777546SQ20091000292
公开日2010年7月14日 申请日期2009年1月13日 优先权日2009年1月13日
发明者林克威, 洪坤廷, 田云翔 申请人:日月光半导体制造股份有限公司