底片、底片设计方法及使用该底片制作的电路基板的制作方法

文档序号:8204268
专利名称:底片、底片设计方法及使用该底片制作的电路基板的制作方法
技术领域
本发明涉及电路板技术领域,尤其涉及一种设计用于曝光显影工艺的底片、该底 片的设计方法及使用该底片制作的电路基板。
背景技术
按导电线路层数分,电路板包括单面电路板、双面电路板和多层电路板。双面电 路板和多层电路板的制作多涉及电镀工艺。以双面硬板为例,其电镀包括将形成有导通孔 和导电线路的电路基板置于电镀槽中电镀,直至导通孔孔壁铜层和导电线路厚度达到客户 指定厚度。以手机双面电路板为例,其制作通常包括钻通孔、于覆铜基材表面涂覆光致抗 蚀剂、于光致抗蚀剂表面铺设底片、曝光、显影、电镀、移除光致抗蚀剂和形成导电线路等工 序。具体而言,所述覆铜基材尺寸较大,可一次性制作多张电路板。所述底片经过预先排版 设计,设有多个设计区。每个设计区对应于一张待制电路板图形,其包括透光区和遮光区。 该遮光区的形状及图案与待制每张电路板导通孔和按键(PAD)的形状及图案相同。以负光 致抗蚀剂为例,待曝光显影后,该光致抗蚀剂与该透光区相对应的部分发生聚合反应,不会 被显影液溶解,而光致抗蚀剂与遮光区相对应的部分被显影液溶解,暴露出用于制作按键 的铜箔。经电镀后,该暴露出的铜箔表面和通孔孔壁形成电镀铜层,该电镀铜层与铜箔的厚 度之和达到指定厚度。然后,在该电镀铜层表面铺设光致抗蚀剂层完全遮盖该电镀铜层。再 后,除去该部分发生聚合反应的光致抗蚀剂,暴露出与之对应的铜箔,再采用曝光、显影及 蚀刻工艺制作导电线路,即获得手机电路基板。电路板的电镀装置一般包括用于悬挂电路基板的挂架,与电源正极相连通的阴极 装置、与电源负极相连通的阳极装置及用于盛装电镀液的电镀槽。通常,阴极装置靠近挂架 设置,阳极装置为阳极金属,其设于电镀槽侧壁。所述阳极金属浸没于电镀液中,用于生成 阳极金属离子,并补充电镀液中的阳极金属离子含量,从而维持电镀液中的阳极金属离子 浓度一直处于规定值。待以该整张覆铜基材为原料制作出多张电路板后,按各电路板的边 缘冲裁成型,即可获得多张电路板个体。然而,由于底片排版基于尽可能节约原料原则,若待制电路板形状不规整,则多个 电路板图形可能非直线阵列式地分布于同一底片上。假设将该底片等分为多个设计区,则 不同区域内遮光区的面积可能不一样,造成后续制得的电路基板中不同区域内的待镀面 积,如手机电路基板所有导通孔孔壁和所有按键的总面积或双面硬板导电线路与所有导通 孔孔壁的总面积,可能不一样,在电镀过程中,不同设计区内所对应的电流密度将不一致, 进而导致电路基板中待镀面积大的区域的镀层与待镀面积较小的区域的镀层厚度相差较 大,严重影响电路板品质。因此,有必要提供一种可提高镀层厚度均勻性的底片、该底片的设计方法及使用 该底片制作的电路基板。

发明内容
以下以实施例为例说明一种底片、该底片的设计方法及使用该底片制作的电路基板。该底片用于制作电路板,其包括第一底片,该第一底片包括设有多个该电路板图 形的第一排版区,该第一排版区由第一遮光区、第一透光区和第一废料区组成,该第一遮光 区与该电路板第一表面的待电镀区的形状及尺寸一致,该第一废料区内设有与该第一遮光 区隔开的第一遮光补偿区,该第一废料区除第一遮光补偿区外的其余部分透光,若将该第 一排版区等分为多个第一设计区,任意一第一设计区包含的第一遮光区与第一遮光补偿区 的总面积与另一第一设计区包括的第一遮光区与第一遮光补偿区的总面积相等。该底片设计方法包括设计第一底片,该第一底片的设计包括于第一底片设计图 的第一排版区内排版多个待制电路板图形,根据该待制电路板的第一待电镀区图样,于所 有待制电路板图形中设计与该第一待电镀区形状及尺寸相同的第一遮光区;将该第一排版 区等分成多个虚拟区域,每个区域由第一产品区和第一废料区组成,各第一产品区均含有 部分第一遮光区;计算每个第一产品区内含有的第一遮光区的面积;根据各第一设计区内 第一遮光区的面积,于各第一废料区内划分出与该第一遮光区隔开的第一遮光补偿区,且 使任意任意一设计区包含的第一遮光区与第一遮光补偿区的总面积与另一设计区包括的 第一遮光区与第一遮光补偿区的总面积相等;将第一排版区中除所有第一遮光补偿区及第 一遮光区外的其余区域设为第一透光区。该电路基板包括绝缘基材和位于该绝缘基材第一表面的第一产品形成区和第一 边料区,其特征是,该第一产品形成区包括多个第一电路板区和多个第一镀层补偿区,各第 一电路板区包括第一电镀区,各第一镀层补偿区与各第一电镀区隔开,若将该第一产品形 成区等分为多个第一设计区,则任意一第一设计区包含的第一电镀区与与之对应的第一镀 层补偿区的面积之和与另一区域包括的第一遮光区与第一遮光补偿区的总面积相等。相较于现有技术,该底片的废料区内设有遮光补偿区,且各设计区之间遮光区与 遮光补偿区的面积之和相等。当采用该底片制作电路板时,各设计区中暴露于电镀液中的 铜箔面积相等,电流密度于该铜箔处均勻分布,从而提高镀层厚度的均勻性。


图1是本技术方案第一实施例提供的第一底片的示意图。图2是技术方案第二实施例提供的第二底片的示意图。图3是制作本技术方案一实施例提供的电路基板所采用的覆铜基材的示意图。图4是于图3所示覆铜基材钻有导通孔后的示意图。图5是于图4所示覆铜基材涂覆光致抗蚀剂层后的示意图。图6是采用图1、图2所示第一底片和第二底片对图5所示光致抗蚀剂层曝光后的 示意图。图7是电镀暴露出的铜箔,形成镀层后的示意图。图8是除去剩余光致抗蚀剂层后制得的电路基板的示意图。图9是图8所示电路基板第一表面的俯视图。图10是图8所示电路基板第二表面的俯视图。主要元件符号说明
权利要求
1.一种底片,用于制作具有第一表面和第二表面的电路板,其包括第一底片,该第一底片包括设有多个该电路板图形的第一排版区,该第一排版区由第 一遮光区、第一透光区和第一废料区组成,该第一遮光区与该电路板第一表面的待电镀区 的形状及尺寸一致,该第一废料区内设有与该第一遮光区隔开的第一遮光补偿区,该第一 废料区除第一遮光补偿区外的其余部分透光,若将该第一排版区等分为多个第一设计区, 任意一第一设计区内的第一遮光区与第一遮光补偿区的总面积与另一第一设计区内的第 一遮光区与第一遮光补偿区的总面积相等。
2.如权利要求1所述的底片,其特征是,该底片进一步包括第二底片,该第二底片包括 与该第一排版区对应的第二排版区,该第二排版区由第二遮光区、第二透光区和第二废料 区组成,该第二遮光区与待制电路板第二表面的第二待电镀区形状及尺寸一致,其面积小 于该第一遮光区的面积,该第二废料区内设有与第二遮光区隔开的第二遮光补偿区,其除 第二遮光补偿区外的其余部分透光,该第二遮光区与第二遮光补偿区的面积之和等于该第 一遮光区与第一遮光补偿区的面积之和,若将该第二排版区等分为多个第二设计区,任意 一第二设计区内的第二遮光区与第二遮光补偿区的总面积与另一第二设计区内的第二遮 光区与第二遮光补偿区的总面积相等。
3.如权利要求1所述的底片,其特征是,该底片进一步包括第二底片,该第二底片包括 与该第一排版区对应的第二排版区,该第二排版区由第二遮光区、第二透光区和第二废料 区组成,第二遮光区具有与待制电路板第二表面的第二待电镀区相同的形状及尺寸,该第 一遮光区与第一遮光补偿区的面积之和等于该第二遮光区的面积,若将该第二排版区等分 为多个第二设计区,任意一第二设计区内的第二遮光区面积相等与另一第二设计区内的第 二遮光区面积相等。
4.如权利要求1所述的底片,其特征是,该第一遮光区与该第一遮光补偿区的间距大 于或等于1毫米。
5.如权利要求2或3所述的底片,其特征是,该第一遮光区与该第一遮光补偿区的间 距,该第二遮光区与该第二遮光补偿区的间距均大于或等于1毫米。
6.一种底片设计方法,其包括设计第一底片,该第一底片的设计包括步骤1 于第一底片设计图的第一排版区内排版多个待制电路板图形,根据该待制电 路板的第一待电镀区图样,于所有待制电路板图形中设计与该第一待电镀区形状及尺寸相 同的第一遮光区;步骤2 将该第一排版区等分成多个第一设计区,每个第一设计区包括第一产品区和 第一废料区,各第一产品区均含有部分第一遮光区;步骤3 计算每个第一产品区内含有的第一遮光区的面积;和步骤4:根据各第一设计区内第一遮光区的面积,于各第一废料区内划分出与该第一 遮光区隔开的第一遮光补偿区,且使任意一第一设计区包含的第一遮光区与第一遮光补偿 区的总面积与另一第一设计区包括的第二遮光区与第二遮光补偿区的总面积相等;步骤5 将第一排版区中除所有第一遮光补偿区及第一遮光区外的其余区域设为第一 透光区。
7.如权利要求6所述的底片设计方法,其特征是,该方法进一步包括设计第二底片,该 第二底片的设计包括步骤6 于第二底片设计图的第二排版区内排版该待制电路板图形,根据该待制电路 板第二待电镀区图样,于该待制电路板图形内设计与该第二待电镀区形状及尺寸相同的第 二遮光区,该第二遮光区的面积小于第一遮光区的面积;步骤7:将该第二排版区等分成该多个第二设计区,每个第二设计区包括第二产品区 和第二废料区,各第二产品区内均含有部分第二遮光区;步骤8 计算每个第二产品区内含有的第二遮光区的面积;和步骤9 根据各第二设计区内第二遮光区的面积,于各第二废料区内划分出与该第二 遮光区隔开的第二遮光补偿区,使任意一第二设计区包含的第二遮光补偿区与第二遮光区 的总面积与另一第二设计区包括的第二遮光区与第二遮光补偿区的总面积相等;步骤10 将第二排版区中除所有第二遮光补偿区和第二遮光区外的其余区域设为透 光区。
8.如权利要求6所述的底片设计方法,其特征是,该方法进一步包括设计第二底片,该 第二底片的设计包括步骤11 于第二底片设计图的第二排版区内排版该待制电路板图形,根据该待制电路 板第二待电镀区图样,于该待制电路板图形内设计与该第二待电镀区形状及尺寸相同的第 二遮光区;该第二遮光区的面积等于该第一遮光区与第一遮光补偿区的面积之和;步骤12 将该第二排版区等分成该多个第二设计区,每个第二设计区仅包括第二产品 区,各第二产品区内含有相同面积的第二遮光区;和步骤13 将第二排版区中除第二遮光区外的其余区域设为透光区。
9.如权利要求6所述的底片设计方法,其特征是,该第一遮光区与该第一遮光补偿区 间距大于或等于1毫米。
10.如权利要求7或8所述的底片设计方法,其特征是,该第一遮光区与第一遮光补偿 区的间距,该第二遮光区与该第二遮光补偿区的间距均大于或等于1毫米。
11.一种电路基板,其包括绝缘基材,和位于该绝缘基材第一表面的第一产品形成区和 第一边料区,其特征是,该第一产品形成区包括多个第一电路板区和多个第一镀层补偿区, 各第一电路板区包括第一电镀区,各第一镀层补偿区与各第一电镀区隔开,若将该第一产 品形成区等分为多个第一设计区,则任意一第一设计区包含的第一电镀区与第一镀层补偿 区的总面积与另一第一设计区包含的第一电镀区与第一镀层补偿区的总面积相等。
12.如权利要求11所述的电路基板,其特征是,该电路基板还具有位于该绝缘基材第 二表面且与第一产品形成区相对的第二产品形成区,及与第一边料区相对的第二边料区, 该第二产品形成区包括多个第二电路板区和多个第二镀层补偿区,各第二电路板区内有第 二待电镀区,各第二镀层补偿区与各第二待电镀区隔开,所有第二待电镀区的总面积小于 所有第一待电镀区的总面积,所有第二待电镀区与所有第二镀层补偿区的面积之和等于所 有第一待电镀区与所有第一镀层补偿区的面积之和,若将该第二产品形成区等分为多个第 二设计区,则任意一第二设计区包含的第二电镀区与第二镀层补偿区的总面积与另一第二 设计区包含的第二电镀区与第二镀层补偿区的总面积相等。
13.如权利要求11所述的电路基板,其特征是,该电路基板还具有位于该绝缘基材第 二表面且与第一产品形成区相对的第二产品形成区,及与第一边料区相对的第二边料区, 该第二产品形成区仅包括多个第二电路板区,各第二电路板区内有第二电镀区,所有第二电镀区面积之和等于所有第一电镀区与第一镀层补偿区的面积之和,若将该第二产品区划 分成多个等大的第二设计区,各第二设计区内第二电镀区面积相等。
14.如权利要求11所述的电路基板,其特征是,该第一镀层补偿区与该第一待电镀区 的间距大于或等于1毫米。
15.如权利要求12或13所述的电路基板,其特征是,该第一镀层补偿区与该第一待电 镀区的间距大于或等于1毫米,该第二镀层补偿区与该第二待电镀区的间距大于或等于1 毫米。
全文摘要
本发明涉及一种底片、该底片的设计方法及使用该底片制作的电路基板。该底片包括第一底片,该第一底片包括设有多个该电路板图形的第一排版区,该第一排版区由第一遮光区、第一透光区和第一废料区组成,该第一遮光区与电路板第一表面的待电镀区的形状及尺寸一致,该第一废料区设有与该第一遮光区隔开的第一遮光补偿区,该第一废料区除第一遮光补偿区外的其余部分透光,若将该第一排版区等分为多个第一设计区,任意一第一设计区包含的第一遮光区与第一遮光补偿区的总面积与另一第一设计区包括的第一遮光区与第一遮光补偿区的总面积相等。该电路基板的镀层厚度均匀性高。
文档编号H05K1/02GK102109757SQ20091031254
公开日2011年6月29日 申请日期2009年12月29日 优先权日2009年12月29日
发明者杨虎 申请人:富葵精密组件(深圳)有限公司, 鸿胜科技股份有限公司
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1