专利名称：一种适用于测试高速信号线阻抗值的多层印刷电路板结构的制作方法
技术领域：
本实用新型涉及一种多层印刷电路板结构，尤其涉及一种适用于测试高速信号线 阻抗值的多层印刷电路板结构。
背景技术：
随着制造技术的进步，发展出多层印刷电路板结构，以达成高速数字电路的需求。 请参阅图1，其绘示现有多层印刷电路板结构的部分立体示意图。现有的多层印刷电路板 100可适用于高速信号传输的多层印刷电路板，其中此多层印刷电路板100可具有多个线 路层101、线路层102以及线路层103。在一实施例中，前述线路层101以及线路层103可 为信号线路层105，线路层102可为接地层。在一实施例中，信号线路层105可为高速信号 线路层。一般而言，此多层印刷电路板结构100于线路层(包括线路层101以及线路层 103)的布线区111内设有信号线113、多个换层贯孔121以及多个回流贯孔(stitching via) 123。换层贯孔121为一导电体，可贯穿多层印刷电路板100并电性连接不同信号线路 层105(例如线路层101以及线路层103)的信号线113，使信号线113在多层电路印刷电路 板100中换层及走线。回流贯孔123则可贯穿此多层印刷电路板100且电性连接至线路层 (接地层)102，以缩短电路回流的走线途径。现有技术在测试线路层101以及线路层103的阻抗值时，一般是在各线路层101 以及线路层103的布线区111以外的区域115，例如废料边，额外设置测试点120。测试点 120可由与信号线113电性连接的一测试垫127与一回流贯孔123 (例如测试点120a)或者 由二个测试垫127与一回流贯孔123 (例如测试点120b)所构成，通过测试点120与测试探 针(图未绘示)接触，以测试各线路层(例如线路层101以及线路层103)的信号线113的 阻抗值。大体上，用于测试点120的测试垫127及回流贯孔123的尺寸，会大于布线区111 内的换层贯孔121及回流贯孔123，以利于与测试探针(图未绘示)接触。然而，当电路板 内线路密度不断提升时，废料边额外设置尺寸较大的测试点120不仅占据电路板有限的空 间，也会增加成本。有鉴于此，急需提出一种多层印刷电路板结构，以解决现有测试点占据电路板空 间等问题。
实用新型内容因此，本实用新型的目的就是提供一种多层印刷电路板结构，其在多层印刷电路 板的顶层或底层布线区内设有测试点，而此测试点由布线区内的至少一换层贯孔与相邻的 一回流贯孔所构成，且此测试点具有连接多个线路层以及测试待测点所在的信号线阻抗值 的双重功能，故可有效节省布线空间以及电路板的成本。依据本新型一实施例，此多层印刷电路板结构可具有多个线路层、至少一接地层，以及设于线路层的布线区内的至少一信号线、多个换层贯孔与回流贯孔。前述换层贯孔可 贯穿多层印刷电路板，以使信号线在前述线路层中换层及走线。回流贯孔可贯穿多层印刷 电路板且电性连接至前述接地层。在一实施例中，至少一换层贯孔与相邻的回流贯孔可构 成一测试点，且此测试点与前述线路层的一待测点之间的走线长度例如可为4英寸至6英 寸，从而与一测试探针接触以测试待测点所在的信号线的阻抗值。其中，前述信号线可为一差分对线，此差分对线实质上包括二信号线，且前述测试 点可由此二信号线的二换层贯孔与相邻的回流贯孔所构成。其中，前述测试点可包括但不限于多个连接垫，且这些连接垫可分别设于前述换 层贯孔及回流贯孔上。本实用新型的目的就是提供一种用于测试信号线阻抗值的测试点，此测试点可设 于多层印刷电路板的顶层或底层的布线区内，此测试点由布线区内现有的换层贯孔与相邻 的回流贯孔所构成，因此所得的测试点具有连接多个线路层以及测试待测点所在的信号线 阻抗值的双重功能。
为让本实用新型的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图 的详细说明如下图1是绘示现有多层印刷电路板结构的部分立体示意图；图2是绘示本实用新型一实施例的多层印刷电路板结构的部分立体示意图；以及图3是绘示本实用新型的另一实施例的多层印刷电路板结构的部分立体示意图。主要组件符号说明100多层印刷电路板200多层印刷电路板[0018]101//102/103 线路层201//202/203/204 线路层[0019]105信号线路层205信号线路层[0020]111布线区211布线区[0021]113信号线213信号线[0022]115区域220//220a/220b 测试点[0023]120/‘120a/120b 测试点221换层贯孔[0024]121换层贯孔223回流贯孔[0025]123回流贯孔231待测点[0026]127测试垫
具体实施方式
以下将以附图及详细说明来清楚阐释本实用新型的精神，任何本领域的普通技术 人员在了解本实用新型的较佳实施例后，当可由本实用新型所揭露的技术，加以改变及修 饰，且并不脱离本实用新型的精神与范围。此外，以下说明内容可能会在各实施例中重复使 用图号和/或字母符号。此重复使用的目的是为了简要清楚说明，其本身并不指定所讨论 的各种实施例和/或配置之间的关系。请参照图2，其是绘示根据本实用新型一实施例的多层印刷电路板结构的部分立体示意图。在一实施例中，此多层印刷电路板200可为适用于高速信号传输的多层印刷电 路板，其中此多层印刷电路板200可具有多个线路层201、线路层202以及线路层203。在 一实施例中，前述线路层201以及线路层203可为信号线路层205，线路层202可为接地层。在一实施例中，此多层印刷电路板结构200于线路层(包括线路层201、线路层 202以及线路层203)的布线区211内设有信号线213、多个换层贯孔221以及多个回流贯 孔 223。在一实施例中，换层贯孔221为一导电体，视产品的需求，换层贯孔221可贯穿多 层印刷电路板200，以电性连接至不同信号线路层205(例如线路层201以及线路层203)的 信号线213。在另一实施例中，此信号线213可为高速信号线路，使信号线213在多层印刷 电路板200中换层及走线。在另一实施例中，换层贯孔221也可电性连接至线路层203的待测点231。在上述 实施例中，回流贯孔223可贯穿此多层印刷电路板200且电性连接至线路层(接地层)202。在一实施例中，测试点220可由至少一换层贯孔221与相邻的一回流贯孔223所 构成，例如测试点220a。具体而言，在一实施例中，测试点220a则可由一换层贯孔221与 相邻的一回流贯孔223所构成，以用于测试线路层201信号线213的阻抗值，如图2所示。 在此实施例中，线路层201的换层贯孔221即相当于待测点。在另一实施例中，测试点220 也可由二换层贯孔221与相邻的一回流贯孔223所构成，例如测试点220b。在此实施例中， 前述信号线213可为一差分对线，此差分对线实质上包括二信号线213，故其测试点220b可 由二换层贯孔221与相邻的一回流贯孔223所构成，而此测试点220b可电性连接至线路层 203的二信号线213，以用于测试线路层203的二信号线213的阻抗值。在此实施例中，线 路层203的待测点231与换层贯孔221电性连接。在又一实施例中，前述测试点还可选择性包括但不限于多个连接垫(图未绘示)， 且这些连接垫可分别设于前述换层贯孔221及回流贯孔223上。值得一提的是，本实用新型所属技术领域的普通技术人员应可理解，此多层印刷 电路板结构200也可视产品需求，还可包含至少一线路层(接地层)202以及线路层(接地 层)204，如图3所示。请参照图3，其是绘示根据本实用新型另一实施例的多层印刷电路板 结构的部分立体示意图。在此实施例中，此多层印刷电路板200也可具有多个线路层201、 线路层202、线路层203以及线路层204，其中前述线路层201以及线路层203可为信号线 路层205，线路层202以及线路层204可为接地层。在一实施例中，测试点220也可设于线 路层(接地层)204上，且此测试点220可由一或二换层贯孔221与相邻的一回流贯孔223 所构成，例如测试点220a或测试点220b，以用于测试线路层201与线路层203的信号线213 的阻抗值。本实用新型的多层印刷电路板200结构，其特征在于此多层印刷电路板200的顶 层(例如线路层201或线路层204)或底层(例如线路层202)布线区211内现有的至少一 换层贯孔221与相邻的一回流贯孔223可构成测试点220，例如测试点220a和/或测试点 220b，无须如图1的现有技术于布线区111以外的区域115另外设置测试点，故而有效节省 布线空间以及电路板的成本。在上述实施例中，由于测试点220用于与测试探针(图未绘示)接触，以测试待测 点231所在的信号线阻抗值，测试点220与信号线路层205 (例如线路层201或线路层203)的待测点231之间的走线长度，会影响所测得的阻抗值。所以，测试点220与信号线路层 205 (例如线路层201或线路层203)的待测点231之间的走线长度必须有所限制，例如可为 4英寸至6英寸，以减少阻抗值的测量误差。值得一提的是，在上述实施例中，由于测试点220利用布线区211内现有的至少一 换层贯孔221与相邻的一回流贯孔223所构成，因此用于测试点220的换层贯孔221及其 相邻的回流贯孔223的尺寸(或面积大小)，可调整为与现有技术的测试点的测试垫尺寸相 近或相同，以利于与测试探针(图未绘示)接触。故测试垫的尺寸在此不另赘述。本实用新型揭露的前述测试点220结构用于测试信号线213的阻抗值，其由多层 印刷电路板200的顶层(例如线路层201或线路层204)或底层(例如线路层202)布线区 211内现有的至少一换层贯孔221与相邻的一回流贯孔223所构成，而换层贯孔221与回流 贯孔223原本即分别用于连接线路层(例如线路层201和/或线路层203)，因此所得的测 试点220兼具连接各线路层以及测试各线路层的信号线213阻抗值的双重功能。另外在此需补充的是，虽然图2和图3的多层印刷电路板结构200以二个信号线 路层205以及一或二个线路层(接地层)202为例，然而在其它实施例中，信号线路层205 以及接地层(例如接地层202与接地层204)的数量与排列方式，构成测试点220的换层贯 孔221及相邻回流贯孔223与其连接的特定线路层等，并不限于以上所举。本实用新型所 属技术领域的普通技术人员应可理解，在其它实施例中，其它数量和/或排列方式的信号 线路层和/或接地层也可构成多层印刷电路板结构，也可采用与其它线路层连接的换层贯 孔221及相邻回流贯孔223构成测试点220，因此本实用新型并不限制信号线路层和/或 接地层的数量和/或排列方式，也不限制构成测试点220的换层贯孔221及相邻回流贯孔 223与其连接的特定线路层等。故此处不另赘述。由上述实施例可知，本实用新型的多层印刷电路板结构及其测试信号线阻抗值的 测试点，其优点在于此测试点由多层印刷电路板的顶层或底层布线区内的至少一换层贯孔 与相邻的一回流贯孔所构成，因此所得的测试点具有连接线路层以及测试信号线阻抗值的 双重功能，又可有效节省布线空间以及电路板的成本。虽然本实用新型已以实施例方式揭露如上，然其并非用以限定本实用新型，任何 本领域的普通技术人员，在不脱离本实用新型的精神和范围内，当可作各种更动与润饰，因 此本实用新型的保护范围当视权利要求书所界定的范围为准。
权利要求一种多层印刷电路板结构，其特征在于，所述多层印刷电路板结构至少包含多个线路层，所述线路层定义有一布线区；至少一接地层；至少一信号线，设于所述线路层的所述布线区内，且所述信号线包括一待测点及一换层贯孔，所述换层贯孔贯穿所述多层印刷电路板，以使所述信号线在所述线路层中换层及走线；一回流贯孔，设于所述线路层的所述布线区内邻近所述信号线，用于使所述信号线产生回流，其中所述回流贯孔贯穿所述多层印刷电路板且电性连接至所述接地层；以及至少一测试点，设于所述多层印刷电路板的一顶层或一底层的所述布线区内，其中所述测试点由所述换层贯孔及所述回流贯孔所构成，且所述测试点与所述待测点之间的所述信号线的一走线长度为4英寸至6英寸，从而与一测试探针接触以测试所述待测点所在所述信号线的一阻抗值。
2.根据权利要求1所述的多层印刷电路板结构，其特征在于，所述信号线为一差分对 线，该差分对线实质上包括二信号线，且所述测试点由所述二信号线的二换层贯孔以及所 述回流贯孔所构成。
3.根据权利要求1所述的多层印刷电路板结构，其特征在于，所述信号线为一高速信 号线。
4.根据权利要求1所述的多层印刷电路板结构，其特征在于，所述测试点包括多个连 接垫，且所述连接垫分别设于所述换层贯孔及所述回流贯孔上。
5.根据权利要求1所述的多层印刷电路板结构，其特征在于，所述顶层或所述底层为 所述线路层之一或一接地层。
6.一种用于测试信号线阻抗值的测试点，其特征在于，所述测试点设于一多层印刷电 路板的一顶层或一底层的一布线区内，所述测试点由一换层贯孔与相邻的一回流贯孔所构 成，所述换层贯孔贯穿所述多层印刷电路板，以使一信号线在多个线路层中换层及走线，以及所述回流贯孔设于所述线路层的所述布线区内邻近所述信号线，用于使所述信号线产 生回流，且所述回流贯孔贯穿所述多层印刷电路板且电性连接至一接地层，所述测试点与所述换层贯孔所在的所述信号线的一待测点之间的一走线长度为4英 寸至6英寸，从而与一测试探针接触以测试所述待测点所在的一信号线的一阻抗值。
7.根据权利要求6所述的用于测试信号线阻抗值的测试点，其特征在于，所述信号线 为一差分对线，所述差分对线实质上包括二信号线，且所述测试点由所述二信号线的二换 层以及所述回流贯孔所构成。
8.根据权利要求6所述的用于测试信号线阻抗值的测试点，其特征在于，所述信号线 为一高速信号线路层。
9.根据权利要求6所述的用于测试信号线阻抗值的测试点，其特征在于，所述测试点 包括多个连接垫，且所述连接垫分别设于所述换层贯孔和所述回流贯孔上。
10.根据权利要求6所述的用于测试信号线阻抗值的测试点，其特征在于，所述顶层或 所述底层为所述线路层之一或一接地层。
专利摘要本实用新型提供了一种适用于测试高速信号线阻抗值的多层印刷电路板结构，包含多个线路层，定义了一个布线区，至少一个接地层，至少一根信号线，设在线路层的布线区内，且信号线包括一待测点及一换层贯孔，换层贯孔贯穿多层印刷电路板，以使信号线在线路层中换层及走线，一回流贯孔，设于线路层的布线区内邻近信号线，用于使信号线产生回流，其中回流贯孔贯穿多层印刷电路板且电性连接至接地层，以及至少一测试点设于多层印刷电路板的一顶层或一底层的布线区内。测试点由多层印刷电路板的顶层或底层布线区内的换层贯孔与相邻的回流贯孔所构成。因此所得的测试点具有连接多个线路层以及测试待测点所在的信号线阻抗值的双重功能。
文档编号H05K1/11GK201639854SQ200920273570
公开日2010年11月17日 申请日期2009年11月30日 优先权日2009年11月30日
发明者伍会意, 范文纲 申请人:英业达股份有限公司