专利名称：布线电路基板及其制造方法
技术领域：
本发明涉及布线电路基板及其制造方法。
背景技术：
在制造布线电路基板时，利用减去法(subtractive)等在基板上形成导体图案作 为布线图案。另外，通过在导体图案的一部分上实施电解镀而形成连接端子。为了进行电 解电镀，需要向导体图案供电。因此，在形成导体图案时，形成有从应形成连接端子的部分 延伸到基板上的一端部的供电用布线部(以下称作电镀用引线)。自该电镀用引线向导体 图案供电。例如根据日本特开2006-287034号公报，在制造半导体设备所采用的、被称作 BGA(Ball Grid Array)的布线电路基板的情况下，通过在利用减去法形成的导体图案的焊 盘上实施电解镀镍及电解镀金而形成连接端子。通过将从基板上的焊盘延伸到基板上的一端部的电镀用引线与外部的电镀用电 极电连接来进行供电。而且，在焊盘上进行电解镀镍之后进行电解镀金。但是，在上述方法中，在电解电镀结束之后，电镀用引线也会作为无用的部分残留 在布线电路基板上。在布线电路基板的连接端子上连接有另一电路的状态下，在导体图案 中传送电信号的情况下，上述电镀用引线成为自传送线路分支而成的短截线(stub)。在这 样的短截线中，以特定的频率产生共振。由此，电信号的特定频率成分衰减。结果，存在产 生电信号的波形减弱等不良的情况。在电解电镀结束之后电镀用引线是无用的。因此，在电解电镀结束之后，通常也考 虑除去电镀用引线。但是，由于需要除去电镀用引线的工序，因此制造成本增加。
发明内容
本发明的目的在于提供能够降低电镀用导线部对电信号的波形带来的影响的布 线电路基板及其制造方法。(1)本发明的一个方面的布线电路基板包括第1绝缘层、形成在第1绝缘层上 的布线图案、设置于布线图案的一部分的端子部、以自布线图案延伸的方式形成在第1绝 缘层上的电镀用导线部、以除端子部之外覆盖布线图案及电镀用导线部的方式形成在第 1绝缘层上的第2绝缘层，与电镀用导线部重叠的区域的有效相对介电常数(effective dielectric constant)被设定得小于与布线图案重叠的区域的有效相对介电常数。在该布线电路基板中，在第1绝缘层上形成有布线图案、设置于布线图案的一部 分的端子部及自布线图案延伸的电镀用导线部。另外，以除端子部之外覆盖布线图案及电 镀用导线部的方式，在第1绝缘层上形成有第2绝缘层。并且，与电镀用导线部重叠的区域 的有效相对介电常数被设定得小于与布线图案重叠的区域的有效相对介电常数。在该状态下，在通过布线图案传送电信号的情况下，电镀用导线部的共振频率升 高，因共振而衰减的信号成分的频率升高。由此，能够降低由电镀用导线部中的共振导致的
4信号成分的衰减对电信号的波形的影响。结果，不除去电镀用导线部就能够降低电信号的 波形失真。(2)也可以是第1及第2绝缘层的与电镀用导线部重叠的部分中的至少一个部分 的厚度被设定得小于第ι及第2绝缘层的与布线图案重叠的部分中的至少一个部分的厚度。在这种情况下，能够增大与电镀用导线部重叠的恒定厚度的区域中的空气层的厚 度。由于空气(大气)的相对介电常数小于第1及第2绝缘层的相对介电常数，因此，能够 减小与电镀用导线部重叠的区域的有效相对介电常数。由此，不用使用相对介电常数较小 的追加材料，就能够提高因共振而衰减的信号成分的频率。(3)也可以在第1及第2绝缘层的与电镀用导线部重叠的部分中的至少一个部分 形成有开口部。在这种情况下，在与电镀用导线部重叠的恒定厚度的区域中形成有空间。由于空 气(大气)的相对介电常数小于第1及第2绝缘层的相对介电常数，因此，能够减小与电镀 用导线部重叠的区域的有效相对介电常数。由此，不用使用相对介电常数较小的追加材料， 就能够提高因共振而衰减的信号成分的频率。(4)也可以在开口部内填充相对介电常数低于第1或第2绝缘层的材料。在这种情况下，能够使开口部内的有效相对介电常数小于第1及第2绝缘层的相 对介电常数。由此，不用使电镀用导线部暴露出，就能够减小与电镀用导线部重叠的区域的 有效相对介电常数。结果，能够确保布线电路基板的可靠性。(5)第1及第2绝缘层中的至少一方也可以形成为使电镀用导线部暴露出来。在这种情况下，能够将与电镀用导线部重叠的区域替换为空气层。由于空气(大 气)的相对介电常数小于第1及第2绝缘层的相对介电常数，因此，能够充分减小与电镀用 导线部重叠的区域的有效相对介电常数。由此，不用使用相对介电常数较小的追加材料，就 能够充分提高因共振而衰减的信号成分的频率。(6)本发明的另一方面的布线电路基板的制造方法包括以下工序在第1绝缘层 上形成包括布线图案、设置于布线图案的一部分的端子部、以及自布线图案延伸的电镀用 导线部的导体图案；以除端子部之外覆盖布线图案及电镀用导线部的方式，在第1绝缘层 上形成第2绝缘层；通过电镀用导线部向布线图案供电，从而在布线图案的一部分形成由 电镀层包覆的端子部；使与电镀用导线部重叠的区域的有效相对介电常数小于与布线图案 重叠的区域的有效相对介电常数。在该布线电路基板的制造方法中，在第1绝缘层上形成有导体图案。导体图案包 括布线图案、设置于布线图案的一部分的端子部、以及自布线图案延伸的电镀用导线部。另 外，以除端子部之外覆盖布线图案及电镀用导线部的方式，在第1绝缘层上形成有第2绝缘 层。在这种情况下，在形成第1绝缘层的工序及形成第2绝缘层的工序中的至少一个工序 中，与电镀用导线部重叠的区域的有效相对介电常数被设定得小于与布线图案重叠的区域 的有效相对介电常数。通过电镀用导线部向布线图案供电，从而在布线图案的一部分形成 由电镀层包覆的端子部。在这样地制造出的布线电路基板中，在通过布线图案传送电信号的情况下，电镀 用导线部的共振频率升高，因共振而衰减的信号成分的频率升高。由此，能够降低由共振导致的信号成分的衰减对电信号的波形的影响。结果，不用除去电镀用导线部就能够降低电 信号的波形失真。(7)减小有效相对介电常数的工序也可以包括将第1及第2绝缘层的与电镀用导 线部重叠的部分中的至少一个部分的厚度设定得小于第1及第2绝缘层的与布线图案重叠 的部分中的至少一个部分的厚度的工序。在这种情况下，能够增大与电镀用导线部重叠的恒定厚度的区域中的空气层的厚 度。由于空气(大气)的相对介电常数小于第1及第2绝缘层的相对介电常数，因此，能够 减小与电镀用导线部重叠的区域的有效相对介电常数。由此，不用使用相对介电常数较小 的追加材料，就能够提高因共振而衰减的信号成分的频率。(8)减小有效相对介电常数的工序也可以包括在第1及第2绝缘层的与电镀用导 线部重叠的部分中的至少一个部分形成开口部的工序。在这种情况下，在与电镀用导线部重叠的恒定厚度的区域中形成有空间。由于空 气(大气)的相对介电常数小于第1及第2绝缘层的相对介电常数，因此，能够减小与电镀 用导线部重叠的区域的有效相对介电常数。由此，不采用相对介电常数较小的追加材料，就 能够提高因共振而衰减的信号成分的频率。(9)减小有效相对介电常数的工序也可以还包括在开口部内填充相对介电常数低 于第1或第2绝缘层的材料的工序。在这种情况下，能够使开口部内的有效相对介电常数小于第1及第2绝缘层的相 对介电常数。由此，不会使电镀用导线部暴露出，能够减小与电镀用导线部重叠的区域的有 效相对介电常数。结果，能够确保布线电路基板的可靠性。(10)减小有效相对介电常数的工序也可以包括将第1及第2绝缘层中的至少一个 形成为使电镀用导线部暴露出的工序。在这种情况下，能够将与电镀用导线部重叠的区域替换为空气层。由于空气(大 气)的相对介电常数小于第1及第2绝缘层的相对介电常数，因此，能够充分减小与电镀用 导线部重叠的区域的有效相对介电常数。由此，不采用相对介电常数较小的追加材料，就能 够充分提高因共振而衰减的信号成分的频率。采用本发明，电镀用导线部的共振频率升高，因共振而衰减的信号成分的频率升 高。由此，能够降低由电镀用导线部中的共振导致的信号成分对电信号的波形的影响。
图1是悬挂基板的俯视图。
图2是电镀用引线及其周边部分的示意的纵剖视图。
图3是电镀用引线及其周边部分的示意的纵剖视图。
图4是表示悬挂基板的制造工序的示意的工序剖视图。
图5是表示悬挂基板的制造工序的示意的工序剖视图。
图6是表示悬挂基板的制造工序的示意的工序剖视图。
图7是FPC基板的示意的剖视图。
图。图8是表示悬挂基板的电极焊盘与FPC基板的端子部的连接状态的示意的剖视
图9是表示在悬挂基板的布线图案与FPC基板的布线图案之间、通过模拟计算出 差动模式输入及差动模式输出(Sdd21)中的损失的结果的图。图10是第2实施方式的悬挂基板的剖视图。图11是第3实施方式的悬挂基板的剖视图。图12是第4实施方式的悬挂基板的剖视图。
具体实施例方式下面，参照
本发明的实施方式的布线电路基板及其制造方法。在以下实 施方式中，作为布线电路基板的一个例子，对用于读取及写入硬盘的悬挂基板进行说明。(1)第1实施方式(1-1)悬梓基板的构造图1是本发明的实施方式的悬挂基板的俯视图。如图1所示，悬挂基板1包括由 金属制成的长条状基板形成的悬挂基板主体部10。在悬挂基板主体部10上形成有多个孔 部H。在悬挂基板主体部10上形成有多个布线图案20。在各布线图案的一端部及另一端 部分别设有电极焊盘23、30。在悬挂基板主体部10的前端部，通过形成U字形的开口部21而设有磁头搭载部 (以下称作舌部)12。舌部12在虚线R处弯曲加工成与悬挂基板主体部10形成规定的角 度。在舌部12的端部形成有多个电极焊盘23。在舌部12上安装有对硬盘进行读取及写入的磁头。磁头的端子部分别连接于多 个电极焊盘23。在悬挂基板主体部10的另一端部形成有多个电极焊盘30。另外，以从多个电极焊 盘30延伸到与布线图案20相反侧的方式形成有多个电镀用引线S。在制造时，在金属制的支承基板50上同时形成多个悬挂基板1之后，各悬挂基板1 自支承基板50的其他区域分离。在这种情况下，由支承基板50的一部分构成悬挂基板主 体部10。各悬挂基板1的多个电镀用引线S延伸到各悬挂基板1的外侧的支承基板50上 的区域而与供电端子相连接。在完成各悬挂基板1之后，各悬挂基板主体部10在单点划线 Zl处自支承基板50的其他区域分离。图2及图3是电镀用引线S及其周边部分的示意的纵剖视图。另外，图2表示与 电镀用引线S垂直的方向上的截面，图3表示沿着电镀用引线S及布线图案20的方向上的 截面。如图2及图3所示，在例如由不锈钢(SUS)构成的悬挂基板主体部10上形成有例 如由聚酰亚胺构成的基底绝缘层11。例如由铜构成的多个电镀用引线S(布线图案20)互相空开规定间隔地形成在基 底绝缘层11上。另外，如图3所示，各布线图案20和各电镀用引线S互相一体地形成。在基底绝缘层11上，以覆盖多个电镀用引线S及多个布线图案20的方式形成有 例如由聚酰亚胺构成的覆盖绝缘层13。覆盖绝缘层13的位于基底绝缘层11的形成有多 个电镀用引线S的区域Rl上的部分的厚度被设定得小于覆盖绝缘层13的位于基底绝缘层 11的其他区域上的部分的厚度。
如图3所示，在覆盖绝缘层13的位于各布线图案20的电极焊盘30上的部分形成 有到达各电极焊盘30的上表面的孔部14。以填埋孔部14的方式形成有例如由金构成的电 镀层30a。(1-2)悬梓基板的制造方法下面，说明第1实施方式的悬挂基板1的制造方法。在此，省略与图1的舌部12、 多个电极焊盘23及孔部H的形成工序相关的说明。图4 图6是表示本发明的实施方式的悬挂基板1的制造工序的示意的工序剖视 图。另外，图4表示与图2相同部位的截面处的制造工序，图5及图6表示与图3相同部位 的截面处的制造工序。首先，准备例如由不锈钢(SUS)构成的支承基板50。其次，如图4(a)及图5(a)所 示，在支承基板50上形成例如由聚酰亚胺构成的基底绝缘层11。作为支承基板50的材料，也可以替代不锈钢而采用铝等其他材料。支承基板50 的厚度优选为5 μ m 2000 μ m,更优选为10 μ m 1000 μ m。作为基底绝缘层11的材料，也可以替代聚酰亚胺而采用环氧树脂等其他绝缘材 料。基底绝缘层11的厚度优选为5μπι 2000μπι，更优选为ΙΟμ 1000 μ m。接着，如图4(b)及图5(b)所示，在基底绝缘层11上形成例如由铜构成的多个布 线图案20及多个电镀用引线S。在这种情况下，在各布线图案20的端部设有电极焊盘30， 以从各电极焊盘30延伸到与布线图案20的相反侧的方式设有电镀用引线S。布线图案20及电镀用引线S也可以采用例如半添加法形成，也可以采用减去法等 其他方法形成。作为布线图案20及电镀用引线S的材料，也可以替代铜而采用金、铝等其 他金属或者铜合金、铝合金等合金。布线图案20及电镀用引线S的厚度例如优选为4 μ m 200 μ m，更优选为10 μ m 50 μ m。布线图案20及电镀用引线S的宽度例如优选为10 μ m 1000 μ m,更优选为20 μ m 200 μ m0接着，如图4(c)及图5(c)所示，以覆盖多个布线图案20及电镀用引线S的方式， 在基底绝缘层11上形成例如由聚酰亚胺构成的覆盖绝缘层13。作为覆盖绝缘层13的材 料，也可以替代聚酰亚胺而采用环氧树脂等其他材料。接着，如图4(d)及图5(d)所示，通过对覆盖绝缘层13的位于基底绝缘层11的形 成有多个电镀用引线S的区域Rl上的部分的上表面进行蚀刻，使覆盖绝缘层13的位于基 底绝缘层11的区域Rl上的部分的厚度小于覆盖绝缘层13的位于基底绝缘层11的其他区 域上的部分的厚度。蚀刻深度优选为覆盖绝缘层13的没有进行蚀刻的部分的厚度的70%以下，优选 为50%以下。覆盖绝缘层13的位于基底绝缘层11的区域Rl上的部分的厚度优选为1 μ m 1000 μ m, Mitit^J 2 μ m 50 μ m。另外，也可以替代蚀刻，而利用灰度曝光技术或者激光加工来减小覆盖绝缘层13 的位于基底绝缘层11的区域Rl上的部分的厚度。另外，也可以替代减小覆盖绝缘层13的位于基底绝缘层11的区域Rl上的部分的 厚度，而减小基底绝缘层11的区域Rl的厚度。接着，如图5(e)所示，利用例如蚀刻或者激光加工，在覆盖绝缘层13的位于各布
8线图案20的电极焊盘30上的部分形成到达电极焊盘30的上表面的孔部14。接着，如图6所示，利用电解电镀，以填埋孔部14的方式形成例如由金构成的电镀 层30a。在这种情况下，通过电镀用引线S供给用于进行电解电镀的电力。在形成电镀层 30a之后，在单点划线Zl处切断支承基板50、基底绝缘层11、电镀用引线S及覆盖绝缘层 13。由此，完成具有悬挂基板主体部10的悬挂基板1。(1-3)悬梓基板与FPC基板的接合悬挂基板1的多个电极焊盘30与另一布线电路基板(例如挠性布线电路基板) 的端子部接合。下面，说明悬挂基板1的电极焊盘30与挠性布线电路基板(以下称作FPC 基板)的端子部的接合例子。图7是FPC基板的示意的剖视图，图8是表示悬挂基板1的电极焊盘30与FPC基 板的端子部的连接状态的示意的剖视图。另外，在图8中，将图7的FPC基板的上下颠倒表
7J\ ο如图7所示，FPC基板IOOa包括例如由聚酰亚胺构成的基底绝缘层41。在基底绝 缘层41上形成有例如由铜构成的多个布线图案42。另外，在图7及图8中仅表示1个布线 图案42。在各布线图案42的端部形成有端子部45。以覆盖多个布线图案42的方式，在基 底绝缘层41上形成例如由聚酰亚胺构成的覆盖绝缘层43。在覆盖绝缘层43的位于各布线 图案42的端子部45上的部分形成有孔部44。以填埋各孔部44的方式形成例如由金构成 的电镀层45a。如图8所示，以使悬挂基板1的电极焊盘30与FPC基板IOOa的端子部45互相接 触的方式配置悬挂基板1及FPC基板100a，例如采用超声波或者焊锡将电极焊盘30和端子 部45(电镀层45a)互相接合。(1-4)由电镀用引线S导致的频率成分衰减下面，对在悬挂基板1与FPC基板IOOa之间传送电信号时由电镀用引线S导致的 频率成分衰减进行说明。在悬挂基板1的布线图案20及FPC基板IOOa的布线图案42中传送电信号的情 况下，布线图案20及布线图案42成为传送路径，电镀用引线S成为自传送路径分支的短截 线。在这种情况下，在短截线中以特定的频率产生共振。由此，在传送路径中传送的电 信号的共振频率的成分衰减。在数字信号中包含多个频率成分。例如将由矩形波构成的数字信号的频率设为f 时，在该数字信号中包含频率f的整数倍的多个频率成分。因此，在数字信号中所包含的特 定的频率成分衰减时，数字信号的波形减弱，上升沿和下降沿的斜率变得平稳。在此，通过模拟求得在悬挂基板1的布线图案20及FPC基板IOOa的布线图案42 中传送电信号的情况下是否存在电镀用引线S给电信号通过性带来的差异。图9是表示存在电镀用引线S的情况以及不存在电镀用引线S的情况下的电信号 的通过特性的模拟结果的图。纵轴表示差动模式输入及差动模式输出(Sdd21)中的衰减量，横轴表示频率。在图9中，用实线表示在悬挂基板1上形成有电镀用引线S的情况下的电信号通
9过特性，用虚线表示未形成电镀用引线S的情况下的电信号通过特性。如图9所示，在未形成电镀用引线S的情况下，在整个频率区域中几乎不发生衰 减。另一方面，在形成有电镀用引线S的情况下，在特定的频率区域(共振频率区域)中发 生较大的衰减。在此，在将电镀用引线S的长度设为L、波长设为λ时，以满足L= λ/4的频率产 生共振。在将共振频率设为f,、电信号传送速度设为ν时，电镀用引线S的共振频率f,以 下式(1)表示。fr = v/(4L). . . (1)在将电镀用引线S周围的有效相对介电常数设为、时，电信号的传送速度ν以 下式(2)表示。在此，有效相对介电常数ε r是电镀用引线S周围的要件(例如包括基底 绝缘层11、覆盖绝缘层13及大气)的相对介电常数的合成值。V = 3 X IO8/ ( V^T ) ... ( 2 )由式(1)及式⑵可导出下式(3)。fr = 3 X IO8/ ( 4LVi )…(3)由式(3)可知，通过减小有效相对介电常数ε r，能够提高电镀用引线S的电信号 的共振频率f；。由此，能够将电镀用引线S的共振频率f；设定为对电信号的波形影响较小 的值。(1-5)第1实施方式的效果在本实施方式的悬挂基板1中，覆盖绝缘层13的位于基底绝缘层11的形成有多 个电镀用引线S的区域Rl上的部分的厚度被设定得小于基底绝缘层11的其他区域上的覆 盖绝缘层13的厚度。由此，多个电镀用引线S周围的有效相对介电常数\变小，电镀用 引线S的电信号的共振频率升高。因而，电镀用引线S的共振对电信号的波形的影响变小。 结果，能够抑制由电镀用引线S中的共振导致电信号的波形减弱。(2)第2实施方式说明本发明的第2实施方式的悬挂基板与上述第1实施方式的不同点。图10是第2实施方式的悬挂基板Ia的剖视图。如图10所示，在第2实施方式的 悬挂基板Ia中，替代覆盖绝缘层13的位于基底绝缘层11的区域Rl上的部分的厚度被设 定得小于基底绝缘层11的其他区域上的覆盖绝缘层13的厚度，而在覆盖绝缘层13的位于 基底绝缘层11的区域Rl上的部分形成有多个开口部15。例如，可以网格状形成多个开口 部15，也可以狭缝状形成多个开口部15。在此，基底绝缘层11的区域Rl是指基底绝缘层11上的形成有电镀用引线S的部 分的区域。在制造悬挂基板Ia时，在上述第1实施方式的图4(c)及图5(c)的工序之后，例 如利用蚀刻在覆盖绝缘层13上形成多个开口部15。另外，也可以使用光刻技术或者激光在 覆盖绝缘层13上形成多个开口部15。开口部15的与电镀用引线S重叠的部分的总计面积 优选为基底绝缘层11的与电镀用引线S接触的部分的面积的30%以上，更优选为50%以 上。在这种情况下，也与上述第1实施方式同样，多个电镀用引线S周围的有效相对介 电常数、变小，电镀用引线S的电信号的共振频率升高。因而，电镀用引线S的共振对电
10信号的波形的影响变小。结果，能够抑制由电镀用引线S中的共振导致电信号的波形减弱。另外，也可以在基底绝缘层11的区域Rl上形成多个开口部15。(3)第3实施方式说明本发明的第3实施方式的悬挂基板Ib与上述第1实施方式的不同点。图11是第3实施方式的悬挂基板Ib的剖视图。如图11所示，在第3实施方式的 悬挂基板Ib中，在基底绝缘层11的区域Rl上未形成覆盖绝缘层13。在制造悬挂基板Ib时，在上述第1实施方式的图4(c)及图5(c)的工序之后，例 如利用蚀刻除去覆盖绝缘层13的位于基底绝缘层11的区域Rl上的部分。在这种情况下，与上述第1及第2实施方式相比，多个电镀用引线S周围的有效相 对介电常数、变得更小，电镀用引线S的电信号的共振频率更高。因而，电镀用引线S的 共振对电信号的波形的影响变得更小。结果，能够充分地抑制由电镀用引线S中的共振导 致电信号的波形减弱。另外，也可以替代除去覆盖绝缘层13的部分而除去基底绝缘层11的区域R1。(4)第4实施方式说明本发明的第4实施方式的悬挂基板Ic与上述第2实施方式的不同点。图12是第4实施方式的悬挂基板Ic的剖视图。如图12所示，在第4实施方式的 悬挂基板Ic中，在覆盖绝缘层13的开口部15内填充有介电常数低于覆盖绝缘层13的介 电常数的电介质16。作为电介质16，例如可采用具有多个气孔的多孔体状的电介材料(例 如聚酰亚胺)。在这种情况下，多个电镀用引线S周围的有效相对介电常数、变小，电镀用引线 S的电信号的共振频率升高。因而，电镀用引线S的共振对电信号的波形的影响变小。结 果，能够抑制由电镀用引线S中的共振导致电信号的波形减弱。另外，由于电镀用引线S不 暴露于外部，因此，能够防止电镀用引线S腐蚀。另外，也可以在基底绝缘层11中形成开口部15之后向开口部15内部填充电介质 16。(5)其他实施方式也可以将上述第1 第4实施方式的构造组合起来。例如，也可以是覆盖绝缘层 13的位于基底绝缘层11的形成有多个电镀用引线S的区域Rl上的部分的厚度被设定得 小于覆盖绝缘层13的位于基底绝缘层11的其他区域上的部分的厚度，并且，在覆盖绝缘层 13的位于基底绝缘层11的区域Rl上的部分形成有多个开口部15。另外，也可以在该开口 部15内填充介电常数低于覆盖绝缘层13的介电常数的电介质16。另外，也可以是覆盖绝缘层13的位于基底绝缘层11的区域Rl上的部分的厚度被 设定得小于覆盖绝缘层13的位于基底绝缘层11的其他区域上的部分的厚度，并且，在基底 绝缘层11的区域Rl上形成有多个开口部15。另外，也可以在该开口部15内填充介电常数 低于基底绝缘层11的介电常数的电介质16。另外，也可以是覆盖绝缘层13的位于基底绝缘层11的区域Rl上的部分的厚度被 设定得小于覆盖绝缘层13的位于基底绝缘层11的其他区域上的部分的厚度，并且，除去基 底绝缘层11的区域Rl。另外，也可以是基底绝缘层11的区域Rl的厚度被设定得小于基底绝缘层11的其他区域的厚度，并且，在覆盖绝缘层13的位于基底绝缘层11的区域Rl上的部分形成有多 个开口部15。另外，也可以在该开口部15内填充介电常数低于覆盖绝缘层13的介电常数 的电介质16。另外，也可以是基底绝缘层11的区域Rl的厚度被设定得小于基底绝缘层11的其 他区域的厚度，并且，除去覆盖绝缘层13的位于基底绝缘层的区域Rl上的部分。(6)实施例及比较例(6-1)实施例在如下条件下制作上述第1实施方式悬挂基板1。采用不锈钢作为悬挂基板主体部10(支承基板50)的材料，采用聚酰亚胺作为基 底绝缘层11的材料，采用铜作为布线图案20及电镀用引线S的材料，采用聚酰亚胺作为覆 盖绝缘层13的材料，采用金作为电镀层30a的材料。另外，将悬挂基板主体部10 (支承基板50)的厚度做成18 μ m，基底绝缘层11的厚 度做成10 μ m，布线图案20及电镀用引线S的厚度做成12 μ m，布线图案20及电镀用弓丨线 S的宽度做成35 μ m，电镀用引线S的长度做成9 μ m。另外，将覆盖绝缘层13的位于基底绝缘层11的区域Rl上的部分的厚度做成 3μπι，覆盖绝缘层13的位于基底绝缘层11的其他区域上的部分的厚度做成6 μ m。(6-2)比较例除了将覆盖绝缘层13的厚度均勻地做成6μπι这一点之外，与上述实施例同样地 形成悬挂基板1。(6-3)评价如图8所示，将实施例及比较例的悬挂基板1的电极焊盘30和FPC基板IOOa的 端子部45接合，自悬挂基板1的布线图案20向FPC基板IOOa的布线图案42传送电信号。在实施例中，电信号的波形几乎没有减弱。另一方面，在比较例中，电信号的波形 减弱。由此，通过将覆盖绝缘层13的位于基底绝缘层11的区域Rl上的部分的厚度形成 得薄于覆盖绝缘层13的位于基底绝缘层11的其他区域上的部分的厚度，电镀用引线S的 共振对电信号的波形的影响变小。结果，能够抑制由电镀用引线S中的共振导致电信号的 波形减弱。(7)权利要求的各构成要件与实施方式的各部的对应关系下面，说明权利要求的各构成要件与实施方式的各部的对应例子，但本发明并不 限定于下述例子。在上述实施方式中，基底绝缘层11是第1绝缘层的例子，布线图案20是布线图案 的例子，电极焊盘30是端子部的例子，电镀用引线S是电镀用导线部的例子，覆盖绝缘层13 是第2绝缘层的例子，悬挂基板1是布线电路基板的例子，开口部15是开口部的例子。作为权利要求的各构成要件，也可以采用具有权利要求所述的构造或功能的其他 各种要件。
权利要求
一种布线电路基板，其中，包括第1绝缘层、形成在上述第1绝缘层上的布线图案、设置于上述布线图案的一部分的端子部、以自上述布线图案延伸的方式形成在上述第1绝缘层上的电镀用导线部、以除上述端子部之外覆盖上述布线图案及上述电镀用导线部的方式形成在上述第1绝缘层上的第2绝缘层；与上述电镀用导线部重叠的区域的有效相对介电常数小于与上述布线图案重叠的区域的有效相对介电常数。
2.根据权利要求1所述的布线电路基板，其中，上述第1绝缘层及上述第2绝缘层的与上述电镀用导线部重叠的部分中的至少一个部 分的厚度小于上述第1绝缘层及上述第2绝缘层的与上述布线图案重叠的部分中的至少一 个部分的厚度。
3.根据权利要求1所述的布线电路基板，其中，在上述第1绝缘层及上述第2绝缘层的与上述电镀用导线部重叠的部分中的至少一个 部分上形成有开口部。
4.根据权利要求3所述的布线电路基板，其中，在上述开口部内填充有相对介电常数低于上述第1绝缘层或上述第2绝缘层的相对介 电常数的材料。
5.根据权利要求1所述的布线电路基板，其中，上述第1绝缘层及上述第2绝缘层中的至少一方是以使上述电镀用导线部暴露出来的 方式形成的。
6.一种布线电路基板的制造方法，其中，包括以下工序在第1绝缘层上形成导体图案的工序，该导体图案包括布线图案、设置于上述布线图 案的一部分上的端子部以及自上述布线图案延伸的电镀用导线部；以除上述端子部之外覆盖上述布线图案及上述电镀用导线部的方式在上述第1绝缘 层上形成第2绝缘层的工序；通过上述电镀用导线部向上述布线图案供电、从而在上述布线图案的一部分形成由电 镀层包覆的端子部的工序；使与上述电镀用导线部重叠的区域的有效相对介电常数小于与上述布线图案重叠的 区域的有效相对介电常数。
7.根据权利要求6所述的布线电路基板的制造方法，其中，减小有效相对介电常数的上述工序包括如下工序将上述第1绝缘层及上述第2绝缘 层的与上述电镀用导线部重叠的部分中的至少一个部分的厚度设定得小于上述第1绝缘 层及上述第2绝缘层的与上述布线图案重叠的部分中的至少一个部分的厚度。
8.根据权利要求6所述的布线电路基板的制造方法，其中，减小有效相对介电常数的上述工序包括如下工序在上述第1绝缘层及上述第2绝缘 层的与上述电镀用导线部重叠的部分中的至少一个部分上形成开口部。
9.根据权利要求8所述的布线电路基板的制造方法，其中，减小有效相对介电常数的上述工序还包括如下工序在上述开口部内填充相对介电常数低于上述第1绝缘层或上述第2绝缘层的相对介电常数的材料。
10.根据权利要求6所述的布线电路基板的制造方法，其中，减小有效相对介电常数的上述工序包括如下工序将上述第1绝缘层及上述第2绝缘 层中的至少一方形成为使上述电镀用导线部暴露出来。
全文摘要
本发明提供一种布线电路基板及其制造方法。在悬挂基板主体部上形成有基底绝缘层。在基底绝缘层上一体地形成有电镀用引线及布线图案。以覆盖电镀用引线及布线图案的方式，在基底绝缘层上形成有覆盖绝缘层。覆盖绝缘层的位于基底绝缘层的形成有电镀用引线的区域上的部分的厚度被设定得小于覆盖绝缘层的位于基底绝缘层的其他区域上的部分的厚度。
文档编号H05K3/18GK101959366SQ20101023284
公开日2011年1月26日 申请日期2010年7月16日 优先权日2009年7月17日
发明者井上真弥, 大泽彻也, 山内大辅, 本上满 申请人:日东电工株式会社