专利名称：局部镀金板的制作工艺的制作方法
技术领域：
本发明涉及一种电路板加工工艺，尤其涉及一种局部镀金板的制作工艺。
背景技术：
现有的局部镀金板的制作工艺流程如下下料_内层加工_层压-钻孔_沉 铜-电镀-第一次外层图形(将镀金区域显影出来进行镀金)_根据第一次外层图形用电路 板的大铜面做镀金导线，对基板进行局部镀金做成镀金区域图形-去膜(去掉镀金保护干 膜)_第二次外层图形做成非镀金区域图形_对第二次外层图形部位进行碱性蚀刻、酸性 蚀刻(制作板内图形)_外检-阻焊_印刷字符_表面涂覆_外形_电测_成检-包装。然而，上述现有局部镀金板的制作工艺中第一次图形和第二次图形时存在如下 缺陷1、图形对位困难在镀金区域和非镀金区域的连接处，因为有第一次图形制 作出镀金区域图形和第二次图形制作出非镀金区域图形之间存在2 4mil的对位精度偏 差；2、镀金质量差由于镀金周围区域和图层连接，当进行外蚀刻制作板内图形 时，容易出现镀金层下面的铜层被咬蚀掉，出现镀金面塌陷的情况。
发明内容
本发明主要解决的技术问题是提供一种局部镀金板的制作工艺，可避免图形出 现对位偏差和镀金面塌陷的情况。为解决上述技术问题，本发明采用的一个技术方案是提供一种局部镀金板的 制作工艺，包括如下步骤在电路板的表面上一次性做出具有镀金区域和非镀金区域的所有板内图形及电 路板周边上的导电辅助边框，镀金区域通过引线与非镀金区域连接；丝网印刷导电油墨，丝网印刷区域覆盖所有镀金区域的引线和导电辅助边框， 导电油墨使所有镀金区域的引线与导电辅助边框之间相互电导通；在非镀金区域贴上保护干膜，以保护非镀金区域；利用导电油墨作为镀金导线对电路板上镀金区域进行镀金；去除非镀金区域上的保护干膜；去除导电油墨，即把电路 板上的导电油墨层浸泡在浓度为5-15%的碱性溶液 中，浸泡时间为5-15分钟。其中，在丝网印刷导电油墨后，包括步骤烘干导电油墨，烘干温度为 120°C,时间为30分钟。其中，在非镀金区域贴上保护干膜，以保护非镀金区域步骤中，包括步骤首 先将整个电路板贴上感光干膜，采用底片选择性曝光，即遮挡镀金区域的干膜使其不感 光，不遮挡非镀金区域上的干膜使其感光，然后通过0.8-1.2%的Na2COJ^性药水淋洗浸泡1-2分钟以去除镀金区域上的没有感光的干膜，从而保留非镀金区域上的感光干膜。其中，在去除非镀金区域上的保护干膜步骤中，采用3% -5%的NaOH强碱性溶 液，淋洗浸泡3-7分钟。其中，所述导电油墨印刷宽度为3mm-10mm。其中，所述导电油墨印刷宽度为5mm。其中，所述导电油墨层厚度为75-100 μ m。其中，所述碱性溶液为NaOH溶液。本发明的有益效果是区别于现有技术的局部镀金板二次图形对位困难和镀金 质量差的情况，本发明通过一次性蚀刻出电路板内所有图形，如此在电路板上就不会存 在镀金区域和非镀金区域之间出现对位精度偏差的情况。另外，整个工艺生产周期短， 由于印刷导电油墨、去除导电油墨均仅需要十分钟左右的时间，相比现有技术效率提高 非常明显；成本低，印刷导电油墨、去除导电油墨成本非常低，而且减少流程、缩短生 产周期也进一步降低了生产的时间成本，使供货更迅速，生产安排更灵活，根据实际生 产经验，总成本降低5%以上。
图1是本发明局部镀金板的制作工艺的流程图；图2是本发明局部镀金板蚀刻出板内所有图形的结构示意图；图3是图2中电路板印刷导电油墨后的结构示意图；图4是将图3中非镀金区域保护起来的结构示意图；图5是对图2中的镀金区域进行镀金的结构示意图；图6是去掉图4中非镀金区域的保护干膜的结构示意图；图7是去除掉图3中导电油墨的结构示意图。1、非镀金区域；2、镀金区域；3、导电辅助边框；4、导电油墨；5、干膜。
具体实施例方式为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施 方式并配合附图详予说明。请参阅图1，本发明局部镀金板的制作工艺实施例包括如下步骤步骤1 下料，即选取构成电路板的基板；步骤2 对构成电路板的基板进行内层加工；步骤3 对电路板进行层压、钻孔；步骤4:对层压、钻孔后的电路板上进行沉铜、电镀；步骤5:请参阅图2，在电路板的表面上一次性做出具有镀金区域2和非镀金区 域1的所有板内图形及电路板周边上的导电辅助边框3，镀金区域2通过引线与非镀金区 域连接；即在电路板上需要进行制作板内图形的区域贴上一层保护干膜；并将电路板上 没有贴保护干膜区域的铜层蚀刻掉，做出所有板内图形及导电辅助边框3 ；步骤6:请结合图 1并参阅图3，在电路板上丝网印刷导电油墨4，丝网印刷区 域覆盖所有镀金区域2的引线和导电辅助边框3，导电油墨4使所有镀金区域2的引线与导电辅助边框3之间相互电导通；在丝网印刷导电油墨后，为了缩短时间，一般需要对 导电油墨进行烘干，烘干温度为120°C，时间为30分钟步骤7:请参阅图4，对非镀金区域1上进行外层图形，即贴上保护干膜5以 保护非镀金区域1;本步骤中包括步骤首先将整个电路板表面贴上感光干膜，采用底 片选择性曝光，即遮挡镀金区域的干膜使其不感光，不遮挡非镀金区域上的干膜使其感 光，然后通过0.8-1.2%的Na2C03碱性药水淋洗浸泡1_2分钟以去除镀金区域上的没有 感光的干膜，从而保留非镀金区域上的感光干膜；步骤8 请参阅图5，利用导 电油墨4作为镀金导线对电路板上镀金区域2进行 镀金，导电辅助边框3与镀金设备的负极相连接，镀金药水为正级；步骤9:请参阅图6，去除非镀金区域1的保护干膜5，即采用的NaOH 强碱性溶液，淋洗浸泡3-7分钟；步骤10:请参阅图7，去除导电油墨4，即把电路板上的导电油墨4浸泡在浓度 为5-15%的碱性溶液中，浸泡时间为5-15分钟；步骤11:进行阻焊；步骤12 然后进行印刷字符；步骤13:整平电路板；步骤14 对电路板进行外形检测；步骤15 对电路板进行电测试；步骤16 成品检测；步骤17 包装。本实施例中，所述碱性溶液为NaOH溶液；所述导电油墨4的厚度一般选用 75-100 μ m,宽度一般选用3mm-10mm，在此厚度和宽度内，可保证导电油墨4可以使 镀金区域和导电辅助边框之间达到镀金要求的电导通效果，又可避免太厚太宽导致的浪 费或者太薄太窄导致的导通性差、加工工艺差问题。对于普通产品而言，导电油墨层宽 度较优选值为5mm。本发明通过一次性蚀刻出电路板内所有图形，如此在电路板上就不会存在镀金 区域和非镀金区域之间出现对位精度偏差的情况，并且本发明电路板在镀金后只需要浸 泡在碱性溶液中5-15分钟，不需要进行大量的蚀刻工艺，镀金层下的沉铜不会被咬蚀 掉，从而不会出现镀金面塌陷的情况。区别于现有技术的局部镀金板在进行两次图形时存在对位困难和镀金质量差的 情况，本发明通过一次性蚀刻出电路板内所有图形，如此在电路板上就不会存在镀金区 域和非镀金区域之间出现对位精度偏差的情况。另外，整个工艺生产周期短，由于印 刷导电油墨、去除导电油墨均仅需要十分钟左右的时间，相比现有技术效率提高非常明 显；成本低，印刷导电油墨、去除导电油墨成本非常低，而且减少流程、缩短生产周 期也进一步降低了生产的时间成本，使供货更迅速，生产安排更灵活，根据实际生产经 验，总成本降低5%以上。以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本 发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关 的技术领域，均同理包括在本发明的专利保护范围内。
权利要求
1. 一种局部镀金板的制作工艺，其特征在于，包括如下步骤在电路板的表面上一次性做出具有镀金区域和非镀金区域的所有板内图形及电路板 周边上的导电辅助边框，镀金区域通过引线与非镀金区域连接；丝网印刷导电油墨，丝网印刷区域覆盖所有镀金区域的引线和导电辅助边框，导电 油墨使所有镀金区域的引线与导电辅助边框之间相互电导通；在非镀金区域贴上保护干膜，以保护非镀金区域；利用导电油墨作为镀金导线对电路板上镀金区域进行镀金；去除非镀金区域上的保护干膜；去除导电油墨，即把电路板上的导电油墨层浸泡在浓度为5-15%的碱性溶液中，浸 泡时间为5-15分钟。
2.根据权利要求1所述的局部镀金板的制作工艺，其特征在于在丝网印刷导电油 墨后，包括步骤烘干导电油墨，烘干温度为120°C，时间为30分钟。
3.根据权利要求1所述的局部镀金板的制作工艺，其特征在于在非镀金区域贴上 保护干膜，以保护非镀金区域步骤中，包括步骤首先将整个电路板贴上感光干膜，采 用底片选择性曝光，即遮挡镀金区域的干膜使其不感光，不遮挡非镀金区域上的干膜使 其感光，然后通过0.8-1.2%的Na2C03碱性药水淋洗浸泡1_2分钟以去除镀金区域上的 没有感光的干膜，从而保留非镀金区域上的感光干膜。
4.根据权利要求1所述的局部镀金板的制作工艺，其特征在于在去除非镀金区域 上的保护干膜步骤中，采用3%-5%的NaOH强碱性溶液，淋洗浸泡3_7分钟。
5.根据权利要求1所述的局部镀金板的制作工艺，其特征在于所述导电油墨印刷 宽度为3mm-IOmmο
6.根据权利要求5所述的局部镀金板的制作工艺，其特征在于所述导电油墨印刷 宽度为5mmο
7.根据权利要求1所述的局部镀金板的制作工艺，其特征在于所述导电油墨层厚 度为 75-100 μ m。
8.根据权利要求1所述的局部镀金板的制作工艺，其特征在于所述碱性溶液为 NaOH溶液。
全文摘要
本发明公开了一种局部镀金板的制作工艺，包括如下步骤在电路板上一次性做出具有镀金区域和非镀金区域的所有板内图形及电路板周边上的导电辅助边框；丝网印刷导电油墨，导电油墨使所有镀金区域的引线与导电辅助边框之间相互电导通；在非镀金区域贴上保护干膜；利用导电油墨作为镀金导线对电路板上镀金区域进行镀金；去除非镀金区域上的保护干膜；去除导电油墨。区别于现有技术的局部镀金板二次图形对位困难和镀金质量差的情况，本发明通过一次性蚀刻出电路板内所有图形，如此在电路板上就不会存在镀金区域和非镀金区域之间出现对位精度偏差的情况。
文档编号H05K3/06GK102014577SQ20101055715
公开日2011年4月13日 申请日期2010年11月24日 优先权日2010年11月24日
发明者刘宝林, 崔荣, 武凤伍, 罗斌 申请人:深南电路有限公司