制造碳化硅衬底的方法

专利名称：制造碳化硅衬底的方法
技术领域：
本发明涉及一种制造碳化硅衬底的方法。
背景技术：
近来，越来越多地采用SiC(碳化硅)衬底作为用于制造半导体器件的半导体衬底。与更广泛使用的Si (硅)相比，SiC具有更宽的带隙。因此，包括SiC衬底的半导体器件有利地具有高击穿电压、低导通电阻以及在高温环境下其特性降低较小。为了有效率地制造半导体器件，要求衬底具有的尺寸不小于特定尺寸。根据美国专利No. 7，314，520(专利文献1)，可以制造不小于76mm (3英寸)的SiC衬底。现有技术文献专利文献专利文献1 美国专利No. 7，314，520

发明内容
本发明要解决的问题工业上，SiC单晶衬底的尺寸仍然限于大致100mnK4英寸)。因此，不利的是，不能使用大单晶衬底来有效率地制造半导体器件。在六面晶系的SiC中利用与(0001)面不同的面的特性的情况下，这种不利性变得尤为严重。下文中，将对此进行描述。通常通过以下步骤来制造缺陷小的SiC单晶衬底将不太可能造成堆叠故障的 (0001)面中生长得到的SiC晶锭切片。因此，通过将晶锭不平行于其生长表面进行切片，得到具有除了(0001)面之外的面取向的单晶衬底。这样使得难以充分确保单晶衬底的尺寸， 或者不能有效地利用晶锭中的许多部分。为此，尤其难以采用SiC的除了(0001)面之外的面来有效地制造半导体器件。替代吃力地增大这种SiC单晶衬底的尺寸，考虑到使用在其上连接具有支撑部和多个小单晶衬底的碳化硅衬底。可以根据需要，通过增加单晶衬底的数目使碳化硅衬底的尺寸更大。然而，在这种支撑部和单晶衬底连接的情况下，连接强度会不充分。根据以上问题来做出本发明，并且本发明的目的在于提供可以使单晶衬底和支撑部之间的连接强度增加的制造碳化硅衬底的方法。解决问题的方法用于制造碳化硅衬底的根据本发明的方法包括以下步骤。准备至少一个单晶衬底和支撑部，每个单晶衬底具有背面并且由碳化硅制成，所述支撑部具有主面并且由碳化硅制成。在准备步骤中，通过机械加工来形成所述背面和所述主面中的至少一个。通过这个形成步骤，在所述背面和所述主面中的至少一个上形成具有晶体结构变形的表面层。至少部分地去除表面层。在这个去除步骤之后，将所述背面和所述主面彼此连接。根据本发明，可以通过去除具有变形的表面层，来增加背面和主面之间的连接强
优选地，通过所述表面层的升华来执行至少部分去除表面层的步骤。因此，可以容易地至少部分去除表面层，同时避免晶体结构发生额外的变形。更优选地，在准备至少一个单晶衬底和支撑部的步骤中，在背面处形成表面层，并且在至少部分去除表面层的步骤中， 至少部分地去除背面处形成的表面层。因此，可以部分地去除至少一个单晶衬底的背面处形成的表面层。进一步优选地，在至少部分地去除表面层的步骤中，在表面层的升华之前， 将背面和主面布置成彼此面对。因此，由于在去除表面层时背面和主面已彼此面对，因此有助于随后这两者间的连接。可以通过牺牲氧化来执行至少部分地去除表面层的步骤。可以通过化学方法来执行至少部分地去除表面层的步骤。优选地，执行至少部分地去除表面层的步骤，使得表面层被完全去除。因此，背面和主面之间的连接强度可以进一步提高。优选地，在所述背面和所述主面之间使来自主面的碳化硅升华并且使碳化硅在背面上再结晶，来执行将背面和主面彼此连接的步骤。在通过表面层的升华来执行至少部分地去除表面层的步骤的情况下，可以通过升华来执行去除步骤和连接步骤这两者。另外，在至少部分地去除表面层的步骤中，在表面层的升华之前将背面和主面布置成彼此面对的情况下，在表面层升华之后，通过只改变经由升华而导致的质量转移的方向，可以将背面和主面彼此连接。此外，在表面层不仅存在于背面上而且存在于主面上的情况下，可以通过在将背面和主面彼此连接的步骤中的升华来消除主面上的表面层。优选地，至少一个单晶衬底包括多个单晶衬底。因此，可以得到具有大面积的碳化硅衬底。可以通过蚀刻表面层来执行上述的至少部分去除表面层的步骤。例如，这个蚀刻包括湿法蚀刻或气体蚀刻。在准备至少一个单晶衬底的步骤中，可以机械地抛光背面。因此，可以使背面平坦。另外，可以减小背面上形成的表面层的厚度。在准备至少一个单晶衬底的步骤中，可以通过切片形成背面。换句话讲，背面是通过切片形成并且此后不进行抛光的表面。因此，在背面上存在一些不规则体。在通过背面上的升华来设置支撑部的情况下，不规则体的凹部中的空间可以用作升华气体扩展的空隙。优选地，至少一个单晶衬底包括第一单晶衬底，所述第一单晶衬底具有与所述背面相反的第一表面。所述第一表面相对于{0001}面具有的偏离角大于或等于50°且小于或等于65°。因此，与第一面是{0001}面的情况相比，第一表面处的沟道迁移率可以增大。更优选地，第一表面的偏离取向与第一单晶衬底的<1-100>方向之间的角度小于或等于5°。进一步优选地，在第一单晶衬底的<1-100>方向上，第一表面相对于{03-38} 面的偏离角大于或等于-3°且小于或等于5°。本发明的效果根据上述描述而清楚的是，根据本发明的制造碳化硅衬底的方法，单晶衬底和支撑部之间的连接强度可以增加。


图1是示意性示出本发明第一实施例中的碳化硅衬底的构造的平面图。图2是沿着图1中的线II-II截取的示意性截面图。图3是示意性示出本发明第一实施例中的碳化硅衬底的制造方法中的第一步骤的截面图。图4是图3的局部放大图。图5是示意性示出本发明第一实施例中的碳化硅衬底的制造方法的第二步骤中经由升华导致的质量转移方向的局部截面图。图6是示意性示出本发明第一实施例中的碳化硅衬底的制造方法的第三步骤中经由升华导致的质量转移方向的局部截面图。图7是示意性示出本发明第一实施例中的碳化硅衬底的制造方法的第三步骤中经由升华导致的空隙转移方向的局部截面图。图8是示意性示出本发明第一实施例中的碳化硅衬底的制造方法的第二步骤中经由升华导致的空隙转移方向的局部截面图。图9是示意性示出本发明第二实施例中的碳化硅衬底的制造方法的第一步骤中的单晶衬底构造的截面图。图10是示意性示出本发明第二实施例中的碳化硅衬底的制造方法的第一步骤中的支撑部构造的截面图。图11是示意性示出本发明第二实施例中的碳化硅衬底的制造方法中的一个步骤的截面图。图12是示意性示出本发明第三实施例中的碳化硅衬底的构造的截面图。图13是示意性示出本发明的第四实施例中的碳化硅衬底的构造的截面图。图14是示意性示出本发明的第五实施例中的半导体器件的构造的局部截面图。图15是本发明的第五实施例中的半导体器件的制造方法的示意性流程图。图16是示意性示出本发明第五实施例中的半导体器件的制造方法中的第一步骤的局部截面图。图17是示意性示出本发明第五实施例中的半导体器件的制造方法中的第二步骤的局部截面图。图18是示意性示出本发明第五实施例中的半导体器件的制造方法中的第三步骤的局部截面图。图19是示意性示出本发明第五实施例中的半导体器件的制造方法中的第四步骤的局部截面图。
具体实施例方式下文中，将基于附图来描述本发明的实施例。(第一实施例)参照图1和图2，本实施例的碳化硅衬底81包括支撑部30以及单晶衬底11_13。 支撑部30是由碳化硅制成的层，并且该层具有主面F0。单晶衬底11-19由碳化硅制成，如图1中所示布置成矩阵。单晶衬底11-19中的每个的背面和支撑部30的主面FO彼此连接。 例如，单晶衬底11 (第一单晶衬底)包括彼此相反的表面Fl背面)。单晶衬底12具有彼此相反的表面F2 (第二表面)和背面B2 (第二背面)。背面B 1和B2中的每个连接到主面F0。优选地，单晶衬底11-19中的每个的表面具有面取向{03-38}。可以采用{0001}、 {11-20}或{1-100}作为面取向。另外，还可以使用与上述面取向中的每个偏移几度的面。下文中，将描述制造碳化硅衬底81的方法。虽然在下面的描述中为了简化而仅提及单晶衬底11-19之中的单晶衬底11和12，但是单晶衬底13-19遵循对单晶衬底11和12 的描述。对于其他实施例中的描述亦如此。参照图3和图4，设置支撑部30、单晶衬底11-19(统称为“单晶衬底组10”)和加热装置。在这个阶段，支撑部30不必是单晶形式，并且可以采用多晶或烧结致密物的形式。加热装置包括第一加热主体91和第二加热主体92、热绝缘容器40、加热器50和加热器电源150。热绝缘容器40由耐热性高的材料制成。例如，加热器50是电气电阻加热器。第一加热主体91和第二加热主体92通过将由吸收加热器50发出的热而得到的热再次辐射，能够加热支撑部30和单晶衬底组10。例如，第一加热主体91和第二加热主体92 由具有低孔隙率的石墨制成。将第一加热主体91、单晶衬底组10、支撑部30和第二加热主体92布置成以引用次序来堆叠。具体来讲，将单晶衬底11-19在第一加热主体91上布置成矩阵。将支撑部30 放置在单晶衬底组10的表面上。然后，将第二加热主体92放置在支撑部30上。将堆叠的第一加热主体91、单晶衬底组10、支撑部30和第二加热主体92容纳在其中设置有加热器 50的热绝缘容器40中。通过减小大气压力得到热绝缘容器40中的气氛。优选地，将气氛的压力设定得高于KT1Pa并低于IO4Pa0上述气氛可以是惰性气体气氛。例如，可以使用诸如He或Ar的稀有气体、氮气或者稀有气体和氮气的混合气体作为惰性气体。在采用的是混合气体的情况下，氮气的比率为例如60%。处理室内的压力优选地等于或低于50kPa，更优选地小于或等于lOkPa。参照图5，在如上述准备的单晶衬底组10(图3)的背面上形成表面层71(图5)。 例如，表面层71形成在背面Bl和B2中的每个上。在准备单晶衬底11和12的步骤中，表面层71是通过机械加工而在背面B 1和B2处形成的、具有晶体结构变形的层。例如，在通过对碳化硅单晶的块进行切片而生产单晶衬底11-19的情况下，通过这个切片来生产表面层。例如，通过切片生产的表面层具有的厚度大致为20μπι。在切片之后对背面Bl和Β2应用机械抛光的情况下，可以去除通过切片造成的相对厚的表面层。然而，将由于这个机械抛光来产生相对薄的表面层。注意的是，支撑部30仅位于单晶衬底11和12中的每个上，并未连接。因此，在背面Bl和Β2中的每个与支撑部30之间存在微空隙GQ。因此，表面层71面对空隙GQ。通过加热器50，包括单晶衬底11和12的单晶衬底组10以及支撑部30由第一加热主体91和第二加热主体92分别加热至与发生升华再结晶反应的水平相对应的温度。首先，执行这个加热步骤以造成温度差，使得单晶衬底组10的温度高于支撑部30的温度。即， 产生温度梯度，使得在附图中的向上方向上，温度变得更低。在单晶衬底组10和支撑部30 之间，这个温度梯度优选地大于或等于1°C /cm且小于或等于100°C /mm，更优选地大于或等于10°C /cm且小于或等于50°C /cm。
如上所述，当单晶衬底11和12中的每个的温度被设定得高于支撑部30的温度时，在空隙GQ中由升华而发生质量转移，如附图中的箭头Ml所指示的。结果，至少部分地、 优选全部地去除表面层71。升华的碳化硅在支撑部30的主面FO上再结晶，以由此被吸收。参照图6，支撑部30的温度被设定得高于单晶衬底11和12中的每个的温度。具体来讲，产生温度梯度，使得在附图中的向下方向上，温度变得更低。换句话讲，温度梯度的方向颠倒。在单晶衬底组10和支撑部30之间，这个温度梯度优选地大于或等于1°C /cm且小于或等于200°C /mm，更优选地大于或等于10°C /cm且小于或等于50°C /cm。通过这样的温度梯度，在空隙GQ中由升华而发生质量转移，如附图中的箭头M2所指示的。参照图7，与空隙GQ中存在的空穴相关联地，图5中的箭头M2所指示的质量转移相反地对应于图7中的箭头H2所指示的空穴移位。空隙GQ的高度(在附图中的垂直方向的尺度)存在大的面内变化。这个变化促使与空隙GQ相对应的空穴移位(附图中的箭头 H2)的速率中产生大的面内变化。参照图8，由于上述变化，导致与空隙GQ(图7)相对应的空穴不能在保持其形状的同时发生移位，并且替代地其被分解成多个空隙VD (图7)。结果，单晶衬底11和12中的每个连接到支撑部30。随着加热的进行，空隙VD远离主面FO移动，如箭头H3所指示的。因此，连接强度进一步增加。此外，支撑部30的晶体结构从较靠近单晶衬底组10的区域逐渐变化成与单晶衬底组10的晶体结构相对应的晶体结构。因此，得到碳化硅衬底81。根据本实施例，不是通过机械方式而是通过升华，来去除表面层71 (图幻。通过这个去除步骤，可以去除具有变形的表面层71，同时避免背面B 1和B2处的晶体结构另外发生变形。因此，可以增加背面B 1和B2中的每个与主面FO之间的连接强度。另外，可以通过热处理的单个步骤来去除表面层71。此外，可以抑制由于表面层71处的晶体缺陷而造成的电气电阻在厚度方向(图2中的垂直方向)上增大。在表面层71的升华之前，背面Bl和B2被布置成面对主面F0，如图5中所示。因此，可以有助于将背面Bl和B2中的每个连接到主面F0(图6至图8)的随后步骤，这是由于在去除表面层71时这些表面已经彼此面对。此外，通过升华来执行去除表面层71的步骤和将背面Bl和B2中的每个连接到主面FO的步骤这两者。具体来讲，仅通过将用于升华和再结晶的温度梯度颠倒，就可以执行这两个步骤。因此，可以简化碳化硅衬底81的制造步骤。由于在将背面Bl和B2中的每个连接到主面FO的过程中，来自主面FO的升华发生，如图6中所示，因此表面层如果存在于主面FO上，则将被去除。因此，可以避免表面层对连接强度的不利影响。由于设置了表面Fl和F2(图2)，因此与仅设置表面Fl的情况相比，碳化硅衬底 81的表面积能够增大。优选地，单晶衬底11-19中的每个具有4H多型的晶体结构。因此，可以得到适于制造涉及电力用途的半导体的碳化硅衬底81。 优选地，为了防止碳化硅衬底81破裂，在碳化硅衬底81中，使支撑部30的热膨胀系数与单晶衬底11-19的热膨胀系数之差尽可能小。因此，可以抑制碳化硅衬底81发生翘曲。为此，支撑部30的晶体结构与单晶衬底11-19的晶体结构相同。具体来讲，通过经由升华和再结晶造成的足够的质量转移(图8 箭头3)，使支撑部30的晶体结构与单晶衬底 11-19的晶体结构匹配。优选地，在热处理之前准备的支撑部30和单晶衬底组10(图4)中的每个的厚度的面内变化被设定得尽可能小。例如，这个变化被设定得小于或等于10 μ m。为了抑制面内变化，例如，要执行平坦化工艺。优选地，在热处理之前准备的支撑部30的电气电阻率被设定得小于50m Ω ^m,更优选地小于IOm Ω · cm。优选地，碳化硅衬底81的支撑部30中的杂质浓度被设定得大于或等于 5 X IO18Cm-3,更优选地大于或等于1 X 102°cm_3。通过使用这种碳化硅衬底81来制造诸如垂直型MOSFET(金属氧化物半导体场效应晶体管)的传导垂直流动的电流的垂直型半导体器件，可以减小垂直半导体器件的导通电阻。优选地，碳化硅衬底的电气电阻率地平均值被设定得小于或等于5πιΩ · cm，更优选地小于或等于Im Ω · cm。优选地，碳化硅衬底81的厚度(在图2中的垂直方向上的尺度)大于或等于 300 μ m0优选地，表面Fl相对于{0001}面具有的偏离角大于或等于50°且小于或等于 65°。因此，与表面Fl是{0001}面的情况相比，表面Fl中的沟道迁移率可以增加。更优选地，满足下述的第一或第二条件。在第一条件下，表面Fl的偏离取向和单晶衬底11的<1-100>方向之间的角度小于或等于5°。进一步优选地，在单晶衬底11的<1-100>方向上，表面Fl相对于{03-38} 面的偏离角大于或等于-3°且小于或等于5°。在第二条件下，表面Fl的偏离取向和单晶衬底11的<11-20>方向之间的角度小于或等于5°。如本文使用的，“表面Fl在<1-100>方向上相对于{03-38}面的偏离角”是指表面 Fl的法线在<1-100>方向和<0001〉方向限定的投影面上的正交投影与{03-38}面的法线之间的角度。当上述正交投影接近平行于<ι-ιοο>方向时，符号为正，以及当上述正交投影接近平行于<0001〉方向时，符号为负。尽管以上的描述是基于单晶衬底11的表面Fl的优选取向，但是优选地对于其他单晶衬底12-19的每个表面的取向，同样如此。在布置单晶衬底11-19以连接到支撑部30之前，可以预先机械地抛光单晶衬底 11-19的背面。由于通过这个抛光使表面层71的厚度减小，因此可以进一步有助于随后通过升华(图5)去除表面层71。将电气电阻加热器当作加热器50的例子，S卩，电阻加热。然而，可以使用其他加热方法。例如，可以采用高频电感加热或灯退火法。(第二实施例)本实施例中的碳化硅衬底具有的结构与碳化硅衬底81 (图1和图2)的结构基本类似。下文中将描述其制造方法。参照图9和图10，准备具有在背面Bl处形成的表面层71的单晶衬底11。另外， 准备类似的单晶衬底12-19(图1)。另外，准备具有在主面FO处形成的表面层73的支撑部30。支撑部30不必一定采用单晶的形式，并且其可以是多晶或烧结致密物。然后，通过化学方法部分地去除表面层71和93中的至少一个。具体来讲，蚀刻表面层71和93。例如，蚀刻法包括湿法蚀刻、气体蚀刻、RIE(反应离子蚀刻)或者通过牺牲氧化进行的蚀刻。参照图11，将单晶衬底11和12安装在支撑部30上，使得背面Bl和B2面对主面 F0。然后，对支撑部30以及单晶衬底11和12进行加热，由此背面Bl和B2中的每个连接到主面F0。因此，得到碳化硅衬底81 (图2)。除了上述之外的构造基本类似于上述第一实施例的构造。相同或相应的元件具有分配的相同附图标记，并且将不再重复对其进行描述。虽然在本实施例中准备具有表面层73的支撑部30，但是可以替代地准备没有表面层73的支撑部30。此外，虽然准备具有表面层71的单晶衬底11，但是可以替代地准备没有表面层71的单晶衬底11。(第三实施例)主要参照图12，本实施例中的碳化硅衬底85仅包括单晶衬底11，而不是单晶衬底 11-19(图1)。除了上述之外的构造基本类似于上述第一实施例的构造。相同或相应的元件具有分配的相同附图标记，并且将不再重复对其进行描述。(第四实施例)主要参照图13，本实施例中的碳化硅衬底86除了单晶衬底11之外还包括单晶衬底41。单晶衬底41连接到单晶衬底11的表面Fl。(第五实施例)参照图14，本实施例中的半导体器件100是垂直型DiMOSFET (双注入金属氧化物半导体场效应晶体管)，其包括碳化硅衬底81、缓冲层121、击穿电压保持层122、ρ区123、 n+区124、ρ+区125、氧化物膜126、源电极111、上源电极127、栅电极110和漏电极112。在本实施例中，碳化硅衬底81具有η型导电性，并且如第一实施例中所述，其包括支撑部30和单晶衬底11。漏电极112设置在支撑部30上，使得支撑部30位于漏电极112 和单晶衬底11之间。缓冲层121设置在单晶衬底11上，使得单晶衬底11位于缓冲层121 和支撑部30之间。缓冲层121具有η型导电性，并且例如具有的厚度为0. 5 μ m。例如，缓冲层121中的η型导电性杂质的浓度为例如5 X IO17CnT3。击穿电压保持层122形成在缓冲层121上，并且由具有η型导电性的碳化硅制成。 例如，击穿电压保持层122具有10 μ m的厚度和5 X IO15CnT3的η型导电性杂质浓度。在这个击穿电压保持层122的表面处，ρ型导电性的多个ρ区123被形成为彼此间隔开。在P区123中，在ρ区123的表面层处形成η+区124。在邻近于该η+区124的区域处，形成P+区125。还有氧化物膜126，所述氧化物膜1 在一个ρ区123中的η+区124、p 区123、击穿电压保持层122暴露在两个ρ区123之间的区域以及另一个ρ区123直至相关另一个ρ区123中的η+区IM处上方延伸。在氧化物膜1 上形成栅电极110。在η+区 124和ρ+区125上，形成源电极111。在源电极111上形成上源电极127。在与氧化物膜126与即η.区124、ρ+区125、ρ区123和击穿电压保持层122的半导体层之间的界面相距IOnm内的区域处，氮原子浓度的最大值大于或等于IX 1021cm_3。因此，可以提高尤其在氧化物膜126下方的沟道区(ρ区123的与氧化物膜1 接触并且位于 n+区IM和击穿电压保持层122之间的部分)处的迁移率。下文中将描述制造半导体器件100的方法。虽然图16至图19将示出单晶衬底 11-19(图1)之中的单晶衬底11附近的步骤，但是单晶衬底12至单晶衬底19中的每个附近执行类似的步骤。在衬底准备步骤(步骤SllO 图15)中，准备碳化硅衬底81 (图1和图2)。碳化硅衬底81的导电类型为η型。参照图16，通过外延层形成步骤(步骤S120 图15)，如下所述地形成缓冲层121 和击穿电压保持层122。首先，在碳化硅衬底81的单晶衬底11上，形成缓冲层121。缓冲层121由具有η 型导电性的碳化硅制成，并且例如，其是厚度为0.5μπι的外延层。另外，缓冲层121中的导电类型杂质的浓度为例如5Χ 1017cm_3。然后，在缓冲层121上形成击穿电压保持层122。具体来讲，通过外延生长来生产 η型导电性的碳化硅层。例如，击穿电压保持层122被设定为具有IOym的厚度。另外，击穿电压保持层122中的η型导电性杂质的浓度为例如5Χ 1015cnT3。参照图17，通过注入步骤(步骤S130 图15)，如下所述地形成ρ型区123、η+区 124 和 ρ+ 区 125。首先，将ρ型导电性杂质选择性地注入到击穿电压保持层122的一部分中，以形成 ρ区123。然后，将η型导电性杂质选择性地注入预定区域中，以形成η+区124。通过将ρ 型导电性杂质选择性地注入到预定区域中，形成P+区125。例如，使用由氧化物膜构成的掩模来进行选择性注入杂质的步骤。在注入步骤之后，执行激活退火工艺。例如，在氩气氛中、在1700°C的加热温度下执行退火30分钟。参照图18，执行栅绝缘膜形成步骤(步骤S140 图15)。具体来讲，氧化物膜1 被形成为覆盖击穿电压保持层122、p区123、n+区IM和ρ+区125。可以通过干法氧化(热氧化)来执行这个形成步骤。例如，干法氧化的条件包括1200°C的加热温度且30分钟的加热持续时间。然后，执行氮退火步骤(步骤S150)。具体来讲，在一氧化氮(NO)气氛中执行退火工艺。例如，这个工艺的条件包括1100°c的加热温度且120分钟的加热持续时间。结果， 在氧化物膜126与击穿电压保持层122、ρ区123、η+区IM和ρ+区125中的每个之间的界面附近引入氮原子。在采用一氧化氮进行这个退火步骤之后，还可以执行采用被标识为惰性气体的氩 (Ar)气的退火工艺。例如，这个工艺的条件包括1100°C的加热温度且60分钟的加热持续时间。参照图19，通过电极形成步骤(步骤S160 图15)，如下所述地形成源电极111和漏电极112。首先，通过光刻法，在氧化物膜1 上形成具有图案的抗蚀剂膜。使用这个抗蚀剂膜作为掩模，通过蚀刻来去除氧化物膜126的位于η+区IM和ρ+区125上方的部分。因此，在氧化物膜126中形成开口。然后，在这个开口处，导体膜被形成为接触η+区IM和ρ+区125中的每个。通过去除抗蚀剂膜，去除(剥离)上述导体膜的位于抗蚀剂膜上的部分。 这个导体膜可以是金属膜，例如，由镍(Ni)制成。作为这个剥离的结果，形成源电极111。在这个阶段，优选地执行用于合金化的热处理。例如，在被标识为惰性气体的氩 (Ar)气的气氛中、950°C的加热温度处执行热处理2分钟。再次参照图14，在源电极111上形成上源电极127。另外，在碳化硅衬底81的背面上形成漏电极112。另外，在氧化物膜1 上形成栅电极110。因此，得到半导体器件100。可以采用替换本实施例中的导电类型的构造，即，替换ρ型和η型的构造。用于生产半导体器件100的碳化硅衬底不限于第一实施例的碳化硅衬底81，并且可以采用任何其他实施例中的碳化硅衬底。此外，尽管将垂直型DiMOSFET作为例子，但可以使用本发明的半导体衬底制造半导体器件的其他类型。例如，可以制造RESURF-JFET(减小表面场-结型场效应晶体管)或肖特基二极管。实例(实例1)对于支撑部30 (图3)，准备如下的碳化硅晶片该晶片具有IOOmm的直径、300 μ m 的厚度、4H多型、(03-38)的面取向、IX 102°cm_3的η型杂质浓度、1 X 104cm_2的微管密度和 IXlO5cnT1的堆叠故障密度。对于每个单晶衬底组10，准备如下的碳化硅晶片该晶片具有35X35mm的方形形状、300 μ m的厚度、4H多型、(03-38)的面取向、1 X IO19CnT3的η型杂质浓度、0. 2cm-2的微管密度和小于IcnT1的堆叠故障密度。通过对碳化硅单晶的块进行切片来形成这个碳化硅晶片。被切片的面不经受抛光。通过进行切片，生产具有的厚度大致为20 μ m的表面层71。将单晶衬底组以矩阵形式被安装在第一加热主体91上。接着，将支撑部30放置在单晶衬底组10上。然后，将第二加热主体92安装在支撑部30上。因此，准备了构成堆叠体的第一加热主体91、单晶衬底组10、支撑部30和第二加热主体92。将堆叠体放置在由石墨制成的热绝缘容器40(图幻中。然后，将氮气以 IOOsccm (标准立方厘米每分钟)的流速弓I入到热绝缘容器40中，并且控制热绝缘容器40 中的压力，以使其保持133Pa。通过加热器50将热绝缘容器40中的温度升至大致2000°C。执行该加热，使得第一加热主体91的温度高于第二加热主体92的温度。因此，使面对第一加热主体91的单晶衬底组10的温度高于面对第二加热主体92的支撑部30的温度。因此，从单晶衬底组10 的背面(图5 背面B1、B》升华碳化硅。为了研究所得到的碳化硅衬底的性质和升华厚度之间的关系，将 0 μ m、2. 5 μ m、5 μ m、10 μ m、15 μ m、20 μ m、25 μ m 禾口 50 μ m 取作升华厚度。然后，基于热绝缘容器40中的相同气氛和大致的温度，颠倒单晶衬底组10和支撑部30之间的温度梯度。换句话讲，使支撑部30的温度高于单晶衬底组10的温度。因此， 单晶衬底组10和支撑部30连接(图7和图8)。研究连接强度和连接边界处的微管密度。结果在下述的表1中示出。表权利要求
1.一种制造碳化硅衬底的方法，包括以下步骤准备至少一个单晶衬底(11)和支撑部(30)，每个所述单晶衬底(11)具有背面(Bi)并且由碳化硅制成，所述支撑部(30)具有主面(FO)并且由碳化硅制成，所述准备步骤包括通过机械加工形成所述背面和所述主面中的至少一个的步骤，并且通过所述形成步骤在所述背面和所述主面中的至少一个上形成晶体结构中具有畸变的表面层，所述方法还包括以下步骤至少部分地去除所述表面层；以及在所述的去除步骤之后，将所述背面和所述主面彼此连接。
2.根据权利要求1所述的制造碳化硅衬底的方法，其中， 通过所述表面层的升华来执行所述的去除步骤。
3.根据权利要求2所述的制造碳化硅衬底的方法，其中， 在所述的准备步骤中，在所述背面形成所述表面层，在所述的去除步骤中，至少部分地去除在所述背面形成的所述表面层。
4.根据权利要求3所述的制造碳化硅衬底的方法，其中，所述的去除步骤包括以下步骤在所述的升华步骤之前，将所述背面和所述主面布置成彼此面对。
5.根据权利要求1所述的制造碳化硅衬底的方法，其中， 通过牺牲氧化来执行所述的去除步骤。
6.根据权利要求1所述的制造碳化硅衬底的方法，其中， 通过化学方法来执行所述的去除步骤。
7.根据权利要求1所述的制造碳化硅衬底的方法，其中， 执行所述的去除步骤，以使得所述表面层被完全去除。
8.根据权利要求1所述的制造碳化硅衬底的方法，其中，在所述背面和所述主面之间，通过使来自所述主面的碳化硅升华并且在所述背面上使碳化硅再结晶来执行所述的连接步骤。
9.根据权利要求1所述的制造碳化硅衬底的方法，其中， 所述至少一个单晶衬底包括多个单晶衬底。
10.根据权利要求1所述的制造碳化硅衬底的方法，其中， 通过蚀刻所述表面层来执行所述的去除步骤。
11.根据权利要求1所述的制造碳化硅衬底的方法，其中， 所述的准备步骤包括机械地抛光所述背面的步骤。
12.根据权利要求1所述的制造碳化硅衬底的方法，其中， 所述的准备步骤包括通过切片来形成所述背面的步骤。
13.根据权利要求1所述的制造碳化硅衬底的方法，其中，所述至少一个碳化硅衬底包括第一单晶衬底，所述第一单晶衬底具有相对于所述背面相反的第一表面，所述第一表面相对于{0001}面具有大于或等于50°且小于或等于65°的偏离角。
14.根据权利要求13所述的制造碳化硅衬底的方法，其中，所述第一表面的偏离取向与所述第一单晶衬底的<ι-ιοο>方向之间的角度小于或等于5°。
15.根据权利要求14所述的制造碳化硅衬底的方法，其中，在所述第一单晶衬底的<1-100>方向上，所述第一表面相对于{03-38}面具有大于或等于-3°且小于或等于5°的偏离角。
全文摘要
准备至少一个单晶衬底(11)和支撑部(30)，每个单晶衬底具有背面(B1)并且由碳化硅制成，所述支撑部具有主面(FO)并且由碳化硅制成。在这个准备步骤中，通过机械加工来形成所述背面(B1)和所述主面(FO)中的至少一个。通过这个形成步骤，在所述背面(B1)和所述主面(FO)中的至少一个上形成具有晶体结构变形的表面层。至少部分地去除所述表面层。在这个去除步骤之后，将所述背面(B1)和所述主面(FO)彼此连接。
文档编号C30B33/06GK102395715SQ20108001684
公开日2012年3月28日 申请日期2010年9月28日 优先权日2010年2月5日
发明者井上博挥, 佐佐木信, 冲田恭子, 原田真, 并川靖生, 藤原伸介, 西口太郎 申请人:住友电气工业株式会社