射频信号相位可数字式调节的射频电源的制作方法
【专利摘要】本发明公开了一种射频信号相位可数字式调节的射频电源，所述射频电源包括射频信号发生器、射频功率放大电路、供电线路和射频功率检测器；所述射频信号发生器包括相位调节电路，所述相位调节电路用于调节外输入射频信号的相位。由于本发明在射频信号发生器内嵌入有相位调节电路，因此能够精确地调节同步接入的射频信号的相位，消除本射频电源与提供射频信号的射频电源之间的信号相位差，避免串扰，提高工艺稳定性；同时，本发明采用的相位调节电路采用数字式控制调节，精度高。
【专利说明】射频信号相位可数字式调节的射频电源
【技术领域】
[0001]本发明涉及射频电源，尤其是涉及一种射频信号相位可数字式调节的射频电源。【背景技术】
[0002]射频电源是用于产生射频功率信号的装置，属于半导体工艺设备的核心部件，所有产生等离子体进行材料处理的设备都需要射频电源提供能量。在集成电路、太阳能电池和LED (Light Emitting Diode，发光二极管)的工艺制造设备，例如刻蚀机、PVD (PhysicalVapor Deposition,物理气相沉积)、PECVD(PlasmaEnhanced Chemical Vapor Deposition,等离子体增强化学气相沉积)、ALD (AtomicLayer Deposition,原子层沉积)等设备,均装备有不同功率规格的射频电源。
[0003]射频电源一般由射频信号发生器、射频功率放大电路、供电线路和射频功率检测器组成。其中，射频信号发生器用于产生和/或调理射频信号，射频功率放大电路将来自射频信号发生器的射频信号进行功率放大，射频功率检测器测量来自射频功率放大电路的射频功率信号并且输出射频功率信号，供电线路向各部件提供电力。
[0004]在产生等离子体进行材料处理的工艺中，存在等离子体放电过程，而等离子体放电的形式包括容性放电和感性放电。采用感性放电方式的半导体工艺设备，例如刻蚀机，可连接2台射频电源。其中，一台射频电源独立控制离子通量、中性粒子通量，另一台则射频电源独立控制离子能量。然而，2台射频电源的输出射频功率信号波形因自身的器件差异必然会存在一定的相位差，从而产生串扰，造成腔室内的等离子体不稳定，进而影响工艺过程，对晶圆产生不可修复的损伤，使得加工线宽无法保证。
[0005]现有技术采用的方案是从射频电源的射频信号发生器引出一路射频信号至面板接口形成射频信号同步输出端，在面板上还设有射频信号同步输入端，并且在射频信号发生器中设置与射频信号同步输入端相连的外部信号输入线路和多路选择开关。当判断外部信号输入线路已接入时，多路选择开关选择启用外部信号而放弃自身产生的射频信号；反之，当判断外部信号输入线路悬空时，多路选择开关选择启用自身产生的射频信号。通常，在半导体工艺设备中的两台射频电源之间的相位同步是利用同轴电缆，将一台射频电源的射频信号同步输出端与另一台射频电源的射频信号同步输入端相连接，从而使得两台射频电源利用同一个射频信号，期望能够消除相位差，避免串扰；但是，即使两台射频电源都处于同一机柜(或机台)，连接这两台射频电源的同轴电缆的长度也至少几十厘米。由于半导体工艺设备中常用的射频频率为13.56MHz，也就是说在真空中波长仅为22.12米，而在同轴电缆中的波长则更短，一般只有16米左右，划分360度，即4.4厘米就相差I度，因此几十厘米的同轴电缆也会引起较大的相位差，在某些情况下，这一相位差很可能会引发等离子体振荡，辉光不稳定，工艺无法正常进行，最终导致加工失败。
【发明内容】
[0006]本发明需要解决的技术问题是提供一种射频信号相位可数字式调节的射频电源，该射频电源能够精确地调节同步接入的射频信号的相位，消除本射频电源与提供射频信号的射频电源之间的信号相位差，避免串扰，提高工艺稳定性。
[0007]为了解决上述技术问题，本发明提供了一种射频信号相位可数字式调节的射频电源，所述射频电源包括射频信号发生器、射频功率放大电路、供电线路和射频功率检测器，所述射频信号发生器包括相位调节电路，所述相位调节电路用于调节外输入射频信号的相位。
[0008]进一步地，本发明还具有如下特点:所述射频信号发生器还包括外部信号输入接口、信号选择电路、信号发生器、射频信号输出接口和信号驱动电路，所述外部信号输入接口与所述信号选择电路相连；
[0009]其中，所述外部信号输入接口用于接收来自其他信号源或射频电源的外部输入信号;
[0010]所述信号选择电路用于判断是否有外部输入信号；当所述信号选择电路判断出有外部输入信号，则将外部输入信号发送至所述相位调节电路；当所述信号选择电路判断出没有外部输入信号，则使能所述信号发生器，启动所述信号发生器产生频率信号，并将所述频率信号输送至所述射频信号输出接口以及所述信号驱动电路；
[0011]所述相位调节电路用于调节外输入射频信号的相位，并且将已调节相位的射频信号输送至所述信号驱动电路；
[0012]所述信号驱动电路将接收到的射频信号进行驱动放大，输出可推动所述射频功率放大电路工作的射频信号。
[0013]进一步地，本发明还具有如下特点:所述相位调节电路包括时钟管理单元、数字锁相模块、计数器和逻辑判断电路；
[0014]其中，所述时钟管理单元接入外输入信号，并将所述外输入信号调理后。作为基准时钟信号CLKIN分别输送至所述数字锁相模块和所述计数器；
[0015]所述数字锁相模块将所述基准时钟信号CLKIN进行倍频处理，得到倍频信号CLKX，输出至所述计数器和所述逻辑判断电路；
[0016]所述计数器包括移相计数器和保持计数器；
[0017]其中，所述移相计数器以所述倍频信号CLKX为计数信号，以基准时钟信号CLKIN的高电平上升沿为使能信号，以所述保持计数器的保持控制信号为清零复位信号，高电平有效，当所述移相计数器的计数达到设置最大值时，所述移相计数器的输出端将输出高电平的移相控制信号至所述逻辑判断电路和所述保持计数器；同时，所述保持计数器以倍频信号CLKX为计数信号，以所述移相计数器的移相控制信号为使能信号，高电平有效，以基准时钟信号CLKIN的高电平上升沿为清零复位信号，当所述保持计数器的计数达到设置最大值时，所述保持计数器的输出端将输出高电平的保持控制信号至逻辑判断电路和所述移相计数器；
[0018]所述逻辑判断电路以倍频信号CLKX作为时钟信号，并且接收来自所述移相计数器的移相控制信号和来自所述保持计数器的保持控制信号；当所述移相控制信号由低电平转为高电平时，即所述移相控制信号的上升沿，所述逻辑判断电路的输出端将输出高电平信号；当所述保持控制信号由低电平转为高电平时，即所述保持控制信号的上升沿，所述逻辑判断电路的输出端将输出低电平信号。[0019]进一步地，本发明还具有如下特点:所述数字锁相模块将基准时钟信号CLKIN进行倍频处理，倍数为2?360倍。
[0020]进一步地，本发明还具有如下特点:所述相位调节电路采用可编程逻辑器件实现。
[0021]进一步地，本发明还具有如下特点:所述相位调节电路采用专用集成芯片实现。
[0022]与现有技术相比，本发明具有以下优点:
[0023]1、由于本发明在其射频信号发生器内嵌入有相位调节电路，因此能够精确地调节同步接入的射频信号的相位，消除本射频电源与提供射频信号的射频电源之间的信号相位差，避免串扰，提闻工艺稳定性；
[0024]2、本发明采用的相位调节电路采用数字式控制调节，精度高。
【专利附图】
【附图说明】
[0025]图1为本发明实施例提供的射频电源的原理框图；
[0026]图2为本发明实施例中射频信号发生器的原理图；
[0027]图3为本发明实施例中相位调节电路的一电路原理图；
[0028]图4为本发明实施例中相位调节电路的又一电路原理图；
[0029]图5为本发明实施例中相位调节电路的再一电路原理图。
【具体实施方式】
[0030]为了深入了解本发明，下面结合附图及具体实施例对本发明进行详细说明。
[0031]本发明提供了一种射频信号相位可调节的射频电源，该射频电源一般可为电子管式的射频电源或晶体管式的射频电源，如图1所示，包括有射频信号发生器、射频功率放大电路、供电线路和射频功率检测器。其中，射频信号发生器分别与射频功率放大电路、供电线路相连，射频功率放大电路又分别与供电线路、射频功率检测器相连接，此外供电线路和射频功率检测器相连接。射频电源的工作频率可为2MHz、13.56MHz,27.12MHz、40.68MHz或60MHzo
[0032]如图2所示，本发明的射频信号发生器包括外部信号输入接口、信号选择电路、信号发生器、相位调节电路、射频信号输出接口和信号驱动电路。其中，外部信号输入接口用于接收来自其它信号源或射频电源的外部输入信号，外部输入接口与信号选择电路相连。信号选择电路用于判断是否有外部输入信号，若有，则将外部输入信号发送至相位调节电路，否则使能信号发生器，启动信号发生器产生一定频率的射频信号(如上述的2MHz、
13.56MHz,27.12MHz、40.68MHz或60MHz)，并且将所产生的射频信号输送至射频信号输出接口，以及输送至信号驱动电路。相位调节电路用于调节因同轴电缆线长而引起的射频信号的相位差，并且将已调节相位差的射频信号输送至信号驱动电路。信号驱动电路将所接收到的射频信号进行驱动放大，然后输出可推动射频功率放大器工作的射频信号。
[0033]实施例1:
[0034]如图3所示，实施例1公开了本发明实施例中相位调节电路的一电路原理图。所述相位调节电路可采用独立功能的器件组成，包括时钟管理单元、数字锁相模块、计数器和逻辑判断电路。
[0035]时钟管理单元接入外输入信号，将此信号进行滤波、整形等调理后，作为基准时钟信号CLKIN分别输送至数字锁相模块和计数器。
[0036]数字锁相模块将基准时钟信号CLKIN进行倍频处理，倍数可为2至360倍，倍频后得到倍频信号CLKX，输出至计数器和逻辑判断电路。
[0037]计数器包括有移相计数器和保持计数器，其中移相计数器以倍频信号CLKX作为计数信号，以基准时钟信号CLKIN的高电平上升沿为使能信号，以保持计数器的保持控制信号为清零复位信号，高电平有效，当移相计数器的计数达到设置最大值时，移相计数器的输出端将输出高电平的移相控制信号至逻辑判断电路和保持计数器；保持计数器以倍频信号CLKX为计数信号，以移相计数器的移相控制信号为使能信号，高电平有效，以基准时钟信号CLKIN的高电平上升沿为清零复位信号，当保持计数器的计数达到设置最大值时，保持计数器的输出端将输出高电平的保持控制信号至逻辑判断电路和移相计数器。
[0038]逻辑判断电路以倍频信号CLKX作为时钟信号，并且接收来自移相计数器的移相控制信号和来自保持计数器的保持控制信号，当移相控制信号由低电平转为高电平时，即移相控制信号的上升沿，逻辑判断电路的输出端将输出高电平信号；当保持控制信号由低电平转为高电平时，即保持控制信号的上升沿，逻辑判断电路的输出端将输出低电平信号。
[0039]相位调节电路的工作过程为:
[0040]首先，外信号输入经过时钟管理单元的滤波整形等预处理后，可作为基准时钟信号CLKIN，输出至数字锁相模块和计数器。
[0041 ] 接着，由数字锁相模块将CLKIN进行倍频，得到倍频信号CLKX，倍数可根据所需调节相位的精度确定，例如所需调节相位的精度为I度，则倍数为360，若精度为5度，则倍数为72。
[0042]然后，移相计数器以倍频信号CLKX为计数时钟信号，当CLKIN的高电平上升沿时，开始计数，移相计数器的输出端初始输出为低电平，计数最大值可根据传输同轴电缆的长度事先预置，也可现场直接设置，此计数最大值与精度的乘积决定了移动的相位大小，当移相计数器的计数达到最大值时，输出端将移相控制信号由低电平转变为高电平，并且输出至逻辑判断电路和保持计数器。
[0043]此时，保持计数器也以倍频信号CLKX为计数时钟信号，当移相控制信号由低电平转变为高电平时，开始计数，保持计数器的输出端初始输出为低电平，计数最大值由倍数和基准时钟信号CLKIN的占空比决定，可事先预置，也可现场直接设置，当保持计数器的计数达到最大值时，输出端将保持控制信号由低电平转变为高电平，并且输出至逻辑判断电路和移相计数器。
[0044]逻辑判断电路以倍频信号CLKX作为时钟信号，根据移相控制信号和保持控制信号的电平变换来决定最终输出，当移相控制信号由低电平转为高电平时，即移相控制信号的上升沿，逻辑判断电路的输出端将输出高电平信号；当保持控制信号由低电平转为高电平时，即保持控制信号的上升沿，逻辑判断电路的输出端将输出低电平信号，因此由移相控制信号决定所移动相位的大小，由保持控制信号决定移相后的信号占空比保持不变，从而实现外部射频信号输入的数字式调节移相。
[0045]当移相计数器接收到的保持控制信号由低电平转变为高电平时，移相计数器复位清零，为下一次计数做准备；当保持计数器接收到的基准时钟信号CLKIN由低电平转变为高电平时，保持计数器复位清零，为下一次计数做准备。[0046]实施例2:
[0047]如图4所示，实施例2公开了本发明实施例中相位调节电路的又一电路原理图。相位调节电路可采用可编程逻辑器件(例如现场可编程逻辑门器件FPGA)来实现相位调节电路，图4中的各部件功能与图3中的相应部件一致。
[0048]实施例3:
[0049]如图5所示，实施例3公开了本发明实施例中相位调节电路的再一电路原理图。相位调节电路可采用专用集成芯片来实现相位调节电路，图5中的各部件功能与图3中的相应部件一致。
[0050]以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限制本发明，凡在本发明的本质和基本原理之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.射频信号相位可数字式调节的射频电源，所述射频电源包括射频信号发生器、射频功率放大电路、供电线路和射频功率检测器，其特征在于:所述射频信号发生器包括相位调节电路，所述相位调节电路用于调节外输入射频信号的相位。
2.根据权利要求1所述的射频电源，其特征在于:所述射频信号发生器还包括外部信号输入接口、信号选择电路、信号发生器、射频信号输出接口和信号驱动电路，所述外部信号输入接口与所述信号选择电路相连； 其中，所述外部信号输入接口用于接收来自其他信号源或射频电源的外部输入信号； 所述信号选择电路用于判断是否有外部输入信号；当所述信号选择电路判断出有外部输入信号，则将外部输入信号发送至所述相位调节电路；当所述信号选择电路判断出没有外部输入信号，则使能所述信号发生器，启动所述信号发生器产生频率信号，并将所述频率信号输送至所述射频信号输出接口以及所述信号驱动电路； 所述相位调节电路用于调节外输入射频信号的相位，并且将已调节相位的射频信号输送至所述信号驱动电路； 所述信号驱动电路将接收到的射频信号进行驱动放大，输出可推动所述射频功率放大电路工作的射频信号。
3.根据权利要求2所述的射频电源，其特征在于:所述相位调节电路包括时钟管理单元、数字锁相模块、计数器和逻辑判断电路； 其中，所述时钟管理单元接入外输入信号，并将所述外输入信号调理后。作为基准时钟信号CLKIN分别输送至所述数字锁相模块和所述计数器； 所述数字锁相模块将所述基准时钟信号CLKIN进行倍频处理，得到倍频信号CLKX，输出至所述计数器和所述逻辑判断电路； 所述计数器包括移相计数器和保 持计数器； 其中，所述移相计数器以所述倍频信号CLKX为计数信号，以基准时钟信号CLKIN的高电平上升沿为使能信号，以所述保持计数器的保持控制信号为清零复位信号，高电平有效，当所述移相计数器的计数达到设置最大值时，所述移相计数器的输出端将输出高电平的移相控制信号至所述逻辑判断电路和所述保持计数器；同时，所述保持计数器以倍频信号CLKX为计数信号，以所述移相计数器的移相控制信号为使能信号，高电平有效，以基准时钟信号CLKIN的高电平上升沿为清零复位信号，当所述保持计数器的计数达到设置最大值时，所述保持计数器的输出端将输出高电平的保持控制信号至逻辑判断电路和所述移相计数器； 所述逻辑判断电路以倍频信号CLKX作为时钟信号，并且接收来自所述移相计数器的移相控制信号和来自所述保持计数器的保持控制信号；当所述移相控制信号由低电平转为高电平时，即所述移相控制信号的上升沿，所述逻辑判断电路的输出端将输出高电平信号；当所述保持控制信号由低电平转为高电平时，即所述保持控制信号的上升沿，所述逻辑判断电路的输出端将输出低电平信号。
4.根据权利要求3所述的射频电源，其特征在于:所述数字锁相模块将基准时钟信号CLKIN进行倍频处理，倍数为2~360倍。
5.根据权利要求1所述的射频电源，其特征在于:所述相位调节电路采用可编程逻辑器件实现。
6.根据权利要求1所述的射频电源，其特征在于:所述相位调节电路采用专用集成芯片 实现。
【文档编号】H05H1/46GK103855911SQ201210497413
【公开日】2014年6月11日 申请日期:2012年11月28日 优先权日:2012年11月28日
【发明者】李勇滔, 李英杰, 夏洋, 王文东 申请人:中国科学院微电子研究所