专利名称：线路基板及线路基板制作工艺的制作方法
技术领域：
本发明涉及一种线路基板及其制作工艺，且特别是涉及一种应用于半导体封装的线路基板及其制作工艺。
背景技术：
目前在半导体封装技术中，芯片载体(chipcarrier)通常用来将半导体集成电路芯片(IC chip)连接至下一层级的电子元件,例如主机板或模块板等。线路基板(circuitboard)是经常使用于高接点数的芯片载体。线路基板主要由多层图案化导电层(patternedconductive layer)及多层介电层(dielectric layer)交替叠合而成,而两图案化导电层之间可通过导电孔(conductive via)而彼此电连接。倒装接合(flip-chip bonding)是一种可应用于具有高接点数的IC芯片的封装方式，其可通过多个以面阵列方式排列的导电结构，将IC芯片连接至线路基板。然而，在导电结构的制作工艺中，由于图案化光致抗蚀剂层的开口需与介电层的开口连通且完全暴露出介电层的开口，故在形成图案化光致抗蚀剂层的开口时会受到制作工艺上对位精准度的限制，而使图案化光致抗蚀剂层的开口宽度必须大于防焊层的开口宽度。如此一来，不但无法缩小图案化光致抗蚀剂层的开口的尺寸，也导致导电凸块的尺寸以及凸块间距(bumppitch)无法缩小。此外，由于凸块间距无法缩小，所以芯片上的芯片接垫间距也对应无法缩小。
发明内容
本发明的目的在于提供一种线路基板，其用以电连接的导电结构的间距较小。本发明再一目的在于提供一种线路基板制作工艺，其制造出的线路基板的导电结构间距较小。为达上述目的，本发明提出一种线路基板，其包括一第一介电层、多个导电结构、一第二介电层以及多个导电柱。第一介电层包括多个第一导电开口、一第一表面及相对第一表面的一第二表面。各第一导电开口连接第一表面及第二表面。导电结构分别填充于第一导电开口内，各导电结构为一体成型且包括一接垫部、一连接部及一凸出部。各连接部连接对应的接垫部及凸出部。各凸出部具有一曲面，凸出于第二表面。第二介电层设置于第一介电层的第一表面上。接垫部分别位于第二介电层内。第二介电层包括多个第二导电开口，分别连接接垫部。导电柱分别填充于第二导电开口内并与接垫部连接。各导电柱包括一连接垫，凸出于第二介电层相对第一表面的一第三表面。本发明提出一种线路基板，其包括一介电层以及多个导电结构。介电层具有多个导电开口、一第一表面及相对第一表面的一第二表面。各导电开口连接第一表面及第二表面。导电结构分别填充于导电开口内。各导电结构为一体成型且包括一接垫部、一连接部及一凸出部。各连接部连接对应的接垫部及凸出部。各凸出部具有一曲面，凸出于第二表面。
本发明提出一种线路基板制作工艺，其包括下列步骤:提供一载板。设置一导电层及一介电层于载板上，其中导电层位于载板及介电层之间。图案化介电层以形成一图案化介电层。图案化介电层具有多个第一开口，分别暴露出部分的导电层。以图案化介电层做掩模，形成多个圆弧凹槽于导电层上。形成一第一图案化光致抗蚀剂层。第一图案化光致抗蚀剂层具有多个第二开口，其分别连接第一开口。以第一图案化光致抗蚀剂层为掩模，形成多个导电结构，其中各导电结构为一体成型且包括一接垫部、一连接部及一凸出部。接垫部分别填充于第二开口内。连接部分别填充于第一开口内。凸出部分别填充于圆弧凹槽内。移除第一图案化光致抗蚀剂层及载板。移除图案化导电层以暴露出凸出部。基于上述，本发明通过导电结构的凸出部的曲面设计来增加其接合面积，而无须增加凸出部的宽度。再者，由于本发明的导电结构为一体成型，无须受到制作工艺上对位精准度的限制，并且有效缩短了线路基板的导电结构的间距。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
图1A是依照本发明的一实施例的一种线路基板的剖面示意图；图1B是图1A的区域A的局部放大示意图；图2A是依照本发明的另一实施例的一种导电结构的剖面示意图；图2B是依照本发明的另一实施例的一种导电结构的剖面示意图；图3A至图30是依照本发明一实施例的一种线路基板制作工艺的剖面示意图；图4A至图4C是依照本发明的一实施例的一种线路基板制作工艺的局部步骤的剖面示意图；图5A至图5C是依照本发明的一实施例的一种线路基板制作工艺的局部步骤的剖面示意图；图6是依照本发明的一实施例的一种线路基板的剖面示意图。主要元件符号说明100、100a、200、300、400:线路基板120:导电层122:圆弧凹槽124:导电图案126:电性接垫130:第一介电层132:第一图案化介电层132a:第一开口134:第一导电开口136:第一表面138:第二表面140:第一图案化光致抗蚀剂层142:第二开口
150:导电结构152:接垫部154:连接部156、156a:凸出部160、160a:阻障金属层170:保护层180:抗蚀刻层180a、180b:第二图案化光致抗蚀剂层190:第一籽晶层192:外接垫210:第二介电层212:第二导电开口214:第三表面220:导电柱222:连接垫230:第三图案化光致抗蚀剂层232:第三开口240:第二籽晶层Dl:外径D2:外径Tl:厚度T2:厚度T3:厚度α:夹角
具体实施例方式图1A是依照本发明的一实施例的一种线路基板的剖面示意图。图1B是图1A的区域A的局部放大图。在此，图1B以局部放大的方式绘不第一介电层130中的一个导电结构150做详细说明之用。请同时参照图1A及图1Β，在本实施例中，线路基板100包括一第一介电层130、多个导电结构150、一第二介电层210以及多个导电柱220。第一介电层130具有多个第一导电开口 134 (图1B绘示为一个)、一第一表面136及相对第一表面136的一第二表面138。在本实施例中,第一介电层130的厚度介于5-30 μ m之间,但本发明并不以此为限，第一介电层130的厚度可由设计者依实际需求而定。各第一导电开口 134连接第一表面136及第二表面138。导电结构150分别填充于第一导电开口 134内。导电结构150为一体成型且包括一接垫部152、一连接部154及一凸出部156。连接部154连接对应的接垫部152及凸出部156。各凸出部156具有凸出于第二表面138的一曲面，且各接垫部152凸出于第一表面136。承上述，第二介电层210设置于第一介电层130的第一表面136。接垫部152凸出于第一表面136且位于第二介电层210内。第二介电层210包括多个第二导电开口 212,分别连接接垫部152。导电柱220分别填充于第二导电开口 212内并与接垫部152连接。各导电柱220包括一连接垫222,凸出于第二介电层210相对第一表面136的一第三表面214。在本实施例中，线路基板100更包括多个阻障金属层160，分别覆盖凸出部156，阻障金属层160的材质可以是锡、钯、金、镍、钼、银、镁、锌、锰、钥或其他适当的金属材料，或者也可以是上述金属材料的任意组合。具体而言，凸出部156的切线与水平线的夹角α不大于45度。并且，各凸出部156及对应的阻障金属层160于第二表面138上的截面的外径为D1，而连接部 154 的外径为 D2，I D1-D2 I /2 兰 5 μ m。在本实施例中，如图1B所示，各凸出部156于第二表面138上的截面的外径约等于连接部154的外径D2，因此，各凸出部156及对应的阻障金属层160于第二表面138上的截面的外径Dl约略大于连接部154的外径D2。图2A是依照本发明的另一实施例的一种导电结构的剖面示意图。在本实施例中，导电结构150a与导电结构150大致相似，惟各凸出部156及对应的阻障金属层160于第二表面138上的截面的外径Dl实质上等于对应的连接部154的外径D2。换言之，各凸出部156于第二表面138上的截面的外径约略小于连接部154的外径D2。图2B是依照本发明的又一实施例的一种导电结构的剖面示意图。在本实施例中，导电结构150b与导电结构150大致相似，惟各凸出部156于第二表面138上的截面的外径约略大于连接部154的外径D2。意即，凸出部156覆盖部分的第二表面138。因此，各凸出部156及对应的阻障金属层160于第二表面138上的截面的外径Dl约略大于对应的连接部154的外径D2。如此，通过导电结构的凸出部的曲面设计来增加其接合面积，而无须增加凸出部的宽度。此外，再加上本实施例的导电结构为一体成型，无须受到制作工艺上对位精准度的限制。因此，导电结构的间距可有效地被缩小。图3A至图30是依照本发明一实施例的一种线路基板制作工艺的剖面示意图。为了制造上述实施例的线路基板100、100a，本发明也提出了一种线路基板制作工艺，其包括的步骤详述如下。首先，请参照图3A，提供一载板110，并设置一导电层120及一第一介电层130于载板110上,其中导电层120位于载板110及第一介电层130之间。在本实施例中，载板110的材料例如为玻璃板、陶瓷板。载板110与导电层120之间还可使用粘着剂进行粘合。导电层的材料例如为铜。接着，请参照图3B，图案化第一介电层130以形成一第一图案化介电层132。第一图案化介电层132具有多个第一开口 132a。第一开口 132a分别暴露出部分的导电层120。在本实施例中，形成第一图案化介电层132的方式包括激光钻孔，但本发明并不局限于此，形成第一图案化介电层132的方式也可为各向异性蚀刻等，例如:干式或湿式蚀刻。接着，如图3C所示，以第一图案化介电层132做为掩模，形成多个圆弧凹槽122于导电层120上。在本实施例中，导电层120上形成多个圆弧凹槽122的方法包括湿式蚀刻，但本发明并不局限于此，形成第一图案化介电层132的方式也可为其他等向性蚀刻。承上述，接着参考图3D，在圆弧凹槽122的表面上形成一阻障金属层160。阻障金属层160的材质可以是锡、钯、金、镍、钼、银、镁、锌、锰、钥或其他适当的金属材料，或者也可以是上述金属材料的任意组合。接着，请参考图3E，形成一第一图案化光致抗蚀剂层140。第一图案化光致抗蚀剂层140具有多个第二开口 142，其分别连接第一开口 132a。在本实施例中，第二开口 142的外径大于第一开口 132a的外径，但本发明并不以此为限，在本发明的其他实施例中，第二开口 142的外径也可实质上等于第一开口 132a的外径。接着，请参考图3F，以第一图案化光致抗蚀剂层140为掩模，形成多个导电结构150。在一实施例中，导电结构150的形成方式包括在形成如图3E所示的第一图案化光致抗蚀剂层140之前，先形成一第一籽晶层190 (标不于图3E)于第一图案化介电层132及圆弧凹槽122的表面上，接着再形成第一图案化光致抗蚀剂层140，再通过第一籽晶层190进行电镀以形成导电结构150。在本实施例中，导电结构150的材质例如为铜。如图3F所示，电镀形成的导电结构150为一体成型，且包括一接垫部152、一连接部154及一凸出部156。接垫部152分别填充于第二开口 142内。连接部154分别填充于第一开口 132a内。凸出部156则分别填充于圆弧凹槽122内。如此形成的导电结构150，其凸出部156及对应的阻障金属层160于第二表面138上的截面的外径D1，与连接部154的外径D2间的关系为I D1-D2 I /2 ^ 5ym0并且，凸出部156的切线与水平线的夹角α不大于45度。值得注意的是，图3F所示的凸出部156，其于第二表面138上的截面的外径约略大于连接部154的外径D2。意即，凸出部156覆盖部分的第二表面138。因此，各凸出部156及对应的阻障金属层160于第二表面138上的截面的外径Dl大于对应的连接部154的外径D2。但本实施例并不局限于此，凸出部156也可如图1B所示，其于第二表面138上的截面的外径约等于连接部154的外径D2，而使各凸出部156及对应的阻障金属层160于第二表面138上的截面的外径Dl约略大于连接部154的外径D2。或者，凸出部156也可如图2Α所示，各凸出部156及对应的阻障金属层160于第二表面138上的截面的外径Dl实质上等于对应的连接部154的外径D2。因此，各凸出部156于第二表面138上的截面的外径约略小于连接部154的外径D2。换言之，上述各实施例中的凸出部156于第二表面138上的截面的外径尺寸，取决于所形成的阻障金属层160的厚度。当阻障金属层160的厚度越薄，凸出部156于第二表面138上的截面的外径尺寸越大。接着，请同时参考图3G及图3Η，移除图3F所示的第一图案化光致抗蚀剂层140及载板Iio在一实施例中，载板110与导电层120之间的粘着剂可以溶剂进行去除。再移除导电层120以暴露出凸出部156。至此，已完成具有单层线路的线路基板的制作，在此单层线路是指排列成单层之一或多的接垫部152。若需形成具有多层线路层的线路基板，则在图3F后如图31所示，设置一第二介电层210于第一表面136上，使其覆盖第一表面136及接垫部152。接着，请参照图3J，图案化第二介电层210，使第二介电层210具有多个第二导电开口 212。第二导电开口 212分别暴露出部分的接垫部152。在本实施例中，形成第二导电开口 212的方式包括激光钻孔，但本发明并不局限于此，形成第二导电开口 212的方式也可为各向异性蚀刻等，例如:干式或湿式蚀刻。接着，请参考图3Κ，形成一第三图案化光致抗蚀剂层230。第三图案化光致抗蚀剂层230具有多个第三开口 232，其分别连接第二导电开口 212。在本实施例中，第三开口232的外径大于第二导电开口 212的外径，但本发明并不以此为限，在本发明的其他实施例中，第三开口 232的外径也可实质上等于第二导电开口 212的外径。接着，请参考图3L，以第三图案化光致抗蚀剂层230为掩模,形成多个导电柱220。在本发明的一 实施例中，导电柱220的形成方式包括在形成如图3Κ所示的第三图案化光致抗蚀剂层230之前，先形成一第二籽晶层240 (标示于图3K)于第二介电层210及暴露的接垫部152上，接着再形成第三图案化光致抗蚀剂层230，再通过第二籽晶层240进行电镀以形成导电柱220。在本实施例中，导电柱220的材质例如为铜。接着，请参考图3M，移除图3L所示的第三图案化光致抗蚀剂层230，使导电柱220的连接垫222凸出于第二介电层210的一第三表面214。如此，重复上述图31至图3M的步骤至达到所需要的线路层的层数，接着移除载板110，并移除导电层120以暴露出凸出部156，即可完成如图3N所示的具有多层线路的线路基板100。值得注意的是，本实施例是由线路基板100与芯片接合的导电结构150开始制作至线路基板100与电路板连接的外接垫192，以与焊球连接。因此，相较于导电结构150的凸出部156于线路基板100上的密度，线路基板100与电路板连接的外接垫192的密度较低。在本实施例中，如图3J所示，可于凸出部156及外接垫192的表面上形成一保护层170，以覆盖凸出部156及外接垫192。还可于保护层的材料可为有机表面保护层(OrganicSurface Passivation, 0SP)、|f1、金或其他适当的材料,或者也可以是上述金属材料的任意组合。保护层170可将凸出部156的表面隔绝于外界的空气，因此可降低凸出部156的表面发生氧化的机率。由于本实施例的导电结构150是利用电镀的方式一体成型而制成，因而无需如现有制作工艺中分段形成导电结构150而受到对位精准度上的限制。加上本实施例通过导电结构150的凸出部156的曲面设计来增加其接合面积，而无须增加凸出部156的宽度，因此本实施例的线路基板制作工艺可缩小导电结构150的间距。再者，现有的制作工艺是由线路基板与电路板连接的端部开始逐层制作至线路基板与芯片接合的端部；或者，由线路基板的核心层向外压合，以制作线路层。当线路基板的线路层较多时，则会因为受到制作工艺上对位的限制，而无法有效缩小其与芯片接合的端部的导电结构的间距。而本实施例的制作工艺是由线路基板与芯片接合的导电结构150开始往下进行具有多层线路层的线路基板的制作工艺，因此可有效控制导电结构150的间距至所需的范围，而无须考虑对位误差容忍度的问题。图4A至图4C是依照本发明的一实施例的一种线路基板制作工艺的局部步骤的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。本实施例的具有多层线路层的线路基板200的制作流程的可以采用与前述实施例的线路基板100的制作流程大致相同的制作方式，在图3G之后，如图4A所示，形成一第二图案化光致抗蚀剂层180a于导电层120及第一图案化介电层132上，并于外接垫192上形成一抗蚀刻层180，以覆盖外接垫192的表面。接着，如图4B所示，以第二图案化光致抗蚀剂层180a为掩模移除导电层120，以形成至少一导电图案124 (绘示为三个)于第一图案化介电层132上，并暴露出具有阻障金属层的凸出部156。如图4B所示，导电图案124的厚度Tl大于凸出部156的最大厚度T2。在本实施例中，导电图案124可用以加强线路基板200的结构强度，也可增加导热的效率。接着，移除抗蚀刻层180，以暴露出外接垫192，并如图4C所示，形成一保护层170于导电图案124、凸出部156及外接垫192上，以覆盖导电图案124、凸出部156及外接垫192。保护层170可将凸出部156的表面隔绝于外界的空气，因此可降低凸出部156的表面发生氧化的机率。
图5A至图5C是依照本发明的一实施例的一种线路基板制作工艺的局部步骤的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。本实施例的具有多层线路层的线路基板300的制作流程的可以采用与前述实施例的线路基板100的制作流程大致相同的制作方式，在图3G之后，如图5A所示，形成一第二图案化光致抗蚀剂层180b于导电层120及第一图案化介电层132上，并于外接垫192上形成一抗蚀刻层180，以覆盖外接垫192的表面。接着，如图5B所示，以第二图案化光致抗蚀剂层180b为掩模移除导电层120，以形成至少一电性接垫126 (绘示为一个)于凸出部156的至少其中之一上。电性接垫126覆盖对应的凸出部156，其他具有阻障金属层的凸出部156则暴露于第一图案化介电层132之外。如图5B所示，电性接垫126的厚度T3大于对应的凸出部156的最大厚度T2。在本实施例中，电性接垫126可当作线路基板200上的线路接点之用。接着，移除抗蚀刻层180，以暴露出外接垫192，并如图5C所示，形成一保护层170于电性接垫126、凸出部156及外接垫192上，以覆盖电性接垫126、凸出部156及外接垫192。图6是依照本发明的一实施例的一种具有多层线路层的线路基板的剖面示意图。请参照图6，当然，本发明也可在图3G之后，意即在移除图3F的第一图案化光致抗蚀剂层140及载板110之后，同时于第一图案化介电层132上形成导电图案124及电性接垫126。如图6所示，线路基板400同时包括用以帮助散热的导电图案124、用以作线路接点的电性接垫126以及导电结构150。综上所述，本发明通过导电结构的凸出部的曲面设计来增加其接合面积，而无须增加凸出部的宽度。再者，由于本发明的导电结构为一体成型，无须受到制作工艺上对位精准度的限制。因此，导电结构的间距可有效地被缩小。此外，现有的制作工艺是由线路基板与电路板连接的一端开始逐层制作至线路基板与芯片接合的导电结构；或者，由线路基板的核心层向外压合，以制作线路层。如此的制作工艺，当线路基板的线路层较多时，则易因为受到制作工艺上对位的限制，而无法有效缩小其与芯片接合的端部的导电结构的间距。而本发明的制作工艺是由线路基板与芯片接合的导电结构开始进行具有多层线路层的线路基板的制作工艺，因此可有效控制导电结构的间距至所需的范围，且制作工艺误差得以有效控制，进而提生产的精密度。因此，本发明确实有效缩短了线路基板的导电结构的间距。虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
权利要求
1.一种线路基板，包括: 第一介电层，包括多个第一导电开口、一第一表面及相对该第一表面的一第二表面，各该第一导电开口连接该第一表面及该第二表面； 多个导电结构，分别填充于该些第一导电开口内，各该导电结构为一体成型且包括接垫部、连接部及凸出部，各该连接部连接对应的该接垫部及该凸出部，各该凸出部具有一曲面，凸出于该第二表面； 第二介电层，设置于该第一介电层的该第一表面，该些接垫部分别凸出于该第一表面且位于该第二介电层内，该第二介电层包括多个第二导电开口，分别连接该些接垫部；以及 多个导电柱，分别填充于该些第二导电开口内并与该些接垫部连接，各该导电柱包括连接垫，凸出于该第二介电层相对该第一表面的一第三表面。
2.如权利要求1所述的线路基板，还包括: 多个阻障金属层，分别覆盖该些凸出部。
3.如权利要求2所述的线路基板，其中各该凸出部及对应的该阻障金属层于该第二表面上的截面的外径为D1，而该连接部的外径为D2，I D1-D2 I /2 ^ 5ym0
4.如权利要求1所述的线路基板，其中各该凸出部的切线与水平线的夹角为α，α 刍 45。。
5.如权利要求1所述的线路基板，还包括: 至少一导电图案，设置于该第二表面上，其中该至少一导电图案的厚度大于该些凸出部的最大厚度。
6.如权利要求1所述的线路基板，还包括: 至少一电性接垫，设置于该些凸出部的至少其中之一上，且覆盖对应的该凸出部，其中该至少一电性接垫的厚度大于对应的该凸出部的最大厚度。
7.—种线路基板，包括: 介电层，具有多个导电开口、一第一表面及相对该第一表面的一第二表面，各该导电开口连接该第一表面及该第二表面；以及 多个导电结构，分别填充于该些导电开口内，各该导电结构为一体成型且包括接垫部、连接部及凸出部，各该连接部连接对应的该接垫部及该凸出部，各该凸出部具有一曲面，凸出于该第二表面，且各该接垫部凸出于该第一表面。
8.如权利要求7所述的线路基板，还包括: 多个阻障金属层，分别覆盖该些凸出部。
9.如权利要求8所述的线路基板，其中各该凸出部及对应的该阻障金属层于该第二表面上的截面的外径为D1，而该连接部的外径为D2，I D1-D2 I /2 ^ 5ym0
10.如权利要求7所述的线路基板，其中各该凸出部的切线与水平线的夹角为α，α 刍 45。。
11.如权利要求7所述的线路基板，还包括: 至少一导电图案，设置于该第二表面上，其中该至少一导电图案的厚度大于该些凸出部的最大厚度。
12.如权利要求7所述的线路基板，还包括: 至少一电性接垫，设置于该些凸出部的至少其中之一上，且覆盖对应的该凸出部，其中该至少一电性接垫的厚度大于对应的该凸出部的最大厚度。
13.一种线路基板制作工艺，包括: 提供一载板； 设置一导电层及一介电层于该载板，其中该导电层位于该载板及该介电层之间； 图案化该介电层，以形成一图案化介电层，该图案化介电层具有多个第一开口，分别暴露出部分的该导电层； 以该图案化介电层做掩模，形成多个圆弧凹槽于该导电层上； 形成一第一图案化光致抗蚀剂层，该第一图案化光致抗蚀剂层具有多个第二开口，该些第二开口分别连接该些第一开口； 以该第一图案化光致抗蚀剂层为掩模，形成多个导电结构，其中各该导电结构为一体成型且包括一接垫部、一连接部及一凸出部，该些接垫部分别填充于该些第二开口内，该些连接部分别填充于该些第一开口内，该些凸出部分别填充于该些圆弧凹槽内； 移除该第一图案化光致抗蚀剂层及该载板；以及 移除该导电层，以暴露出该些凸出部。
14.如权利要求13所述的线路基板制作工艺，还包括: 于该导电层上形成该些圆弧凹槽后，于该圆弧凹槽的表面上形成一阻障金属层。
15.如权利要求13所述的线路基板制作工艺，其中于该导电层上形成该些圆弧凹槽的方法包括湿式蚀刻。
16.如权利要求13所述的线路基板制作工艺，其中以该第一图案化光致抗蚀剂层为掩模，形成该些导电结构的步骤还包括: 形成该第一图案化光致抗蚀剂层之前，形成一籽晶层于该图案化介电层及该圆弧凹槽的表面上； 形成该第一图案化光致抗蚀剂层；以及 通过该籽晶层进行电镀以形成该些导电结构。
17.如权利要求13所述的线路基板制作工艺，还包括: 移除该导电层之前，形成一第二图案化光致抗蚀剂层于该导电层上；以及以该第二图案化光致抗蚀剂层为掩模移除该导电层，以形成至少一导电图案于该图案化介电层上，并暴露出该些凸出部。
18.如权利要求17所述的线路基板制作工艺，其中该至少一导电图案的厚度大于该些凸出部的最大厚度。
19.如权利要求13所述的线路基板制作工艺，还包括: 移除该导电层之前，形成一第二图案化光致抗蚀剂层于该导电层上；以及以该第二图案化光致抗蚀剂层为掩模移除该导电层，以形成至少一电性接垫于该些凸出部的至少其中之一上，该至少一电性接垫覆盖对应的该凸出部，其他的该些凸出部则暴露于该图案化介电层之外。
20.如权利要求19所述的线路基板制作工艺，其中该至少一电性接垫的厚度大于对应的该凸出部的最大厚度。
全文摘要
本发明公开一种线路基板及线路基板制作工艺。线路基板包括一介电层以及多个导电结构。介电层具有多个导电开口、一第一表面及相对第一表面的一第二表面。各导电开口连接第一表面及第二表面。导电结构分别填充于导电开口内。各导电结构为一体成型且包括一接垫部、一连接部及一凸出部。各连接部连接对应的接垫部及凸出部。各凸出部具有一曲面，凸出于第二表面。制造此种线路基板的线路基板制作工艺也被提出。
文档编号H05K1/02GK103151330SQ20131006742
公开日2013年6月12日 申请日期2013年3月4日 优先权日2012年9月14日
发明者宫振越, 张文远 申请人:威盛电子股份有限公司