电容式微机械换能器及制造所述电容式微机械换能器的方法

电容式微机械换能器及制造所述电容式微机械换能器的方法
【专利摘要】本发明涉及一种制造电容式微机械换能器(100)特别是CMUT的方法，所述方法包括：在基底(1)上沉积第一电极层(10)；在所述第一电极层(10)上沉积第一介电薄膜(20)；在所述第一介电薄膜(20)上沉积牺牲层(30)，所述牺牲层(30)是可移除的，以形成所述换能器的空腔(35)；在所述牺牲层(30)上沉积第二介电薄膜(40)；并且，在所述第二介电薄膜(40)上沉积第二电极层(50)，其中，所述第一介电薄膜(20)和/或所述第二介电薄膜(40)包括：包括氧化物的第一层、包括高k材料的第二层以及包括氧化物的第三层，并且其中，通过原子层沉积来执行所述沉积步骤。本发明还涉及一种通过这样的方法来制造的电容式微机械换能器(100)，特别是CMUT。
【专利说明】电容式微机械换能器及制造所述电容式微机械换能器的方 法

【技术领域】
[0001] 本发明涉及一种制造电容式微机械换能器的方法，特别是制造用于发射和/或接 收超声波的电容式微机械超声换能器（CMUT)的方法。本发明还涉及一种电容式微机械换 能器，特别是用于发射和/或接收超声的电容式微机械超声换能器（CMUT)。

【背景技术】
[0002] 任何超声（成像）系统的核心是将电能转换成声能并且转换回来的换能器。传统 上，这些换能器由被布置在线性（1D)换能器阵列中的压电晶体制成，并且以高达10MHz的 频率工作。然而，朝矩阵（2D)换能器阵列的趋势和朝将超声（成像）功能集成到导管和引 导线的小型化的驱使已经引起所谓电容式微机械超声换能器（CMUT)的发展。CMUT包括膜 (或隔膜）、膜下面的空腔以及形成电容器的电极。为了接收超声波，超声波引起膜移动或 振动，并且能够检测电极之间的电容的变化。从而，超声波被转变为对应的电信号。相反地， 应用到电极的电信号引起膜移动或振动，并且从而发射超声波。
[0003] 然而，充电是电容式微机械超声换能器的已知缺点。WO 2010/032156A2描述了一 种具有特定层结构的电容式微机械超声换能器，其解决了充电问题。包括电介质的第一隔 离层被布置在第一电极与第二电极之间。而且，包括电介质的第二隔离层能够被布置在第 二电极与空腔之间。特别地，所谓的0N0 (氧化物-氮化物-氧化物）介电层实施充电解决 方案。
[0004] 在WO 2010/032156Α2中，第一介电隔离层和第二介电隔离层电隔离第一电极和 第二电极。这样的介电隔离层确定CMUT设备的整体性能的合理范围。在理想情况下，介电 隔离层非常薄或具有高介电常数和高击穿电压。然而，0N0介电层具有其局限性，并且仅仅 能够被沉积在相对厚的层（例如，使用PECVD约250nm)，以及低介电常数，如氮化物的介电 常数约为5到7。由此，CMUT的性能受限于0N0介电层的最小厚度、电击穿电压以及其介 电常数。这样的CMUT设备的具体问题会是工作电压相对较高，并且输出压力相对较低。因 此，有需要进一步改进这样的CMUT。


【发明内容】

[0005] 本发明的目的是提供一种改进的电容式微机械换能器（特别是CMUT)，特别是具 有改进的性能（例如，降低工作电压和/或增加输出压力）和/或更容易制造。本发明的 又一目的是提供一种制造这样的电容式微机械换能器（特别是CMUT)的改进的方法。
[0006] 在本发明的第一方面中，提出一种制造电容式微机械换能器（特别是CMUT)的方 法，所述方法包括：在基底上沉积第一电极层；在所述第一电极层上沉积第一介电薄膜；在 所述第一介电薄膜上沉积牺牲层，所述牺牲层是可移除的，以形成换能器的空腔；在所述牺 牲层上沉积第二介电薄膜；在所述第二介电薄膜上沉积第二电极层，其中，所述第一介电薄 膜和/或所述第二介电薄膜包括：包括氧化物的第一层、包括高k材料的第二层以及包括氧 化物的第三层，并且其中，通过原子层沉积来执行所述沉积步骤。
[0007] 在本发明的又一方面中，提出一种通过本发明的方法来制造的电容式微机械换能 器，特别是CMUT。
[0008] 在本发明的又一方面中，提出一种电容式微机械换能器，特别是CMUT，包括：在基 底上的第一电极层、在所述第一电极层上的第一介电薄膜、在所述第一介电薄膜上方形成 的空腔、覆盖所述空腔的第二介电薄膜以及在所述第二介电薄膜上的第二电极层，其中，所 述第一介电薄膜和/或所述第二介电薄膜包括：包括氧化物的第一层、包括高k材料的第二 层以及包括氧化物的第三层。
[0009] 本发明的基本思想是提供介电隔离层的使用，所述介电隔离层包括氧化物层（0)、 高k层以及另一氧化物层（0)。换言之，高k层被夹在两个氧化物层（特别是二氧化硅） 之间。这是所谓的叠层。高k是指高介电常数（例如，8或更高）。所述介电常数通常被缩 写为字母k(或也为~)。与0N0介电隔离层相比，以这种方式能够显著改进换能器的性能 (例如，在较低工作电压下的较大输出压力）。由此，通过用由原子层沉积（ALD)来沉积的 高k材料替换0Ν0介电隔离层，在工作电压和输出压力方面显著提高CMUT的性能。而且， 与0Ν0介电隔离层相比，能够实现关于设备稳定性（特别是稳定的输出与时间的比值）的 类似性能。换言之，叠层不存储引起超声输出漂移的电荷。
[0010] 本发明针对制造方法使用原子层沉积（ALD)。ALD技术提供优点和选择，以克服当 前加工局限性以及据此克服CMUT性能局限性。提供制造方法，在所述制造方法中，在一个 单个加工顺序中沉积全部CMUT功能层（AL-ALD CMUT)，特别是在没有将基底暴露于周围环 境的受控环境下，这通常在现有技术加工期间是必要的。特别地，CMUT功能层是所述第一 电极层（提供所述第一电极）、所述第一介电薄膜（提供电绝缘）、所述牺牲层（形成所述 空腔）、所述第二介电薄膜（提供电绝缘）以及所述第二电极薄膜（提供所述第二电极）。 该加工也被称为全层ALD(AL-ALD) CMUT加工。以这种方式，实现具有所沉积的层（或薄膜） 的堆叠的晶片。由于当层的堆叠扩增时，晶片不离开ALD机械，因此能够实现非常干净的材 料界面。而且，通过控制和微调各个层和界面的例如应力和电荷属性可以获得性能改进。 [0011] 原子层沉积是基于气相化学加工的有序使用的薄膜沉积技术。大多数ALD反应使 用两种化学品，通常称为"前体"。这些前体以有序的方式一次一个地与表面反应。通过将 前体反复暴露于扩增表面，沉积薄膜。ALD是自限制的（即，在每个反应周期中沉积的薄材 料的量是恒定的）、有序的表面化学过程，其在不同成分的基底上沉积材料的适形薄膜。ALD 沉积层一般是非晶的。ALD沉积层一般具有高质量，无针孔并且能够在低温下进行沉积。归 因于低加工温度，ALD是CMOS兼容的。特别地，通过使用ALD (例如ALD工具），能够沉积非 常薄的层（例如，远低于l〇〇nm)并且无针孔。较薄的介电隔离层引起在较低工作电压下的 较大输出压力以及改进的接收灵敏度。这是因为在朝空腔底部的方向上由电极之间的电力 吸引膜。具有高介电常数的薄的介电薄膜或材料（也被称为高ε材料或高k材料）显著 增加该电力，其（基于库仑平方反比定律）生成更大的输出功率或增加接收灵敏度。这特 别适用于在塌陷模式中工作的CMUT(即，例如通过在电极之间施加偏置电压，在工作期间 膜部分地接触空腔的底部），但一般也适用于非塌陷模式中的CMUT。
[0012] 在从属权利要求中定义本发明的优选实施例。应当理解，要求保护的CMUT具有与 要求保护的方法以及与在从属权利要求中定义的类似和/或相同的优选实施例。以相同的 方式，应当理解，要求保护的方法具有与要求保护的方法以及与在从属权利要求中定义的 类似和/或相同的优选实施例。
[0013] 在实施例中，高k材料是氧化铝（A1203)和/或二氧化铪（Hf0 2)。氧化铝（k或L 在7与9之间，特别是约8或9)或二氧化铪（k或、在12与27之间，特别是约14或20) 具有高介电常数。在一个范例中，以这种方式能够提供氧化物-氧化铝-氧化物（缩写为 0A0)的叠层（交替层）。在另一范例中，以这种方式能够提供氧化物-二氧化铪-氧化物 (缩写为0H0)的叠层（交替层）。
[0014] 在另一实施例中，第二层包括：包括氧化铝的第一子层、包括二氧化铪的第二子 层以及包括氧化铝的第三子层。以这种方式，能够提供氧化物-氧化铝-二氧化铪-氧化 铝-氧化物（缩写为0ΑΗΑ0)的叠层（交替层）。氧化铝（也被称为氧化铝）具有与高电 击穿电压组合的高介电常数。二氧化铪具有甚至更高介电常数，但具有低击穿电压。因此， 0ΑΗΑ0介电隔离层组合低应力、高介电常数和高击穿电压。
[0015] 在另一实施例中，第二层具有低于100nm的厚度。以这种方式，特别是使用ALD，能 够提供非常薄的高k层。
[0016] 在又一实施例中，所述方法还包括对所沉积的层和薄膜中的至少一个进行构图 (patterning)。特别地，能够对所沉积的层和薄膜中的大部分或全部进行构图。以这种方 式，制造方法能够使用"从顶到底"构图。所述从顶到底构图提供具有特征性金字塔结构 (特别是台阶金字塔结构）的CMUT。例如，经由使用FIB或SEM(扫描电子显微镜）横截面 的分析方法能够识别该典型横截面。构图意味着将结构（例如，所沉积的层的堆叠）放进 模型。例如，这能够使用光敏材料暴露于其中的（光）光刻法能够来执行。暴露工具被称 为步进器（Stepper)。产生光敏层，其被称为抗蚀剂。模型能够被蚀刻成层。蚀刻加工能够 是"湿"加工或"干"加工。
[0017] 在该实施例的变型中，构图包括对第二电极层进行构图的步骤。以这种方式，能够 定义第二电极的横向尺寸。例如，第二电极层能够被构图为小于第一电极层。以这种方式， (例如使用第一蚀刻掩模）执行"从顶到底"构图。由此提供特征性金字塔结构，特别是台 阶金字塔结构。
[0018] 在该实施例的另一变型中，构图包括对牺牲层和/或第一电极层进行构图的步 骤。通过对牺牲层进行构图，能够定义空腔的横向尺寸。以这种方式（例如使用第二蚀刻 掩模）进一步执行"从顶到底"构图。在从对第二电极层进行构图的步骤中分离的步骤中 能够执行对牺牲层的构图。备选地，能够在共同步骤中执行对牺牲层的构图和对第二电极 层的构图。通过对第一电极层进行构图，能够定义第一电极的横向尺寸。以这种方式（例 如使用第三蚀刻掩模）进一步执行"从顶到底"构图。在从对第二电极层进行构图的步骤 和/或对牺牲层进行构图的步骤中分离的步骤中能够执行对第一电极层的构图。备选地， 能够在共同步骤中执行对第一电极层的构图和对牺牲层的构图。这也能够在与对第二电极 层的构图一起的共同步骤中被执行。
[0019] 在另一实施例或变型中，对所沉积的层和薄膜中的大部分或全部进行构图。特别 是，在ALD沉积之后对通过ALD沉积的层和薄膜中的大部分或全部进行构图。特别地，对全 部的CMUT功能层进行构图。更具体地，对第一电极层、第一介电薄膜、牺牲层、第二介电薄 膜以及第二电极层进行构图。该构图能够包括多个步骤，例如，对最顶层进行构图的第一步 骤和对最底层进行构图的第二步骤。在每个步骤中，层能够被构图成（在平行于层的顶表 面的方向上）具有不同的横向尺寸。以这种方式，能够创建（台阶）金字塔结构。备选地， 能够在将层构图成具有相同的横向尺寸的单个步骤中执行构图。
[0020] 在另一实施例中，所述方法还包括沉积覆盖所沉积的层和薄膜的介电层。特别地， 能够使用原子层沉积来执行该沉积步骤。特别地，介电层能够以基本相同的覆盖度覆盖所 沉积的层和薄膜的顶表面和侧表面。特别地，通过原子层沉积，这提供非常好的台阶覆盖 度。
[0021] 在另一实施例中，所述方法还包括通过提供蚀刻孔并且蚀刻牺牲层以形成空腔来 移除牺牲层。以这种方式，以简单方式（例如，使用第四蚀刻掩模）提供CMUT的空腔。
[0022] 在另一实施例中，第一介电薄膜和/或第二介电薄膜包括加工残留物，诸如碳残 留物或氯残留物。这些残留物可以是在ALD加工中使用的前体的剩余物。这示出了使用原 子层沉积已经制造出CMUT。例如，使用XPS (X射线光电子光谱法）或其他特性方法，诸如 SIMS (二次离子质谱），能够检测残留物。
[0023] 在另一实施例中，第一电极层和/或第二电极层包括非金属导电材料。以这种方 式，原子层沉积技术能够提供唯一选择以在一个单个加工步骤期间沉积CMUT的全部功能 层。例如，非金属导电材料能够是半导体。
[0024] 在该实施例的变型中，非金属导电材料是从包括TiN(氮化钛）、TaN(氮化钽）、 TaCN、Ir02 (二氧化铱）、ΙΤ0 (氧化铟锡）、LaNi03以及SrRu03 (三氧化锶钌）的组中选择的至 少一种材料。这些材料适合于原子层沉积。在该变型的变型中，非金属导电材料是TiN(氮 化钛）。特别地，氮化钛特别适合于原子层沉积。例如，氮化钛具有低电阻（例如，与有机硅 聚合物相比）和/或能够被沉积为非常薄的层（例如，与有机硅聚合物相比）。
[0025] 在备选实施例中，第一电极层和/或第二电极层包括金属导电材料。特别地，金属 导电材料能够包括从包括Ni(镍）、铜（Cu)、W(钨）、Pt(钼）、Ir(铱）以及A1(铝）的组 中选择的至少一种材料。例如，金属能够是其合金。
[0026] 在另一实施例中，至少一个经构图的层和/或薄膜在其侧方突然或不连续地结 束。换言之，层的顶表面和侧表面大体正交于彼此。这示出了使用构图已经制造出CMUT。 理想地，层的顶表面和侧表面正交（90° )于彼此或与彼此成直角。然而，实际上归因于不 完美的构图（特别是蚀刻）加工，层具有一些斜坡，或可以故意地应用斜坡。此外，各种材 料的蚀刻率不相等。由此，当构图（特别是蚀刻）具有不同属性的层的堆叠时，层的顶表面 和侧表面在其端部将不是完美的直角。例如，能够创建悬伸结构。由此，大体正交能够被理 解成在 70° 与 110° (90° ±20° )之间、或 80° 与 100° (90° ±10° )之间、或 85° 与 95° (90° ±5° )之间的角度。
[0027] 在另一实施例中，CMUT还包括覆盖所沉积的层和薄膜的介电层。特别地，介电层 以基本相同的覆盖度覆盖所沉积的层和薄膜的顶表面和侧表面。这示出，具体为使用原子 层沉积，CMUT提供非常好的台阶覆盖度。特别地，介电层的垂直部分能够延伸大体正交于 所沉积的层和/或薄膜。如上所述，大体正交能够被理解成在70°与110° (90° ±20° ) 之间、或80°与100° (90° ±10° )之间、或85°与95° (90° ±5° )之间的角度。
[0028] 在另一实施例中，第二电极层被构图成小于第一电极层。这示出了使用"从顶到 底"构图已经制造出CMUT。由此提供具有特征性的金字塔结构，特别是台阶金字塔结构。
[0029] 在另一实施例中，CMUT还包括至少一个导电通道（conductive via)，所述至少一 个导电通道在正交于层的顶表面的方向上从第一电极层和/或第二电极层延伸。由此，导 电通道正交于所沉积的层或与所沉积的层成直角。以这种方式，能够向第一电极、第二电极 或两者提供电连接。例如，导电通道可以被电连接到在CMUT下方的ASIC。

【专利附图】

【附图说明】
[0030] 参考下文描述的实施例，本发明的这些方面和其他方面将是显而易见并且得到阐 明的。在下图中
[0031] 图la-图lj示出了根据第一实施例的制造 CMUT的方法；
[0032] 图lj不出了根据第一实施例的CMUT的不意性横截面；
[0033] 图2a-图2 j示出了根据第二实施例的CMUT的制造方法；
[0034] 图2 j示出了根据第二实施例的CMUT的横截面；
[0035] 图3a-图3h示出了根据第三实施例的制造 CMUT的方法；
[0036] 图3h示出了根据第三实施例的CMUT的示意性横截面；
[0037] 图4示出了 CMUT的介电常数（ε )对相对声输出压力的图表；以及
[0038] 图5示出了穿过电介质的电场对流过电介质的电流的范例性曲线图。

【具体实施方式】
[0039] 图la-图lj示出了根据第一实施例的制造 CMUT100的方法。特别地，图lb-图 lj示出了，在通过使用原子层沉积（ALD)在一个加工顺序（见图la)中已经沉积全部功能 CMUT层之后，示意性的从顶到底的加工流程。
[0040] 方法以使用ALD的加工顺序开始（见图la)。首先，在基底（未示出）或介电层 11上沉积第一电极层10。在图la所示的实施例中，在基底和第一电极层10之间提供或沉 积介电层11。在这种情况下，介电层11是在基底上的第一层。在这种情况下，特别地，当 在对ASIC进行加工时，介电层能够例如由（硅）氧化物或（硅）氮化物制成，其中通常平 面化步骤用于创建平滑表面。然而，也能够省略介电层11。然后，在第一电极层10上沉积 第一介电薄膜20,并且在第一介电薄膜30上沉积牺牲层30。牺牲层30是可移除的，以稍 后形成换能器的空腔。随后，在牺牲层30上沉积第二介电薄膜40。然后，在第二介电薄膜 40上沉积第二电极层50。在图la的实施例中，在第二电极层50上沉积额外的介电层51。 特别地，当执行牺牲蚀刻以移除牺牲层30时，介电层51覆盖或保护第二电极层40。然而， 也能够省略介电层51。以上描述的这些沉积步骤中的每个通过原子层沉积（ALD)来执行。 以这种方式，提供介电材料和导电材料的交替层的堆叠（见图la)。由此，在一个单个加工 顺序（即，在ALD机械中的单个运行）中，沉积全部CMUT功能层（AL-ALD CMUT)，其中，晶片 不离开机械，但可以发生若干（加工或沉积）步骤。由此，在一个加工顺序中，在彼此的顶 部能够堆叠各种材料，但在该加工顺序之内的各种（加工或沉积）步骤中沉积一个又一个 材料。该加工或加工顺序也被称为全层ALD (AL-ALD) CMUT加工。
[0041] 所述方法还包括对所沉积的层和薄膜10、20、30、40、50、51中的至少一个进行构 图。将参考图lb-图Id说明这样的构图的范例。所述制造方法使用"从顶到底"构图。从 顶到底构图提供具有特征性的金字塔结构（特别是台阶金字塔结构）的CMUT(例如，经由 利用FIB或SEM横截面的分析方法能够识别其典型横截面）。至少一个经构图的层和/或 薄膜在其侧方突然或不连续地结束。换言之，层的顶表面和侧表面大体正交于彼此。这示 出了使用构图已经制造出CMUT。理想地，层的顶表面和侧表面正交（90° )于彼此。然而， 实际上归因于构图（特别是蚀刻）加工是不完美的，层具有一些斜坡，或可以故意地应用斜 坡。此外，各种材料的蚀刻率不相等。由此，当构图（特别是蚀刻）具有不同属性的层的堆 叠时，层的顶表面和侧表面在其端部将不是完美直角。例如，能够创建悬伸结构。由此，大 体正交能够被理解成在70°与110° (90° ±20° )之间、或80°与100° (90° ±10° ) 之间、或85°与95° (90° ±5° )之间的角度。
[0042] 在该第一实施例中，如图lb中能够看出，构图包括对第二电极层50进行构图的第 一步骤。这使用第一蚀刻掩模（被标记为"掩模1"）来执行。以这种方式，定义第二电极 50的横向尺寸（在平行于层的顶表面或基底的顶表面的方向上）或长度。在该范例中，在 构图的第一步骤中也对第二介电薄膜40(以及第二电极层50上的额外介电层51)进行构 图。能够看出，第二电极层50被构图成小于第一电极层10。例如，能够以环形电极的形式 对第二电极层50进行构图。这有利于声学性能。如图lc所指示的，构图还包括对牺牲层 30进行构图的第二（分离）步骤。这使用第二蚀刻掩模（被标记为"掩模2"）来执行。以 这种方式，能够定义CMUT的空腔的横向尺寸（在平行于层的顶表面或基底的顶表面的方向 上）或长度。进一步地，如图Id所示，构图包括对第一电极层10进行构图的第三（分离） 步骤。这使用第三蚀刻掩模（被标记为"掩模3"）来执行。以这种方式，定义第一电极30 的横向尺寸（在平行于层的顶表面或基底的顶表面的方向上）或长度。在该范例中，在构 图的第三步骤中也对第一介电薄膜20进行构图。在该范例中，仅仅未对在基底上的介电层 11进行构图。由此，现在对大部分所沉积的层和薄膜（除了介电层11)进行构图。现在，完 成在ALD沉积之后的构图步骤。现在对全部的沉积功能CMUT层和薄膜10、20、30、40、50、51 进行构图。
[0043] 在随后步骤中，现在参考图le，所述方法包括沉积介电层60,所述介电层60覆 盖所沉积的层和薄膜1〇、20、30、40、50、51。使用原子层沉积仏0))能够再次执行该沉积 步骤。备选地，能够使用另一技术，诸如PECVD。介电层60以基本相同覆盖度（例如介电 层60的水平部分的厚度和介电层60的垂直部分的厚度基本相同）覆盖所沉积的层和薄 膜10、20、30、40、50、51的顶表面和侧表面。以这种方式，提供非常好的台阶覆盖度。换言 之，介电层60的垂直部分和介电层60的水平部分具有大约相同的覆盖度或厚度（见图 le)。介电层60的垂直部分（在正交于层的顶表面或基底的顶表面的方向上）大体正交于 所沉积的层和薄膜10、20、30、40、50、51延伸。理想地，介电层60的垂直部分正交（90° ) 于所沉积的层和/或薄膜或与所沉积的层和/或薄膜成直角。然而，实际上介电层60具 有一些斜坡。因此，介电层60的垂直部分将不是完美直角。由此，大体正交能够被理解 成在 70° 与 110° (90° ±20° )之间、或 80° 与 100° (90° ±10° )之间、或 85° 与 95° (90° ±5° )之间的角度。
[0044] 随后，所述方法包括，通过提供蚀刻孔32 (见图If)，特别是多个蚀刻孔（例如，三 个或更多），并且蚀刻牺牲层30以形成空腔35(见图lg)，来移除牺牲层30。使用第四蚀 刻掩模（被标记为"掩模4"）执行提供蚀刻孔32。在介电层60中提供蚀刻孔32。通过被 移除的牺牲层30的厚度来定义空腔的高度（在正交于层的顶表面或基底的顶表面的方向 上）。然后，参考图lh，能够提供额外层70,特别是额外介电层，所述额外层70覆盖介电层 60。额外层70封闭或密封蚀刻孔32。
[0045] 而且，所述方法包括，在正交于层的顶表面（或基底的顶表面）的方向上，提供分 别从第一电极层10和第二电极层50延伸的至少一个导电通道15、55。由此，导电通道15、 55正交于所沉积的层或与所沉积的层成直角。在该范例中，这通过提供蚀刻孔62并且用导 电材料填充蚀刻孔62以形成导电通道15、55来执行。此处，提供第一蚀刻孔62,所述第一 蚀刻孔62(通过额外层70、介电层60和第一介电薄膜20)通向第一电极层10。提供第二 蚀刻孔62,所述第二蚀刻孔62 (通过介电层60和额外层70)通向第二电极层50。第一蚀 刻孔62用导电材料填充，以形成来自第一电极层10的通道15。第二蚀刻孔62用导电材料 填充，以形成来自第二电极层50的通道55。而且，提供导电部分16、56,其分别用于提供来 自通道15、55的外部电连接（例如，到ASIC和/或电源，例如，连接到偏置电压、或连接到 线缆或焊线）。以这种方式，向第一电极10和第二电极50二者都提供电连接（例如，到在 CMUT下方的ASIC)。应当理解，也仅仅能够提供第一蚀刻孔或第二蚀刻孔。例如，在基底中 也能够形成来自第一电极10的导电通道15。
[0046] 图lj示出了根据第一实施例的CMUT100的示意性横截面。特别地，参考图1使用 如上描述的方法已经制造了图lj的CMUT100。CMUT100包括在基底（未示出）上的第一 (底部）电极层10、在第一电极层10上的第一介电薄膜20、在第一介电薄膜20上方形成 的空腔35、覆盖空腔35的第二介电薄膜40以及在第二介电薄膜40上的第二（顶部）电 极层50。任选地，CMUT100可以包括介电层11和介电层51。对所沉积的层和薄膜中的大 部分进行构图。在该实施例中，对全部的沉积CMUT功能层和薄膜10、20、30、40、50进行构 图。由此，对沉积CMUT功能层和薄膜10、20、30、40、50中的每个进行构图。第二电极层50 被构图成小于第一电极层1〇(例如以环形电极的形式构图），其有利于声学性能。第二电极 层50被构图成小于空腔35。空腔35被构图成小于第一电极层10。以这种方式，提供具有 特征性的（台阶）金字塔结构。CMUT100还包括介电层60,所述介电层60覆盖所沉积的层 和薄膜10、20、30、40、50。如上所述，介电层60以基本相同覆盖度或厚度来覆盖所沉积的层 和薄膜10、20、30、40、50的顶表面和侧表面。介电层60的垂直部分大体正交于所沉积的层 10、20、30、40、50延伸。01^1100还包括覆盖介电层60的额外层70。特别地，与其他层或 薄膜相比，额外层70厚的多，例如大于两倍或更多，或大于5倍或更多（例如，与约1 μ m的 层70厚度相比，约200nm的层40的厚度）。进一步地，CMUT包括导电通道15,所述导电通 道15在正交于层的顶表面的方向（图lj中的垂直方向）上从第一电极层10延伸。此外， CMUT100包括导电通道55,所述导电通道55在正交于层的顶表面的方向（图lj中的垂直 方向）上从第二电极层50延伸。CMUT100还包括导电部分16、56,其分别用于提供来自通 道15、55的外部电连接（例如，到ASIC和/或电源，例如，连接到偏置电压、或连接到线缆 或焊线）。通道15、55在垂直方向（正交于层或基底的顶表面）上延伸，并且导电部分56 在水平方向（平行于层或基底的顶表面）上延伸。
[0047] 图2a-图2j示出了根据第二实施例的CMUT的制造方法。在该实施例中，基底1 包括被集成于其中的ASIC2和基底中的导电通道15。备选地，ASIC2也能够被附着到基底 1。所述方法以在基底1上沉积第一电极层10开始。然后，在第一电极层10上沉积第一介 电薄膜20,并且在第一介电薄膜20上沉积牺牲层30。牺牲层30是可移除的，以稍后形成 换能器的空腔。随后，在牺牲层30上沉积第二介电薄膜40。然后，在第二介电薄膜40上沉 积第二电极层50。通过原子层沉积（ALD)来执行这些沉积步骤中的每个。以这种方式，提 供介电材料和导电材料的交替层的堆叠（见图2b)。由此，在一个单个加工顺序中沉积全部 CMUT 功能层（AL-ALD CMUT)。
[0048] 所述方法还包括对全部的所沉积的层和薄膜10、20、30、40、50进行构图，特别是 全部的沉积CMUT功能层10、20、30、40、50。在该实施例中，构图包括对第二电极层50进行 构图的第一步骤（见图2c)，以及对牺牲层30和第一电极层10以及第一介电薄膜20和第 二介电薄膜40进行构图的第二（分离）步骤（见图2d)。由此，在该实施例中，在共同步骤 中对牺牲层30和第一电极层10进行构图。使用第一蚀刻掩模（掩模1)来执行对第二电 极层50进行构图的第一步骤。能够使用第二蚀刻掩模（掩模2)来执行第二构图步骤。能 够看出，第二电极层50被构图成小于第一电极层10 (例如，以环形电极的形式）。现在，结 束构图步骤。
[0049] 在随后步骤中，现在参考图2e，所述方法包括沉积介电层60,所述介电层60覆盖 所沉积的层和薄膜10、20、30、40、50。使用原子层沉积（ALD)再次执行该沉积步骤。如上所 述，介电层60以基本相同覆盖度或厚度覆盖所沉积的层和薄膜10、20、30、40、50的顶表面 和侧表面。以这种方式，提供非常好的台阶覆盖度。换言之，介电层60的垂直部分和介电 层60的水平部分具有大约相同的覆盖度或厚度（见图2e)。介电层60的垂直部分大体正 交于所沉积的层10、20、30、40、50延伸。
[0050] 随后，所述方法包括，通过提供蚀刻孔32 (见图2f)并且蚀刻牺牲层30以形成空 腔35 (见图2g)来移除牺牲层30。在介电层60和第二介电隔离薄膜40中提供蚀刻孔32。 能够使用第三蚀刻掩模（掩模3)来提供蚀刻孔32。然后，参考图2h，能够提供额外层70, 特别是额外介电层，所述额外层70覆盖介电层60。额外层70封闭或密封蚀刻孔32。
[0051] 而且，所述方法包括在正交于层的顶表面的方向上提供从第二电极层50延伸的 导电通道55。由此，导电通道55正交于所沉积的层或与所沉积的层成直角。在该范例中， 这通过提供蚀刻孔62 (见图2i)并且用导电材料填充蚀刻孔62以形成导电通道55 (见图 2j)来执行。使用第四蚀刻掩模（掩模4)能够执行提供蚀刻孔62。在基底1中形成到第 一电极10的导电通道15。而且，提供导电部分56,其用于提供来自通道55的外部电连接。 这能够通过在额外层70上沉积导电层并且然后对导电层进行构图来执行。这能够使用第 五蚀刻掩模（掩模5)来执行。
[0052] 图2j示出了根据第二实施例的CMUT100的横截面。特别地，参考图2使用如上描 述的方法已经制造了图2j的CMUT100。CMUT100包括在基底1上的第一电极层10、在第一 电极层10上的第一介电薄膜20、在第一介电薄膜20上方形成的空腔35、覆盖空腔35的第 二介电薄膜30以及在第二介电薄膜40上的第二电极层50。任选地，如参考第一实施例所 解释的，CMUT100可以包括在基底上的介电层11和在第二电极层50上的介电层51。在图 2j中所示的实施例中，对全部的沉积CMUT功能层和薄膜10、20、30、40、50进行构图。第二 电极层50被构图成比第一电极层10和空腔35更小或具有更小的横向尺寸（在平行于层 或基底的顶表面的方向上），例如在圆形的情况下更小的直径。以这种方式，提供具有特征 性的（台阶）金字塔结构。CMUT100还包括介电层60,所述介电层60覆盖所沉积的层和薄 膜10、20、30、40、50。如上所述，介电层60以基本相同覆盖度覆盖所沉积的层和薄膜10、 20、30、40、50的顶表面和侧表面。介电层60的垂直部分大体正交于所沉积的层10、20、30、 40、50延伸。CMUT100还包括覆盖介电层60的额外层70。特别地，与其他层或薄膜相比， 额外层70厚的多，例如大于两倍或更多，或大于5倍或更多（例如，与约lym的层70的厚 度相比，约200nm的层40的厚度）。应当注意，在图2j中，仅仅示意性指示额外层70,并且 其能够遵循层60的形状，类似于关于图lj图示的额外层70。此外，CMUT包括在正交于层 的顶表面的方向（图2j中的垂直方向）上从第二电极层50延伸的导电通道55。CMUT100 还包括导电部分56,其用于提供来自通道55的外部电连接（例如，到ASIC和/或电源，例 如，连接到偏置电压、或连接到线缆或焊线）。此外，CMUT100包括来自第一电极10的导电 通道15。在基底1中形成导电通道15。通道15、55在垂直方向（正交于层或基底的顶表 面）上延伸，并且导电部分56在水平方向（平行于层或基底的顶表面）上延伸。
[0053] 图3a-图3h示出了根据第三实施例的制造 CMUT的方法。图3a-图3h的第三实施 例的方法类似于图2a_图2j的第二实施例的方法。然而，与第二实施例相比，省略了图2c 的单独地对第二电极层50进行构图的步骤。因此，在第三实施例中使用更少的蚀刻掩模。
[0054] 同样，在该第三实施例中，基底1包括被集成于其中的ASIC2和在基底1中的导电 通道15。所述方法以在基底1上沉积第一电极层10开始。然后，在第一电极层10上沉积 第一介电薄膜20,并且在第一介电薄膜20上沉积牺牲层30。牺牲层30是可移除的，以在 稍后形成换能器的空腔。随后，在牺牲层30上沉积第二介电薄膜40。然后，在第二介电薄 膜40上沉积第二电极层50。通过原子层沉积（ALD)来执行这些沉积步骤中的每个。以这 种方式，提供介电材料和导电材料的交替层的堆叠（见图3a)。由此，在一个单个加工顺序 中沉积全部CMUT功能层（AL-ALD CMUT)。
[0055] 所述方法还包括对全部的所沉积的层和薄膜10、20、30、40、50进行构图，特别是 全部的沉积CMUT功能层10、20、30、40、50。在该实施例中，构图包括对第二电极层50、牺牲 层30以及第一电极层10进行构图的共同步骤（见图3b)。由此，在该实施例中，在共同步 骤中对全部的所沉积的层（第二电极层50、第二介电隔离层40、牺牲层30、第一介电隔离 层20以及第一电极层10)进行构图。能够看出，全部的所沉积的层和薄膜10、20、30、40、 50(在平行于层或基底的顶表面的方向上）具有相同的横向尺寸，例如在圆形情况下的直 径。使用第一蚀刻掩模（掩模1)能够执行共同构图步骤。现在，结束构图步骤。
[0056] 在随后步骤中，现在参考图3c，所述方法包括沉积介电层60,所述介电层60覆盖 所沉积的层和薄膜10、20、30、40、50。使用原子层沉积（ALD)再次执行该沉积步骤。介电层 60以基本相同覆盖度覆盖所沉积的层和薄膜10、20、30、40、50的顶表面和侧表面。以这种 方式，提供非常好的台阶覆盖度。换言之，介电层60的垂直部分和介电层60的水平部分具 有大约相同的覆盖度或厚度（见图3c)。
[0057] 随后，所述方法包括，通过提供蚀刻孔32 (见图3d)并且蚀刻牺牲层30以形成空 腔35 (见图3e)来移除牺牲层30。在介电层60和第二介电隔离薄膜40中提供蚀刻孔32。 如图3d和图3e中所指示的，优选在第二电极层50中不提供蚀刻孔32,而是在其旁边的某 个地方提供。如图3d和图3e中的虚线所指示的，蚀刻孔32从介电层60延伸，经过第二电 极层50,到达第二介电薄膜40。能够使用第二蚀刻掩模（掩模2)来提供蚀刻孔32。然后， 参考图3f，能够提供额外层70,特别是额外介电层，所述额外层70覆盖介电层60。额外层 70封闭或密封蚀刻孔32。
[0058] 而且，所述方法包括在正交于层的顶表面的方向上提供从第二电极层50延伸的 导电通道55。由此，导电通道55正交于所沉积的层或与所沉积的层成直角。在该范例中， 这通过提供蚀刻孔62 (见图3g)并且用导电材料填充蚀刻孔62以形成导电通道55 (见图 3h)来执行。能够使用第三蚀刻掩模（掩模3)来执行提供蚀刻孔62。在基底1中形成通 向第一电极10的导电通道15。而且，提供导电部分56,其用于提供来自通道55的外部电 连接。这能够通过在额外层70上沉积导电层并且然后对导电层进行构图来执行。这能够 使用第四蚀刻掩模（掩模4)来执行。
[0059] 图3h示出了根据第三实施例的CMUT100的示意性横截面。特别地，使用以上参考 图3描述的方法已经制造了图3h的CMUT100。CMUT100包括在基底1上的第一电极层10、 在第一电极层10上的第一介电薄膜20、在第一介电薄膜20上方形成的空腔35、覆盖空腔 35的第二介电薄膜30以及在第二介电薄膜40上的第二电极层50。任选地，如参考第一实 施例所解释的，CMUT100可以包括在基底上的介电层11和在第二电极层50上的介电层51。 在图3h中所示的实施例中，在共同步骤中对全部的沉积CMUT功能层和薄膜10、20、30、40、 50进行构图。由此，全部的所沉积的层和薄膜10、20、30、40、50被构图成（在平行于层或基 底的顶表面的方向上）具有相同的横向尺寸，例如在圆形情况下的直径。由此，在该实施例 中未提供具有特征性的（台阶）金字塔结构。CMUT100还包括介电层60,所述介电层60覆 盖所沉积的层和薄膜10、20、30、40、50。如上所解释的，介电层60以基本相同覆盖度覆盖所 沉积的层和薄膜10、20、30、40、50的顶表面和侧表面。介电层60的垂直部分大体正交于所 沉积的层10、20、30、40、50延伸。01^1100还包括覆盖介电层60的额外层70。特别地，与其 他层或薄膜相比，额外层70厚的多，例如大于两倍或更多，或大于5倍或更多（例如，与约 1 μ m的层70的厚度相比，约200nm的层40的厚度）。应当注意，在图3h中，仅仅示意性指 示额外层70,并且其能够遵循层60的形状，类似于关于图lj图示的额外层70。进一步地， CMUT包括在正交于层的顶表面的方向（图3h中的垂直方向）上从第二电极层50延伸的导 电通道55。CMUT100还包括导电部分56,其用于提供来自通道55的外部电连接（例如，到 ASIC和/或电源，例如，连接到偏置电压、或连接到线缆或焊线）。此外，CMUT100包括来自 第一电极10的导电通道15。在基底1中形成导电通道15。通道15、55在垂直方向（正交 于层或基底的顶表面）上延伸，并且导电部分在水平方向（平行于层或基底的顶表面）上 延伸。
[0060] 在任何示出实施例中，第一介电薄膜20和第二介电薄膜40中的每个包括：包括氧 化物的第一层、包括高k材料的第二层以及包括氧化物的第三层。由此，介电隔离层20、40 包括氧化物层（〇)、高k层以及另一氧化物层（0)。换言之，高k层被夹在两个氧化物层（特 别是二氧化硅）之间。特别地，高k材料能够是氧化铝（A1203)和/或二氧化铪（Hf0 2)。例 如，能够提供氧化物-氧化铝-氧化物（缩写为0A0)的叠层（交替层）。在另一范例中，第 二层包括：包括氧化铝的第一子层、包括二氧化铪的第二子层以及包括氧化铝的第三子层。 以这种方式，能够提供氧化物-氧化铝-二氧化铪-氧化铝-氧化物（缩写为0ΑΗΑ0)的叠 层（交替层）。
[0061] 所沉积的层的介电常数一般取决于材料的密度，以及由此的沉积设置或加工设 置，诸如加工温度（形成层所处的温度）。氧化铝具有在7与9之间的介电常数（k或L)， 所述介电常数（k或L)取决于沉积设置或加工设置。例如，氧化铝的介电常数能够是 7. 5 (例如，在约265°C的低温下沉积）或8 (例如，在约350°C的高温下沉积）或9。二氧化 铪具有在12与27之间的介电常数（k或~)，所述介电常数（k或％)取决于沉积设置或 加工设置。例如，二氧化铪的介电常数能够是14或20或25。例如，氧化铝-二氧化铪-氧 化铝的叠层的介电常数能够是10。
[0062] 优选地，在示出实施例中的每个中，第一电极层10和第二电极层50中的每个包 括非金属导电材料（例如，半导体）。例如，非金属导电材料能够是从包括TiN(氮化钛）、 TaN (氮化钽）、TaCN、Ir02 (二氧化铱）、ΙΤ0 (氧化铟锡）、LaNi03、以及SrRu03 (三氧化锶 钌）的组中选择的至少一种（或确切一种）材料。这些材料适合于原子层沉积。特别地， 非金属导电材料能够是氮化钛（TiN)。氮化钛（TiN)具有约30到70 μ Ω cm的导电率，其被 认为是良导体。此外，能够使用多晶硅（具有大约500 μ Ω cm量级的导电率）。应当理解， 电极层的材料也能够是任何其他导电材料，诸如，例如具体包括从包括Ni (镍）、铜（Cu)、 W(钨）、Pt (钼）、Ir (铱）以及A1(铝）的组中选择的至少一种（或确切一种）材料的金 属。例如，金属能够是其合金。例如，铝具有大约3μ Qcm量级的导电率。不管怎样，电极 的导电材料，金属和非金属，必须适合于通过ALD(例如，在ALD机械中）沉积。
[0063] 例如，介电层60和/或额外层70能够是或包括氧化物（特别是二氧化硅）、氮化 物（特别是氮化硅）或两者的组合。例如，介电层60能够是或包括氧化物（硅）和氮化物 (硅）的组合。例如，额外层70能够是或包括氮化物（硅）。然而，应当理解，能够使用任 何其他合适的介电材料。例如，通过ALD或通过PECVD能够沉积介电层60。特别地，归因于 额外层70的较高的厚度，能够通过PECVD来沉积额外层70。特别地，像介电隔离层20、40 一样，牺牲层30由（具有不同蚀刻属性的）不同材料制成。以这种方式，能够选择性地移 除牺牲层。
[0064] 图4不出了 CMUT的介电常数（ε )对相对声输出压力的图表。图4基于仿真。假 设全部尺寸（间隙厚度、介电厚度等）都是恒定的。实心圆形指示通过ALD沉积的二氧化铪 (Hf02)(此处ε为14)。空心圆形指示0Ν0。菱形指示通过ALD沉积的氧化铝（Α120 3)(此 处ε为8)。能够看出，假如能够应用偏置电压，所述高k材料几乎两倍于输出压力（例如， 约 70% 的 ΑΙΑ)。
[0065] 图5示出了穿过电介质的电场对流过电介质的电流的范例性曲线图。针对在高温 下0N0和氧化铝A1203中的每个，示出了场对电流的曲线图。如在图8中能够看出，对于相 同的场值，与0N0相比，氧化铝A1203(在高温下）具有较少的泄漏电流。此外，对于氧化铝 A1203 (在高温下），与0N0相比，能够应用至少相同的偏置电压。
[0066] 已经示出，提供高k介电层和使用原子层沉积（ALD)技术制造的层堆叠，显著改善 CMUT的性能（例如，通过降低工作电压和/或增加（声）输出压力）。特别地，通过提供非 金属电极（例如，TiN)，代替金属电极，ALD技术提供唯一选项，以在一个单个加工步骤期 间沉积全部CMUT功能层。由此，具有较高有效介电常数的电介质堆叠提供性能改善，归因 于在介电层的电荷俘获，这应当CMUT的类似或更低的漂移进行组合。全部层ALD(AL-ALD) CMUT加工是非常有益的，这是因为通过调谐各个层及其界面的属性，全部层ALD (AL-ALD) CMUT加工提供选项，以进一步改善CMUT性能。具有从顶到底构图的AL-ALD技术确保各种 电介质的高质量界面并且需要较少的操作者介入。
[0067] 在CMUT中，能够检测是否通过ALD已经沉积层，在一个范例中，如果通过ALD沉 积，第一介电薄膜20和/或第二介电薄膜40包括加工残留物，诸如，碳残留物或氯残留物。 例如，使用XPS (X-射线光电子光谱法）或其他特性方法，诸如SIMS (二次离子质谱），能够 检测残留。在另一范例中，介电隔离层20、40的第二层具有低于100nm的厚度。使用ALD 能够（仅仅）提供这样的非常薄的高k层。
[0068] 在本文描述的方法（AL-ALD)中，首先，起初沉积并且然后对几乎层的整个堆叠 (并且最后沉积介电层，所述介电层也密封空腔）进行构图。由此，对于通过该方法产生的 CMUT，在靠近膜的区域中的CMUT的横截面中，移除或不存在全部或大部分的介电层。然而， 对于通过另一方法（非ALD)(例如，使用溅镀）产生的CMUT，在靠近膜的区域中的CMUT的 横截面中，存在组成CMUT的全部或大部分的介电层。
[0069] 通过ALD沉积的（特别是A1A和/或!1?)2的）层能够呈现以下特性中的一个或 多个：
[0070] (1)例如与被溅镀的A1203对比，ALD沉积的A1 203的台阶覆盖度非常好并且非常 适形。例如，在（横截面）SEM中这是可检测的。
[0071] (2)ALD-氧化物允许更好地控制充电效应，并且泄漏电流低的多（因为它们是无 针孔的），其在电容-电压-测量（CV-曲线）中示出。
[0072] (3)(例如与被溅镀的A1203相比）A120 3的组成是不同的，并且能够通过RBS和/或 XPS来检测。
[0073] (4)通过XPS或SMS检测典型的加工残留物，诸如碳（其在例如被溅镀的A120 3中 不能被发现）。
[0074] 仅作为一个范例，SMS(二次离子质谱）能够用于检测在被溅镀的氧化铝与通过 ALD沉积的氧化铝之间的差异。例如，在溅镀加工中，使用氩，并且在溅镀层中发现一些剩余 物（例如，若干百分比）。这通过SMS(二次离子质谱）能够容易地检测。
[0075] 与在0N0介电隔离层中的氧化物层（0)相比，在0A0介电隔离层中的氧化物层（0) 的功能是迥然不同的。在0Ν0介电隔离层中的氧化物层（0)是由于电的原因。在不具有 氧化物层（〇)的情况下，将出现CMUT设备的显著充电，这严重降低性能。在实践中，（通过 PECVD沉积的）单个0-层的最小厚度约为50nm。在0N0介电隔离层中的氧化物层（0)是 由于加工原因。能够发现，在不具有氧化物层（即，仅仅是氧化铝层）的情况下，层承受巨 大机械应力，导致极度的膜形变，并且CMUT设备是不可操作的。然而，使用0Α0介电隔离层 提供低应力水平。氧化物层能够是薄的。而且，与仅仅是氧化铝层相比，0A0介电隔离层具 有甚至更好的电学表现。
[0076] 电容式微机械换能器已经被描述为CMUT，涉及超声。然而，应当理解，电容式微机 械换能器也能够用于其他应用，例如，作为压力传感器或压力换能器。
[0077] 电容式微机械换能器（特别是CMUT)能够包括或是单个单元，特别是CMUT单元。 然而，应当理解，电容式微机械换能器（特别是CMUT)也能够包括多个单元（特别是CMUT 单元）或单元（特别是CMUT单元）阵列。电容式微机械换能器（特别是CMUT)和/或其 层能够具有圆的形状。然而，也能够使用其他形状，诸如，正方形形状或六边形形状。
[0078] 尽管在附图和上述描述中详细图示并描述了本发明，这样的图示和描述被认为是 图示性或范例性的，并非限制性的；本发明不限于已公开的实施例。本领域技术人员通过研 究附图、公开内容以及权利要求书，在实践要求保护的本发明的过程中，能够理解和实现对 所公开实施例的其他变型。
[0079] 在权利要求中，"包括" 一词不排除其他元件或步骤，并且限定词"一"或"一个"不 排除复数。单个元件或其他单元可以实现权利要求中记载的若干项的功能。在互不相同的 从属权利要求中记载特定措施并不指示不能有利地使用这些措施的组合。
[0080] 权利要求中的任何附图标记不得被解释为对范围的限制。
【权利要求】
1. 一种制造电容式微机械换能器（100)、特别是CMUT的方法，所述方法包括： -在基底（1)上沉积第一电极层（10)， -在所述第一电极层（10)上沉积第一介电薄膜（20)， -在所述第一介电薄膜（20)上沉积牺牲层（30)，所述牺牲层（30)是能够移除的，以形 成所述换能器的空腔（35)， -在所述牺牲层（30)上沉积第二介电薄膜（40)，并且 -在所述第二介电薄膜（40)上沉积第二电极层（50)， 其中，所述第一介电薄膜（20)和/或所述第二介电薄膜（40)包括：包括氧化物的第一 层、包括高k材料的第二层以及包括氧化物的第三层，并且其中，所述沉积的步骤是通过原 子层沉积来执行的。
2. 根据权利要求1所述的方法，其中，所述高k材料是氧化铝（A1203)和/或二氧化铪 (Η--2)。
3. 根据权利要求1所述的方法，其中，所述第二层（20)包括：包括氧化铝的第一子层、 包括二氧化铪的第二子层以及包括氧化铝的第三子层。
4. 根据权利要求1所述的方法，还包括对所沉积的层和薄膜（10、20、30、40、50)中的至 少一个进行构图，特别是所沉积的层和薄膜中的大部分或全部。
5. 根据权利要求1所述的方法，还包括沉积介电层￠0)，所述介电层覆盖所沉积的层 和薄膜（10、20、30、40、50)。
6. 根据权利要求1所述的方法，还包括通过提供蚀刻孔（32)并且蚀刻所述牺牲层 (30)以形成所述空腔（35)来移除所述牺牲层（30)。
7. -种通过权利要求1所述的方法来制造的电容式微机械换能器（100)，特别是CMUT。
8. -种电容式微机械换能器（100)，特别是CMUT，包括： -基底（1)上的第一电极层（10)， -所述第一电极层（10)上的第一介电薄膜（20)， -空腔（35)，其在所述第一介电薄膜（20)上方形成， -第二介电薄膜（40)，其覆盖所述空腔（35)，以及 -第二电极层（50)，其在所述第二介电薄膜（40)上， 其中，所述第一介电薄膜（20)和/或所述第二介电薄膜（40)包括：包括氧化物的第一 层、包括高k材料的第二层以及包括氧化物的第三层。
9. 根据权利要求8所述的换能器，其中，所述高k材料是氧化铝（A1203)和/或二氧化 铪（Hf〇2)。
10. 根据权利要求9所述的换能器，其中，所述第二层包括：包括氧化铝的第一子层、包 括二氧化铪的第二子层以及包括氧化铝的第三子层。
11. 根据权利要求8所述的换能器，其中，所述第二层具有低于100nm的厚度。
12. 根据权利要求8所述的换能器，其中，所述第一介电薄膜（20)和/或所述第二介电 薄膜（40)包括加工残留物，诸如，碳残留物或氯残留物。
13. 根据权利要求8所述的换能器，其中，所述第一电极层（10)和/或所述第二电极层 (50)包括非金属导电材料。
14. 根据权利要求13所述的换能器，其中，所述非金属导电材料是从包括TiN、TaN、 TaCN、Ir02、IT0、LaNi03以及SrRu03的组中选择的至少一种材料，特别地，其中，所述非金属 导电材料是TiN。
15.根据权利要求8所述的换能器，还包括介电层（60)，所述介电层覆盖所沉积的层和 薄膜（10、20、30、40、50)，其中，所述介电层（60)以基本相同的覆盖度覆盖所沉积的层和薄 膜（10、20、30、40、50)的顶表面和侧表面。
【文档编号】B06B1/02GK104066521SQ201380006576
【公开日】2014年9月24日 申请日期:2013年1月18日 优先权日:2012年1月27日
【发明者】P·迪克森, R·毛奇斯措克, K·卡拉卡亚, J·H·克鲁特威克, B·马赛利斯, M·米尔德 申请人:皇家飞利浦有限公司