发光二极管驱动方法
【专利摘要】本发明提供一种发光二极管驱动方法，运用于一个驱动开关，驱动开关具有第一端、第二端及控制端。第二端耦接一个第一发光二极管。所述发光二极管驱动方法包含提供重置电压给控制端。选择性地电性连接第二端及控制端，并传输预补偿电压至第一端，使控制端的电压与预补偿电压的差值等于驱动开关的门槛电压。选择性地电性连接第二端及控制端，并传输数据电压至第一端，使控制端的电压与数据电压的差值等于驱动开关的门槛电压。提供电源电压至第一端，使驱动开关依据控制端的电压与电源电压，产生驱动电流驱动发光二极管。
【专利说明】发光二极管驱动方法
【技术领域】
[0001]本发明涉及一种发光二极管驱动方法，特别是涉及一种预补偿门槛电压的发光二极管驱动方法。
【背景技术】
[0002]发光二极管具有体积小、发光效率高的优点，因此常被应用在显示装置中作为背光元件或是像素。当发光二极管作为显示装置的像素时，通常是应用所谓的“薄膜晶体管”制造工艺(thin-film transistor,TFT)。相较于一般制造工艺中的晶体管开关的门滥电压，薄膜晶体管制造工艺中的晶体管开关的门槛电压(threshold voltage,Vth)的个别差异较大，门槛电压亦会随着晶体管开关被使用的时间而改变。
[0003]由于显示装置中具有多个晶体管开关驱动以驱动发光二极管，因此在显示装置运作时，发光二极管的晶体管开关更显著地突显门槛电压差异的问题。举例来说，当传输相同的数据电压给一个帧中的所有像素时，像素会因为门槛电压差异而显示出不同的亮度，降低显示装置所显示的影像质量。
[0004]有鉴于薄膜晶体管制造工艺中的晶体管开关门槛电压差异较大的问题，实有必要发明一种能补偿晶体管开关门槛电压的驱动方法，让驱动电路在加载数据电压时，发光二极管能准确地显示数据电压所要求的亮度。
【发明内容】
[0005]本发明提供一种发光二极管驱动方法，运用于发光二极管驱动电路，利用预先补偿门槛电压的步骤，使得在加载数据电压前，发光二极管的驱动电路就能先达到一定的电压位准。在加载数据电压时，驱动开关的电压位准就能快速地到达数据电压。
[0006]为实现上述目的，本发明一种发光二极管驱动方法，运用于第一驱动开关，第一驱动开关设有第一端、第二端及控制端，第二端耦接于第一发光二极管，所述发光二极管驱动方法包含于预补偿阶段的第一时间区间中，对控制端传输重置电压，于预补偿阶段的第二时间区间中，选择性地电性连接第二端及控制端，并传输预补偿电压至第一端，使控制端的电压与预补偿电压的差值等于第一驱动开关的第一门槛电压。于执行阶段的第三时间区间中，选择性地电性连接第二端及控制端，并传输数据电压至第一端，使控制端的电压与数据电压的差值等于第一驱动开关的第一门槛电压。接着，于第三时间区间后，提供电源电压至第一端，第二端电性连接至第一发光二极管，使第一驱动开关依据控制端的电压与电源电压，产生驱动电流驱动第一发光二极管。
[0007]本发明发光二极管驱动方法亦可运用于多个驱动开关中，在预补偿阶段中，将每一个驱动开关的控制端的电压提升至与预补偿电压差值等于门槛电压，减少控制端的电压与数据电压的差距，使得在执行阶段时，每一个驱动开关的控制端能更快地提升至与数据电压相差门槛电压，因此驱动开关所显示的亮度能更为一致。
[0008]以上的关于本揭示内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的权利要求书更进一步的解释。
【专利附图】
【附图说明】
[0009]图1是依据本发明一实施例的发光二极管驱动电路示意图；
[0010]图2是依据图1的发光二极管驱动电路中多个电压的时序图；
[0011]图3是依据本发明一实施例的发光二极管驱动方法的流程图；
[0012]图4是依据本发明另一实施例的发光二极管驱动电路示意图；
[0013]图5A是图4的发光二极管驱动电路一实施例的多个电压时序图；
[0014]图5B是依据图4的发光二极管驱动电路另一实施例的多个电压时序图；
[0015]图6是依据本发明再一实施例的发光二极管驱动电路示意图；
[0016]图7是依据图6的发光二极管驱动电路中多个电压的时序图。
[0017]附图标记
[0018]1、7:发光二极管驱动电路11、71:驱动开关
[0019]111、311、511、711:第一端 113、313、513、713:第二端
[0020]115、315、515、715:控制端 12、72:发光二极管
[0021]121、321、521、721:第一端 123、323、523、723:第二端
[0022]13、73:电容14、34、74:第一开关
[0023]15、35、75:第二开关16、36、76:第一致能开关
[0024]17、37、77:第二致能开关 18、78:数据读取开关
[0025]21、41、61:电源电压端23、43、63:第二电压电源端
[0026]25、45、65:重置电压端3 --第一发光二极管驱动电路
[0027]31:第一驱动开关32:第一发光二极管
[0028]33:第一电容38:第一数据读取开关
[0029]5:第二发光二极管驱动电路 51:第二驱动开关
[0030]52:第二发光二极管53:第二电容
[0031]54:第三开关55:第四开关
[0032]56:第三致能开关57:第四致能开关
[0033]58:第二数据读取开关DT:数据电压端
[0034]Vsync:同步信号VEN:控制信号
[0035]VEN(I):第一控制信号VEN(2):第二控制信号
[0036]VC, VC (I):第一信号VD、VD ⑴:第二信号
[0037]VC (2):第三信号VD⑵:第四信号
[0038]VRST:重置电压Vdata_L:预补偿电压
[0039]Vdata:数据电压Vdata(I):第一数据电压
[0040]Vdata (2):第二数据电压Vth:门槛电压
[0041]Vthl:第一门槛电压Vth2:第二门槛电压
[0042]OVDD、OVSS:电源电压tl:第一时间点
[0043]t2:第二时间点t3:第三时间点
[0044]t4:第四时间点t5:第五时间点
[0045]t6:第六时间点t7:第七时间点
[0046]t8:第八时间点t9:第九时间点
[0047]tlO:第十时间点til:第i^一时间点
[0048]tl2:第十二时间点tl3:第十三时间点
[0049]tl4:第十四时间点tl5:第十五时间点
[0050]tl6:第十六时间点Pl:第一时间区间
[0051]P2:第二时间区间P3:第三时间区间
[0052]P4:第四时间区间P5:第五时间区间
[0053]P6:第六时间区间S1:预补偿阶段
[0054]S2:执行阶段
【具体实施方式】
[0055]以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟悉相关技术的人员了解本发明的技术内容并据以实施，且根据本说明书所揭示的内容、权利要求书及附图，任何熟悉相关技术的人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
[0056]请参照图1、图2及图3，其中图1是依据本发明一实施例的发光二极管驱动电路示意图，而图2是依据图1的发光二极管驱动电路中多个电压的时序图，图3是依据本发明一实施例的发光二极管驱动方法的流程图。如图1所示，发光二极管驱动电路I包含驱动开关11、发光二极管12、电容13、第一开关14、第二开关15、第一致能开关16、第二致能开关17及数据读取开关18，其中驱动开关11具有第一端111、第二端113及控制端115，发光二极管12具有第一端121及第二端123。发光二极管12的第二端123电性耦接于发光二极管驱动电路I中的电源电压端21，电源电压端21用以提供电源电压OVSS给发光二极管驱动电路I。电容13电性耦接于驱动开关11的控制端115与电源电压端23之间，电容13用以维持驱动开关11的控制端115电压，电源电压端23用以提供电源电压OVDD给发光二极管驱动电路I，其中电源电压OVDD大于电源电压OVSS。
[0057]第一开关14电性耦接于驱动开关11的控制端115与重置电压端25之间，重置电压端25用以传输重置电压VRST给驱动开关11及电容13，使驱动开关11的控制端115位于较低的电压位准。第二开关15电性耦接于驱动开关11的控制端115和第二端113之间。第一致能开关16电性耦接与驱动开关11的第一端111与电源电压端23之间。第二致能开关17电性耦接于驱动开关11的第二端113与发光二极管12的第一端121之间。数据读取开关18电性耦接于驱动开关11的第一端111和数据电压端DT之间。数据电压端DT用以在不同的时间区间传送预补偿电压Vdata_L和数据电压Vdata给第一驱动开关。
[0058]于此实施例中，预补偿电压Vdata_L和数据电压Vdata以同一个数据电压端DT传输电压，但亦可以两个数据电压端来传输预补偿电压Vdata_L和数据电压Vdata，再分别以两个数据读取开关来控制，使预补偿电压Vdata_L和数据电压Vdata选择性地传输至驱动开关11的第一端111。以两个数据读取开关来控制预补偿电压Vdata_L和数据电压Vdata传输的方式，应是熟悉相关领域人员可以经由简单变化而完成，于此不再加以赘述。
[0059]第一开关14电性连接至第一信号VC，第一信号VC用以控制第一开关选择性地导通。第一致能开关16与第二致能开关17电性连接至控制信号VEN，控制信号VEN用以控制第一致能开关16和第二致能开关17选择性地导通。第二开关15与数据读取开关18电性连接至第二信号VD，第二信号VD用以控制第二开关15与数据读取开关18选择性地导通。
[0060]于本实施例中，发光二极管驱动电路I以P型晶体管举例说明，其作动的时序图，如图2所示，于第一时间点tl时，一个同步信号Vsync产生从高电压下降至低电压的信号，使得所述发光二极管驱动电路I进入预补偿阶段SI。此时，控制信号VEN在第二时间点t2从低电压提升至高电压，从而使第一致能开关16与第二致能开关17不导通，停止提供电源电压OVDD至驱动开关11的第一端111，驱动开关11与发光二极管12亦不电性连接。依据控制信号VEN在第二时间点t2从低电压提升至高电压，在随后的第三时间点t3时，第一信号VC从高电压下降至低电压，使得第一开关14导通，重置电压端25传输重置电压VRST至驱动开关11的控制端115及电容13，使得驱动开关11的控制端115电压等于重置电压VRST。接着，在第四时间点t4时，第一信号VC从低电压提升至高电压，第一开关14不导通，停止传输重置电压VRST至驱动开关11的控制端115。第一信号VC从低电压提升至高电压后，在第五时间点t5，第二信号VD从高电压下降至低电压，第二开关15导通，使得驱动开关11的控制端115与第二端113电性连接，驱动开关11的被接成二极管形式(d1de-connected)。同时,数据读取开关18导通,从数据电压端DT传送预补偿电压Vdata_L至驱动开关11的第一端111，从而使得驱动开关11的控制端115与第二端113的电压位准从重置电压VRST的电压位准提升至等于预补偿电压Vdata_L减掉驱动开关11的门槛电压(Threshold Voltage, Vth)的绝对值。
[0061]在第六时间点t6时，第二信号VD从低电压提升至高电压，第二开关15与数据读取开关18不导通，数据电压端DT停止传送预补偿电压Vdata_L至驱动开关11的第一端111。之后，同步信号Vsync从高电压下降至低电压的信号，所述发光二极管驱动电路I进入执行阶段S2。于执行阶段S2中的第七时间点t7时，第二信号VD从高电压下降至低电压，第二开关15与数据读取开关18导通，数据电压端DT传送数据电压Vdata至驱动开关11的第一端111。驱动开关11的控制端115与第二端113的电压位准提升至等于数据电压Vdata减掉驱动开关11的门滥电压Vth的绝对值。
[0062]请注意，于实施例中，所述驱动开关11的控制端115等于重置电压VRST、预补偿电压Vdata_L或数据电压Vdata，其中所指的是控制端115电压大约等于重置电压VRST，或控制端115电压接近于重置电压VRST，同理预补偿电压Vdata_L和数据电压Vdata。
[0063]最后，于第八时间点t8时，第二信号VD从低电压提升至高电压，第二开关15和数据读取开关18不导通，数据电压端DT停止传送数据电压Vdata给驱动开关11。于第九时间点t9，控制信号VEN从高电压下降至低电压，第一致能开关16和第二致能开关17导通，提供电源电压OVDD至驱动开关11的第一端111，驱动开关11的第二端113电性连接发光二极管12的第一端121，使得驱动开关11依据控制端115的电压(Vdata-Vth)和电源电压0VDD，产生驱动电流驱动发光二极管12。
[0064]请参照图3所示的流程图，配合图2来说，从第三时间点t3开始到第四时间点t4结束的时间区间，视为第一时间区间P1。于步骤S101，在预补偿阶段SI的第一时间区间Pl中，导通第一开关14,对驱动开关11的控制端115传输重置电压VRST。从第五时间点t5开始到第六时间点t6结束的时间区间，视为第二时间区间P2。于步骤S103，在预补偿阶段SI的第二时间区间P2中，电性连接驱动开关11的第二端113和控制端115，并对第一端111传输预补偿电压Vdata_L，使控制端115的电压与预补偿电压Vdata_L的差值等于驱动开关11的门槛电压Vth。从第七时间点t7开始到第八时间点t8结束的时间区间，视为第三时间区间P3。于步骤S105，在执行阶段S2的第三时间区间P3中，电性连接驱动开关11的第二端113和控制端115,并对第一端111传输数据电压Vdata,使控制端115的电压与数据电压Vdata的差值等于驱动开关11的门槛电压Vth。于步骤S107，于第三时间区间P3后，提供电源电压OVDD至第一端111，第二端113电性连接至第一发光二极管12，使第一驱动开关11依据控制端115的电压与电源电压0VDD，产生驱动电流驱动第一发光二极管12。
[0065]于实务上，第一开关14所传输的重置电压VRST远低于预补偿电压Vdata_L，则于第二时间区间P2中，驱动开关11会因为第二开关15的导通而被接成二极管形式，于此状态下，若第二时间区间P2够长，则驱动开关11的第二端113与控制端115的电压位准会被提升至预补偿电压Vdata_L减去驱动开关11的门槛电压的绝对值。
[0066]预补偿电压际上等于或小于数据电压的电压范围下限，本发明不加以限制。例如数据电压的电压范围是2V至4V时，预补偿电压Vdata_L则可以等于2V。借由预补偿电压Vdata_L在预补偿阶段时先提升驱动开关的控制端电压，使得在执行阶段时，每一个驱动开关能以在同一个电压位准水平开始，驱动每一个发光二极管。为了更清楚说明，以下将以两个发光二极管驱动电路为例来进行说明，但并不以此限制本发明可运用的发光二极管驱动电路数量。
[0067]与附图显示的实施例中，数据电压端DT与同步信号Vsync同步切换以传送预补偿电压Vdata_L或数据电压Vdata，但仅为方便说明之用，并非加以限制数据电压端DT切换的时间。
[0068]请参照图4、图5A及图5B，其中图4是依据本发明另一实施例的发光二极管驱动电路不意图，而图5A是图4的发光二极管驱动电路一实施例的多个电压时序图，图5B是依据图4的发光二极管驱动电路另一实施例的多个电压时序图。如图所示，以P型晶体管举例说明，第一发光二极管驱动电路3包含第一驱动开关31、第一发光二极管32、第一电容33、第一开关34、第二开关35、第一致能开关36、第二致能开关37及第一数据读取开关38，其中第一驱动开关31具有第一端311、第二端313及控制端315，第一发光二极管32具有第一端321及第二端323。第一发光二极管32的第二端323电性耦接于电源电压端41。第一电容33电性稱接于第一驱动开关31的控制端315与电源电压端43之间。
[0069]第一开关34电性耦接于第一驱动开关31的控制端315与重置电压端之间。第二开关35电性耦接于第一驱动开关31的控制端315和第二端313之间。第一致能开关36电性耦接与第一驱动开关31的第一端311与电源电压端43之间。第二致能开关37电性率禹接于第一驱动开关31的第二端313与第一发光二极管32的第一端321之间。第一数据读取开关38电性耦接于第一驱动开关31的第一端311和数据电压端DT之间。
[0070]第二发光二极管驱动电路5包含第二驱动开关51、第二发光二极管52、第二电容53、第三开关54、第四开关55、第三致能开关56、第四致能开关57及第二数据读取开关58，其中第二驱动开关51具有第一端511、第二端513及控制端515，第二发光二极管52具有第一端521及第二端523。第二发光二极管52的第二端523电性耦接于电源电压端41。第二电容53电性耦接于第二驱动开关51的控制端515与电源电压端43之间。
[0071]第三开关54电性耦接于第二驱动开关51的控制端515与重置电压端之间。第四开关55电性耦接于第二驱动开关51的控制端515和第二端513之间。第三致能开关56电性耦接与第二驱动开关51的第一端511与电源电压端43之间。第四致能开关57电性率禹接于第一驱动开关51的第二端513与第二发光二极管52的第一端521之间。第二数据读取开关58电性耦接于第二驱动开关51的第一端511和数据电压端DT之间。
[0072]如图5A所示，于第一时间点tl时，同步信号Vsync从高电压降至低电压，使得第一发光二极管驱动电路3和第二发光二极管驱动电路5进入预补偿阶段SI。此时，在同步信号Vsync为低电压期间的一个第二时间点t2，第一控制信号VEN(I)从低电压提升至高电压，从而使第一致能开关36与第二致能开关37不导通，停止提供电源电压OVDD至第一驱动开关31的第一端311，第一驱动开关31与发光二极管32亦不电性连接。在第一控制信号VEN(I)从低电压提升至高电压随后的第三时间点t3时，第一信号VC(I)从高电压下降至低电压，使得第一开关34导通，重置电压端45传输重置电压VRST至第一驱动开关31的控制端315及第一电容33，使得第一驱动开关31的控制端315电压等于重置电压VRST。接着，在第四时间点t4时，第一信号VC(I)从低电压提升至高电压，第一开关34不导通，停止传输重置电压VRST至第一驱动开关31的控制端315。第一信号VC(I)从低电压提升至高电压后，在第五时间点t5，第二控制信号VEN(2)从低电压提升至高电压，第三致能开关56与第四致能开关57不导通，第二驱动开关51与发光二极管52不电性连接。
[0073]接着，在第六时间点t6时，第二信号VD(I)从高电压下降至低电压，第二开关35和数据读取开关38导通，使得第一驱动开关31的控制端315与第二端313电性连接，第一驱动开关31的被接成二极管形式，从数据电压端DT传送预补偿电压Vdata_L至第一驱动开关31的第一端311，从而使得第一驱动开关31的控制端315与第二端313的电压位准从重置电压VRST的电压位准提升至等于预补偿电压Vdata_L减掉第一驱动开关31的第一门槛电压Vthl的绝对值。在第七时间点t7时，第三信号VC(2)亦从高电压下降至低电压，第三开关54不导通，停止传输重置电压VRST至第二驱动开关51的控制端515。
[0074]在第八时间点t8时，第二信号VD(I)从低电压提升至高电压，第一驱动开关31的控制端315与第二端313不电性连接，第一数据读取开关38不导通，数据电压端DT停止传送预补偿电压第一驱动开关31的第一端311。在第二发光二极管驱动电路5方面，在第九时间点t9时，第三信号VC(2)从低电压提升至高电压，第三开关54不导通，停止传输重置电压VRST至第二驱动开关51的控制端515。在第十时间点tlO时，第四信号VC(2)下降，第四开关55和第二数据读取开关58导通，使得第二驱动开关51的控制端515与第二端513电性连接，第二驱动开关51的被接成二极管形式，从数据电压端DT传送预补偿电压Vdata_L至第二驱动开关51的第一端511，从而使得第二驱动开关51的控制端515与第二端513的电压位准从重置电压VRST的电压位准提升至等于预补偿电压Vdata_L减掉第二驱动开关51的第二门槛电压Vth2的绝对值。于第十一时间点tll，第二信号VD从低电压提升至高电压，第四开关55与第二数据读取开关58不导通，数据电压端DT停止传送预补偿电压Vdata_L至第二驱动开关51的第一端511。
[0075]在第十二时间点tl2时，同步信号Vsync从高电压下降至低电压的信号，所述第一发光二极管驱动电路3和第二发光二极管驱动电路5进入执行阶段S2，第一驱动开关31和第二驱动开关51开始读取数据电压端DT的数据电压。于执行阶段S2中的第十三时间点tl3时，第二信号VD (I)从高电压下降至低电压，第二开关35与第一数据读取开关38导通，数据电压端DT传输第一数据电压Vdata (I)至第一驱动开关31的第一端311。第一驱动开关31的控制端315与第二端313的电压位准提升至等于第一数据电压Vdata(I)减掉第一驱动开关31的第一门槛电压Vthl的绝对值。于第十四时间点tl4时，第二信号VD(I)从低电压提升至高电压，第一驱动开关31的控制端315与第二端313不电性连接，第一数据读取开关38不导通，数据电压端DT停止传送第一数据电压Vdata (I)至第一驱动开关31的第一端311。于第十五时间点tl5,第一控制信号VEN(I)从高电压下降至低电压,第一致能开关36和第二致能开关37导通，提供电源电压OVDD至第一驱动开关31的第一端311，第一驱动开关31的第二端313电性连接第一发光二极管32的第一端321,使得第一驱动开关31依据控制端315的电压(Vdata-Vthl)和电源电压0VDD，产生驱动电流驱动第一发光二极管32。
[0076]于第十六时间点tl6时，第四信号VC(2)从高电压下降至低电压，第四开关55与第二数据读取开关58导通，数据电压端DT传送第二数据电压Vdata (2)至第二驱动开关51的第一端511。第二驱动开关51的控制端515与第二端513的电压位准提升至等于第二数据电压Vdata(2)减掉第二驱动开关51的第二门槛电压Vth2的绝对值。于第十七时间点tl7时，第四信号VC⑵从低电压提升至高电压，第二驱动开关51的控制端515与第二端513不电性连接，第二数据读取开关58不导通，数据电压端DT停止传送第二数据电压Vdata(2)至第二驱动开关51的第一端511。于第十八时间点tl8，第二控制信号VEN(2)从高电压下降至低电压，第三致能开关56和第四致能开关57导通，提供电源电压OVDD至第二驱动开关51的第一端511，第二驱动开关51的第二端513电性连接第二发光二极管52的第一端521，使得第二驱动开关51依据控制端515的电压(Vdata_Vth2)和电源电压0VDD，产生驱动电流驱动第二发光二极管52。
[0077]从第三时间点t3开始到第四时间点t4结束的时间区间，视为第一时间区间P1。在第一时间区间Pl中，导通第一开关34,对第一驱动开关31的控制端315传输重置电压VRST0从第六时间点t6开始到第八时间点t8结束的时间区间，视为第二时间区间P2。在第二时间区间P2中，电性连接第一驱动开关31的第二端313和控制端315，并对第一端311传输预补偿电压Vdata_L，使控制端315的电压与预补偿电压Vdata_L的差值等于第一驱动开关31的第一门槛电压Vthl。从第七时间点t7开始到第九时间点t9结束的时间区间，视为第四时间区间P4，在第四时间区间P4中，第三开关54导通，对第二驱动开关51的控制端515传输重置电压VRST。
[0078]于此实施例中，虽然第二时间区间P2的起始时间点(t6)和第四时间区间P4的起始时间点(t7)亦可以同时。第二时间区间P2的起始时间点(t6)是关联于在第四时间点t4时，第一信号VC(I)电压提升的信号，第二时间区间P2的起始时间可以是在第四时间点t4或略晚于在第四时间点t4，本发明不加以限制。第四时间区间P4的起始时间点(t7)端看第五时间点t5时，第二控制信号VEN(2)提升的信号，第四时间区间P4的起始时间与第五时间点t5同时，或略晚于第五时间点t5，本发明不加以限制。第二时间区间P2的结束时间点，可以设在一段预设时间后，亦可以在同步信号Vsync产生下降信号之前(如第十时间点七10)结束，如图5B所示，本发明不对此限制。
[0079]如图5A所示，从第十时间点tlO开始到第i^一时间点tll结束的时间区间，视为第五时间区间P5。在第五时间区间P5中，电性连接第二驱动开关51的第二端513和控制端515，并对第一端511传输预补偿电压Vdata_L，使控制端515的电压与预补偿电压Vdata_L的差值等于第二驱动开关51的第二门槛电压Vth2。于图5A所示实施例中，第五时间区间P5的结束时间是设于在第五时间区间P5开始后一段预设时间结束，第五时间区间P5的结束时间亦可以设为与第二时间区P2的结束时间相同，例如在同步信号Vsync产生下降信号之前(如图5B的第十时间点tlO)结束，本发明不对此限制。
[0080]值得一提的是，图5B显示第二时间区间P2及第五时间区间P5的结束时间早于同步信号Vsync开始下降的时间相同，但实际上第二时间区间P2及第五时间区间P5的结束时间也可晚于同步信号Vsync开始下降的时间点。
[0081]于图5A中，从第十三时间点tl3开始到第十四时间点tl4结束的时间区间，视为第三时间区间P3。在第三时间区间P3中，电性连接第一驱动开关31的第二端313和控制端315,并对第一端311传输第一数据电压Vdata(I),使第一驱动开关31的控制端315的电压与第一数据电压Vdata(I)的差值等于第一驱动开关31的第一门槛电压Vthl。
[0082]从第十六时间点tl6开始到第十七时间点tl7结束的时间区间，视为第六时间区间P6。在第三时间区间P6中，电性连接第二驱动开关51的第二端513和控制端515，并对第一端511传输第二数据电压Vdata (2)，使第二驱动开关51的控制端515的电压与第二数据电压Vdata(2)的差值等于第二驱动开关51的第二门槛电压Vth2。
[0083]值得注意的是，第一开关所传输的重置电压VRST是依据预补偿电压Vdata_L、第一门槛电压Vthl、第二门槛电压Vth2所决定。举例来说，当预补偿电压Vdata_L是2伏特(volt, V)、第一门槛电压Vthl是-1V及第二门槛电压Vth2是-4V时，重置电压则取预补偿电压Vdata_L加上第一门槛电压Vthl和第二门槛电压Vth2之间较小的值，如第二门槛电压Vth2为-4V，则重置电压VRST为-2V。
[0084]于实务上，第一开关34的控制端稱接于第一移位寄存器(未图不)，用以接收第一信号VC(1)。第二开关35的控制端耦接于第二移位寄存器(未图示)，用以接收第二信号VD (I)。第三开关54的控制端耦接于第三移位寄存器(未图示)，用以接收第三信号VC (2)。第四开关55的控制端耦接于第四移位寄存器(未图示)，用以接收第四信号VD(2)。第三移位寄存器I禹接于第一移位寄存器，用以依据第一信号VC(I)产生第三信号VC (2)。第四移位寄存器耦接于第二移位寄存器，用以依据第二信号VD (I)产生第四信号VD (2)。
[0085]请参照图6与图7，其中图6是依据本发明再一实施例的发光二极管驱动电路示意图，而图7是依据图6的发光二极管驱动电路中多个电压的时序图。如图所示，以N型晶体管举例说明，发光二极管驱动电路7包含驱动开关71、发光二极管72、电容73、第一开关74、第二开关75、第一致能开关76、第二致能开关77及数据读取开关78，其中驱动开关71具有第一端711、第二端713及控制端715，发光二极管72具有第一端721及第二端723。发光二极管72的第一端721电性耦接于发光二极管驱动电路7中的电源电压端61，电源电压端61用以提供电源电压OVDD给发光二极管驱动电路7。电容73电性耦接于驱动开关71的控制端715与电源电压端63之间，电容73用以维持驱动开关71的控制端715电压，电源电压端63用以提供电源电压OVSS给发光二极管驱动电路7，其中电源电压OVSS大于电源电压OVDD。
[0086]第一开关74电性耦接于驱动开关71的控制端715与重置电压端65之间，重置电压端65用以传输重置电压VRST给驱动开关71及电容73，使驱动开关71的控制端715位于较低的电压位准。第二开关75电性耦接于驱动开关11的控制端115和第一端711之间。第一致能开关76电性耦接与驱动开关71的第二端713与电源电压端63之间。第二致能开关77电性耦接于驱动开关71的第一端711与发光二极管72的第二端723之间。数据读取开关78电性耦接于驱动开关71的第二端713和数据电压端DT之间。数据电压端DT用以在不同的时间区间传送预补偿电压Vdata_L和数据电压Vdata给第一驱动开关。
[0087]第一开关74电性连接至第一信号VC，第一信号VC用以控制第一开关选择性地导通。第一致能开关76与第二致能开关77电性连接至控制信号VEN，控制信号VEN用以控制第一致能开关76和第二致能开关77选择性地导通。第三开关75与数据读取开关78电性连接至第二信号VD，第二信号VD用以控制第三开关75与数据读取开关78选择性地导通。
[0088]如图7所示，于第一时间点tl时，一个同步信号Vsync产生从低电压提升至高电压的信号，使得所述发光二极管驱动电路7进入预补偿阶段SI。此时，控制信号VEN在第二时间点t2从高电压降低至低电压，从而使第一致能开关76与第二致能开关77不导通，停止提供电源电压OVSS至驱动开关71的第二端713，驱动开关71与发光二极管72亦不电性连接。在第三时间点t3时，依据同步信号Vsync从高电压降低至低电压，因此第一信号VC立即(或随后)从低电压提升至高电压，使得第一开关74导通，重置电压端65传输重置电压VRST至驱动开关71的控制端715及电容73，使得驱动开关71的控制端715电压等于重置电压VRST。接着，在第四时间点t4时，第一信号VC从高电压降低至低电压，第一开关74不导通，停止传输重置电压VRST至驱动开关71的控制端715。第一信号VC从高电压降低至低电压后，在第五时间点t5，第二信号VD从低电压提升至高电压，第二开关75导通，使得驱动开关71的控制端715与第一端711电性连接，驱动开关11的被接成二极管形式。同时，数据读取开关78导通，从数据电压端DT传送预补偿电压Vdata_L至驱动开关71的第二端713，从而使得驱动开关71的控制端715与第一端711的电压位准从重置电压VRST的电压位准降低至等于预补偿电压Vdata_L加上驱动开关71的门槛电压Vth的绝对值。
[0089]在第六时间点t6时，第二信号VD从高电压降低至低电压，第二开关75与数据读取开关78不导通，数据电压端DT停止传送预补偿电压Vdata_L至驱动开关71的第二端713。之后，同步信号Vsync从低电压提升至高电压的信号，所述发光二极管驱动电路7进入执行阶段S2。于执行阶段S2中的第七时间点t7时，第二信号VD从低电压提升至高电压，第二开关75与数据读取开关78导通，数据电压端DT传送数据电压Vdata至驱动开关71的第二端713。驱动开关71的控制端715与第一端711的电压位准提升至等于数据电压Vdata加上驱动开关11的门槛电压Vth的绝对值。
[0090]最后，于第八时间点t8时，第二信号VD从高电压降低至低电压，第二开关75和数据读取开关78不导通，数据电压端DT停止传送数据电压Vdata给驱动开关71。于第九时间点t9，控制信号VEN从低电压提升至高电压，第一致能开关76和第二致能开关77导通，提供电源电压OVSS至驱动开关71的第二端713，驱动开关71的第一端711电性连接发光二极管72的第二端723，使得驱动开关71依据控制端715的电压(Vdata-Vth)和电源电压0VSS，产生驱动电流驱动发光二极管72。
[0091]值得一提的是，当驱动开关11为P型晶体管时，电源电压OVDD大于数据电压Vdata,数据电压Vdata大于预补偿电压Vdata_L，预补偿电压大于重置电压VRST，重置电压VRST大于电源电压OVSS。当驱动开关11为N型晶体管时，电源电压OVDD大于重置电压VRST,重置电压VRST大于数据电压Vdata，数据电压Vdata大于预补偿电压Vdata_L，预补偿电压Vdata_L大于电源电压OVSS。
[0092]综上所述，所述发光二极管驱动方法，运用于发光二极管驱动电路，利用预补偿电压Vdata_L在预补偿阶段时先提升驱动开关的控制端电压，以供所述发光二极管驱动方法在进入执行阶段加载数据电压时，每一个驱动开关都从同一个电压位准水平开始提升，使得发光二极管以更为准确的驱动电流显示数据要求亮度，进而提升显示装置显示影像的质量。
[0093]虽然本发明以上述的实施例揭示如上，然而其并非用以限定本发明。在不脱离本发明的精神和范围内所作的变更与修饰，均属本发明的权利要求范围。关于本发明所界定的保护范围请参照随附的权利要求书。
【权利要求】
1.一种发光二极管驱动方法，其特征在于，运用于一第一驱动开关，所述第一驱动开关设有一第一端、一第二端及一控制端，所述第二端耦接至一第一发光二极管，所述发光二极管驱动方法包含: 于一预补偿阶段的一第一时间区间中，对所述控制端提供一重置电压； 于所述预补偿阶段的一第二时间区间中，选择性地电性连接所述第二端及所述控制端，并传输一预补偿电压至所述第一端，使所述控制端的电压与所述预补偿电压的差值等于所述第一驱动开关的一第一门槛电压； 于一执行阶段的一第三时间区间中，选择性地电性连接所述第二端及所述控制端，并传输一数据电压至所述第一端，使所述控制端的电压与所述数据电压的差值等于所述第一驱动开关的所述第一门槛电压；以及 于所述第三时间区间后，提供一电源电压至所述第一端，所述第二端电性连接至所述第一发光二极管，使所述第一驱动开关依据所述控制端的电压与所述电源电压，产生一驱动电流驱动所述第一发光二极管。
2.根据权利要求1所述的发光二极管驱动方法，其特征在于，所述第一驱动开关是一P型晶体管或一 N型晶体管。
3.根据权利要求1所述的发光二极管驱动方法，其特征在于，所述数据电压具有一电压范围，所述预补偿电压小于或等于所述数据电压的电压范围下限。
4.根据权利要求1所述的发光二极管驱动方法，其特征在于，当所述第一驱动开关是一 P型晶体管时，所述电源电压大于所述数据电压，所述数据电压大于所述预补偿电压，所述预补偿电压大于所述重置电压。
5.根据权利要求1所述的发光二极管驱动方法，其特征在于，当所述第一驱动开关是N型晶体管时，所述重置电压大于所述预补偿电压，所述预补偿电压大于所述数据电压，所述数据电压大于所述电源电压。
6.根据权利要求1所述的发光二极管驱动方法，其特征在于，还运用于一第二驱动开关，所述第二驱动开关设有一第一端、一第二端及一控制端，所述第二端耦接至一第二发光二极管，所述发光二极管驱动方法包含: 于所述预补偿阶段的一第四时间区间中，对所述第二驱动开关的所述控制端提供所述重置电压； 于所述预补偿阶段的一第五时间区间中，选择性地电性连接所述第二驱动开关的所述第二端及所述控制端，并传输所述预补偿电压至所述第二驱动开关的所述第一端，使所述第二驱动开关的所述控制端的电压与所述预补偿电压的差值等于所述第二驱动开关的一第二门槛电压； 于所述执行阶段的一第六时间区间中，选择性地电性连接所述第二驱动开关的所述第二端及所述控制端，并传输一第二数据电压至所述第二驱动开关的所述第一端，使所述第二驱动开关的所述控制端电压与所述第二数据电压的差值等于所述第二驱动开关的所述第二门槛电压；以及 于所述第六时间区间后，提供所述电源电压至所述第二驱动开关的所述第一端，所述第二驱动开关的所述第二端电性连接至所述发光二极管，使所述第二驱动开关依据所述第二驱动开关的所述控制端电压与所述电源电压，产生一驱动电流驱动所述第二发光二极管。
7.根据权利要求6所述的发光二极管驱动方法，其特征在于，所述重置电压由所述预补偿电压、所述第一门槛电压及所述第二门槛电压决定。
8.根据权利要求6所述的发光二极管驱动方法，其特征在于，所述第一驱动开关的控制端耦接于一第一开关的一第一端，所述第一开关的一第二端接收所述重置电压，且所述第一开关的一控制端接收一第一信号以选择性地控制所述第一开关导通；所述第一驱动开关的控制端及第二端又分别耦接一第二开关的一第一端及一第二端，且所述第二开关的一控制端接收一第二信号以选择性地控制所述第二开关导通；所述第二驱动开关的控制端耦接于一第三开关的一第一端，所述第三开关的一第二端接收所述重置电压，且所述第三开关的一控制端接收一第三信号以选择性地控制所述第三开关导通；所述第二驱动开关的控制端及第二端又分别耦接一第四开关的一第一端及一第二端，且所述第四开关的一控制端接收一第四信号以选择性地控制所述第四开关导通。
9.根据权利要求8所述的发光二极管驱动方法，其特征在于，所述第一开关的所述控制端耦接一第一移位寄存器以接收所述第一信号，所述第二开关的所述控制端耦接一第二移位寄存器以接收所述第二信号，所述第三开关的所述控制端耦接一第三移位寄存器以接收所述第三信号，所述第四开关的所述控制端耦接一第四移位寄存器以接收所述第四信号，其中所述第三移位寄存器耦接至所述第一移位寄存器以依据所述第一信号产生所述第三信号，所述第四移位寄存器耦接至所述第二移位寄存器以依据所述第二信号产生所述第四信号。
10.根据权利要求6所述的发光二极管驱动方法，其特征在于，所述第二时间区间的结束时间与所述第五时间区间的结束时间相同。
11.根据权利要求1所述的发光二极管驱动方法，其特征在于，在所述第一时间区间之前，所述第一发光二极管与所述第二端不电性连接。
12.根据权利要求1所述的发光二极管驱动方法，其特征在于，还包含一电容维持所述第一驱动开关的所述控制端电压，所述电容电性连接至所述第一驱动开关的所述控制端与所述电源电压之间。
【文档编号】H05B37/02GK104333963SQ201410705580
【公开日】2015年2月4日 申请日期:2014年11月28日 优先权日:2014年9月1日
【发明者】王仓鸿, 刘匡祥, 李庭轩 申请人:友达光电股份有限公司