专利名称：一种集成电路组装系统和组装方法
本申请是题为“一种集成电路的组装系统和组装方法(A SYSTEM ANDMETHOD FOR PACKAGING INTEGRATED CIRCUITS)”的1997年5月23日提出的系列号为60/047,531的美国临时专利申请的非临时申请。其发明人是Sammy K.Brown，George E.Avery，Andraw K.Wiggin，Tow L.Todd和SamBeal，该申请转让给Alpine Microsystems。这里，将第60/047531号申请作为一个整体引用供参考。
本发明涉及半导体器件的封装，更具体地说，涉及一种集成电路(ICs)在一个半导体基片上互相连接的系统和方法。
一般地，电子系统是由两个或多个集成电路制成，以实现完整的系统功能。目前，对于大多数应用场合，对性能和输入/输出(I/O)的引线数目的限制还不大。然而，当更多的器件是集成为单片集成电路和时钟速度增加时，对性能和输入/输出引线数目的限制，将成为半导体制造厂家最关心的问题。这是因为构建在多个集成电路基础上的系统的总的性能，是随单个集成电路的性能和各个集成电路之间的信号性能而变的。各个集成电路之间的信号性能，又是随信号数目和用于连接集成电路的输入/输出引线的装置的电气特性而变的。因此，集成电路互相连接的一个更有效的装置，对电子系统的成本、尺寸、性能、重量和效率有重要的影响。
目前，用于集成电路互相连接的最普通的方法是首先封装单独的集成电路，然后，将封装好的集成电路安装在一块基板(例如，一块印刷电路板)上。该集成电路封装件的尺寸，一般比集成电路大几倍，并且通常是用一种金属引线框架制成的，放在一个塑料模制的壳体内保护起来。然后，再将封装好的集成电路放置和锡焊在一块印刷电路板上，形成一个完整的电子系统。这种现行方法的优点是成本低，并且在处理过程中，可以保护集成电路。另外，该封装件在测试集成电路时，可起一个标准载体的作用，因此，印刷电路板的设计可以很便宜和迅速地改变。集成电路在印刷电路板上的装配还可以实现自动化。最后，目前的系统还可使印刷电路进行修改。
然而，因为先进的集成电路要求比用通常的互相连接技术可能达到的更高的性能和更大量的输入/输出引线，因此，必需要有一种更有效的方法。通常方法所能达到的电气性能和散热能力有限。集成电路封装的电气寄生特性，导体的长度，由印刷电路板结构引入的电气寄生现象，和在该印刷电路板中使用的介电材料，所有这些都限制了该方法所能达到的电气性能。不论集成电路或系统的复杂程度如何，这些限制又将传递至该系统上的信号数目限制为至多是几百个。由于现行的集成电路互相连接方法所达到的性能，比该集成电路的性能低，这就限制了系统的总性能。
集成电路一般在100MHz以上工作。然而，现行的集成电路互相连接方法只局限于在100MHz以下工作的系统。因此，需要有一种集成电路互相连接的有效方法，以跟上集成电路性能的相应发展。
本发明提供了一种将多个集成电路有效地互相连接起来，从而可改善整个系统的电气性能的系统和方法。
在本发明的系统的一个实施例中，多个载体与多个集成电路相对应，并且一块板具有多个容纳多个集成电路的板区域。每一个载体都具有第一和第二组触点，以及在两组触点之间的一组互相连接线。当相应的集成电路安装在该载体表面上时，第一组触点与相应集成电路上的触点连接。每一个板区域都有一组和相应的载体的第二组触点连接的板触点，并且该板具有一组与上述一组板触点中的选择出的触点连接的板互连线。该多个板区域还形成有一个开口，其尺寸可使当将相应的载体安装在该板上时，能绕过该相应的载体上的集成电路。
根据本发明的方法的一个实施例，将多个集成电路安装在相应的多个载体上。每一个相应的载体都有一个带有许多触点的表面；并且，在该载体上的一组触点，通向利用嵌入的互连线构成的一组集成电路上的触点。提供一块带有多个开口的板，集成电路装入该板上的开口中，而载体则与该板接合。
本发明的这些和其他一些实施例，及许多优点和特点，将在下面的说明书和附图中详细说明。在附图中，相同的标号表示相同或功能上相似的元件。
图1表示根据本发明的系统的用于集成电路有效的互相连接的不同零件的分解视图2A～2C分别表示在板上的集成电路/载体部件的顶视图；该集成电路/载体部件的侧视图，和在板上的该集成电路/载体部件的侧视图；图3表示在一个载体上的一组电气互相连接点的一个例子；图4为图3所示的载体的横截面图；图5A～5B分别表示在一个载体上安装的单片集成电路，和在一个载体上安装的多个集成电路；图6表示根据本发明的方法，有效地将集成电路互相连接起来的步骤；图7表示根据本发明的另一种方法，将集成电路互相连接起来的步骤；图8为根据本发明的一个载体晶片的简化的平面图；图9为图8所示的载体晶片的一部分的详细的平面图；图10为一个微型支架组件的透视图；图11为根据本发明的另一个实施例的微型支架组件的透视图；图12为根据本发明又一个实施例的微型支架组件的透视图；本发明提供了一种将集成电路有效地互相连接起来，形成一个复杂的电子零件，并且整个系统性能得到改善的系统和方法。
图1表示安装在一个载体12上的一个集成电路(IC)10，和一块带有多个开口16的板14的分解视图。如图所示，该板14有四个开口16；然而，开口16的数目可根据与该板14连接的载体的数目而变化。同样，虽然图中所示的开口16的尺寸都相等；但在另一个例子中，开口16的尺寸可以是不同的，因为开口的尺寸是由与该板14电气上连接的集成电路的尺寸决定的。在如图1所示的例子中，载体12只与集成电路10连接。然而，如以后所述那样，载体12可以与多于一个集成电路，或与其他电子元件连接。如果载体12只与一个集成电路连接，则该系统的载体数目决定于在复杂的集成电路中所用的集成电路的数目。在一个优选实施例中，该载体的尺寸，与在复合集成电路中所用的集成电路的尺寸相适应；而该板的尺寸则与该复合集成电路的尺寸相适应。
由于载体12连接集成电路10和板14，因此最好是，该载体12与板14和集成电路10的热匹配。通过使用柔顺性材料(compliant material)，例如导线在该集成电路与封装件之间形成连接，可以补偿集成电路10、载体12和板14之间的热膨胀。另外，可以使用粘接材料来限制应力。然而，本发明的优选方法是，利用热膨胀系数(CTE)与集成电路10的热膨胀系数相近的材料来制造该载体12和板14。在一个优选实施例中，利用与集成电路10相同的材料来制造载体12和板14。由于集成电路典型地是利用热膨胀系数较低的单晶硅制造的，因此，硅就成为制造该载体和板的优选材料。然而，也可以使用热膨胀系数与硅相差不大的砷化镓或其他材料来制造该载体和板。
图1还表示了在板14上的互相连接方式。板14是利用半导体的光刻工艺制造的；因此，在该板14上的互连线20的走线密度，比通常的印刷电路板上的互连线的走线密度高。在载体12上的多个接线22是预先制造成可与板14上的接线24的焊盘(接合衬垫)图形配合。因此，板14既作为一个机械基座，又通过相邻的载体和集成电路之间的互连线20构成至少一个单层走线。最好，在该板14上没有通孔，因为各个集成电路的互连线最好是分布在各个载体之间，其允许多个集成电路之间的信号可通过相邻的芯片。由于所有的子系统线路最好是分布成跨过各单独的载体，这样，可将板走线的复杂性降低至几组单节点组。与单块互连线板的情况比较，在多个载体之间的互连线分布大大简化了互连线的工作；并大大改善整个系统的性能。显然，最好该板14只有一层互连线；但在产量并不重要的应用场合，该板14也可以有多层互连线。在这种应用场合，板14上具有通孔，因为互连线会有贯通连接和跨接的地方。
图2A～2C分别表示在该板14上的一个集成电路/载体子部件25的顶视图、该集成电路/载体子部件25的侧视图和在该板14上的该集成电路/载体子部件25的侧视图。如图2B所示，部件25由安装在载体12上的集成电路10组成。载体12预先制造有焊锡隆起(如连接点21和22所示)，其分布成排，分别对准集成电路10和板14的焊盘图形。集成电路10为通过连接点21倒装式接合在载体12上。如图2C所示，每一个子部件25都安装在该板14上，使集成电路10装在开口16内。图中还可以看出，载体12在该开口16周围，并通过连接点22与板14连接。一般地，集成电路10和载体12之间的连接点21的数目，与载体12和板14之间的连接点22的数目不相等。
使用开口16可使所有的信号连接点都处在由集成电路10的顶面、载体12的顶面和板14的顶面形成的一个平面上。这种结构是非常有利的，因为硅的化学性质是这样的要利用厚度比十分之几微米厚的硅材料来制造电镀金属的通孔是不实际的。让载体12和板14使用同样的材料制造，就可以在载体12和板14之间直接进行焊接连接。由于集成电路10和载体12最好由相同的材料制造，因此，信号连接也可以直接焊在该载体上，并与该集成电路连接。如上所述，载体12上的焊锡隆起部分排成，对准集成电路10的焊盘图形。因此，集成电路10不需要使焊锡隆起。
使用焊锡隆起，将集成电路与载体，和载体与板连接起来的优点是，可以利用区域排列，最大限度地增加外部信号连接点的数目。另外，还可消除导线焊接引起的电气寄生现象。焊锡隆起倒装式接合为自动化的工艺，并且锡焊隆起的成本不会随着集成电路输入/输出引线数目的增加而增加。因此，使用焊锡隆起，还可以在成本较低的情况下，集成更多的输入/输出引线数目。
图3表示在载体12上的一个示例性的电气互连方式。为了简单起见，表示了较小数目的连接点。从图中可以看出，载体12沿着其周边有多个连接点22，而在其中心部分周围，有多个连接点21。连接点21和22，分别将集成电路10与载体12，和载体12与板14连接起来。连接点21可以利用嵌入的互相连接线，与连接点22相通，并且，这种走线可以有至少一个跨接点。这些跨接点可使信号通至在该载体12上的集成电路，和从该集成电路送出。另外，在该载体12上的信号通路，可以与该集成电路的线路独立。这些独立的信号通路可使从一个相邻的集成电路送出的信号，通至另一个相邻的集成电路。这样，各个集成电路的互连线跨过各个单独的载体上分布。
连接点21和22是根据具体的复合集成电路的应用场合预定的。由于连接点21和22是利用半导体光刻工艺制造的，因此，所得到的线路密度与在芯片上的互连接线的密度非常相似。具体地说，连接点21和22是通过内面一排和外面一排焊锡隆起部分形成的。该二排焊锡隆起部分排列的方式，与集成电路10和板14的焊盘是匹配的。这就不需要在各个集成电路上设置焊锡隆起部分。一般地，称为外部互连线的集成电路之间的各个连接点的互相连接密度，比用于将晶体管连接在集成电路上的互相连接密度小得多。因此，使用制造集成电路本身的同样先进，或先进性稍差的，半导体制造方法，可使上述外部互连线的密度达到很高。利用同样的方法，还可将该外部互相连接点装在与集成电路本身的面积一样大，或比它小的一个区域中。因为板的尺寸和面积一般比集成电路本身的尺寸和面积大许多倍，因此，可使产量比现有方法的产量高得多。
参见图3和图4，载体12是利用生产半导体的多层金属化工艺制造的。通过使用位于同一层内的通孔，可以使各个信号通道之间建立跨接点。由于所有的通道都在同一个层上，因此，在制造阶段，通过一次掩模程序，顾客可以很容易地改变连接点21和22。对于每一种新的应用场合，根据所希望的具体的集成电路的互相连接点，可以确定通孔的位置。一旦确定了通孔的位置，则只需改变含有通孔的一层即可。
该载体12包括多层互相连接的基体，基体的信号通道数至少是800信号通道/平方厘米。该互相连接的基体的结构是可以由掩模程序设定的，并且便于以超过20GHz(千兆赫)的速率，进行高速数据信号传送。集成电路10的输入和输出(I/O)信号，可以引导至该集成电路的模片(die)的多个侧面，从而可以有效地使该集成电路10的输入/输出信号密度增加二倍。载体12的互相连接基体，是由夹在电源参考平面12c和接地参考平面12d之间的二个信号层12a和12b构成的。每一层是由5微米厚的电镀铜制成的。该电源层12c提供一个Vdd参考平面，并且包括有一条放置一个焊盘接点12e的隙缝。通过将在该电源参考平面12c和接地参考平面12d之间的二个彼此隔开的信号通道12a和12b包围起来，可以降低该信号通道12a和12b中的噪声(例如，串话干扰和同时切换噪声(SSN))。
串话干扰由二根相邻的信号线之间的互电容造成。对于载体12，所产生的串话干扰噪声可用下式估计Vcn＝0.176×10-9(Vin/τrise)式中Vin-输入电压。远端的串话干扰可以抵消，因此可忽略不计。由输出缓冲器的放电通道形成的VDD/Vss回路中产生的同时切换噪声(SSN)，通常称为接地反跳(ground bounce)，因为它是叠加在局部接地参考平面12d上的(也加上电源参考平面12c上)。该噪声电压的幅值，由下式近似确定Vssn＝LeffdI/dt式中Leff-组装在接地接头上的模片的有效自感。如果忽略负反馈作用dI/dt，该公式会过高估计了Vssn。电路的噪声裕度必需足够大，以保证在有SSN存在的情况下，电路可靠工作。用于该载体12和板14装配的倒装式接合工艺过程形成的寄生电感极低(＜0.1nH)，因此载体12可包含多个不穿通的参考平面。
通过将电源参考平面12c和接地参考平面12d之间的二个彼此隔开一定距离的信号通道12a和12b包围起来，可以容易地控制该二个参考平面12c和12d中的每一个平面与该二个信号通道12a，12b之间的距离，使该距离在该载体的容积内为常数。这样，容易在该电源参考平面12c和信号通道12a之间，以及在接地参考平面12d和信号通道12b之间形成恒定不变的阻抗。另外，使信号通道12a接近电源参考平面12c，和使信号通道12b接近接地参考平面12d，可避免串话干扰。这样，在沿着通道12a或12b中的一条通道传送信号时的电流回流通道，不是与它相邻的那条信号通道，而是电源参考平面12c或接地参考平面12d。
通过消除由于驱动器和接收器之间的阻抗不匹配造成的反射噪声，还可进一步降低上述的噪声。当一个信号的消逝时间(time of flight)与该信号的上升时间相差不大时，这种反射噪声就成为一个要解决的问题。满足下列约束条件的非常短的连接，可最大限度地减小上述反射噪声的问题tflight＜trise/4对于一个典型的载体12的信号相互连接模式，信号消逝时间为tflight≈50ps(微微秒)。
因此，使信号的上升时间和下降时间保持大于200ps，就可以避免反射噪声和该反射噪声对信号调整时间的影响。对于3.3伏的转换，这个条件可转换为每一个相互连接点上的相互连接负载电容小于66pF。这样，该载体12形成一个与单片集成电路10或多个集成电路10的不同的衬垫互相连接时的噪声较低的一种线路密度高的结构。
另一方面，板14为载体12的一个机械基座，它同时可在相邻的载体12之间形成单层的线路。多层载体12的相互连接基体，与板14的相互连接的单层单一信号通道的组合，可以有效地在多芯片子系统上，形成一个连续的XY相互连接平面。与相邻的板14没有直接连接关系的载体12，与第一个载体12分享该电源参考平面12c或接地参考平面12d。虽然不是必需，但最好，进行数据通讯的载体和/或集成电路10(即电气上互相连接)应该放置得互相靠近。
除了为单独的集成电路10的总的最大需要提供适当的搭载电流的通道以外，该载体12和板14的组合体，还必需有足够的功率耗散能力，以满足装置的估计的功率消耗。为了改善该载体12和板14组合体的功率特性，最好，该集成电路10上的信号漂移小。
图5A表示安装在载体12上的单块集成电路10。如图5B所示，在载体12上也可安装多块集成电路10。虽然，图5A和图5B只表示了安装在载体12上的集成电路；但电阻，电容和其他电气元件也可以和该集成电路一起，安装在载体12上。因此，该载体12本身可起一个多芯片组件的作用。这是非常有利的，因为可以使更多的元件在板14上互相连接。另外，当载体12作为一块中间板时，在它上面的集成电路相互连接方式，与在芯片上的相互连接方式相差不大。
采用批量生产方式来制造该载体12的过程可使用通常的化学气相沉积方法。在一个例子中，通过清除原来的氧化物，来准备好一块处理用的晶片。然后，用厚度大约为4000埃()的一层铜在该晶片表面上成核。沉积在该晶片表面上的该铜层的厚度，基本上是均匀的。再将厚度在8～10微米范围内的一层感光性树脂，沉积在上述成核层(nucleation layer)上。如上面的图4所示，该感光性树脂层用作在形成电源参考平面12c和接地参考平面12d时的镀覆的隔挡层。该电源参考平面12c和接地参考平面12d是由沉积在感光性树脂顶部的一个掩模层保护的。然后，利用感光性树脂的各向异性腐蚀方法，从由上述屏蔽层限定的区域除去感光性树脂，使上述铜层露出。再利用电镀的方法，在被上述的腐蚀方法清除掉感光性树脂的区域上，沉积一层厚度为5.0微米的铜。具体地，将该晶片的周边附着在一个电镀电极上，使该电极与晶片表面上涂敷的铜层接触。然后，将该晶片浸入铜的电解池中，在上述消除了感光性树脂的区域上电镀上大约5微米厚的一层铜。在电镀工序完成后，除掉感光性树脂，留下的就是有电路图形的电源参考平面12c和接地参考平面12d。上述铜成核层使目前在该晶片上的所有金属图形短路。
然后，进行毯覆式湿腐蚀(blanket wet etch)，清除掉上述涂敷铜层，并在该电源平面12c和12d之间形成电气绝缘。将一种粘接促进剂，在甲醇中0.5％的3-APS(3-Aminopropyltriethoxysilane)，放置在该晶片上。当该晶片以3000转/分的速度旋转时，3-APS溶液动态地分配在该晶片的中心上。然后，将旋转速度增加至5000转/分，旋转30秒，使晶片表面干燥。然后，再沉积一层BCB介电层。该介电层的厚度大约为5.0微米，它使电源平面12c和12d电气上绝缘，形成一种具有微型带状的传输线结构。3-APS增加BCB对铜的粘接力。
将第二个掩模层形成在该介电层的顶部，确定通道位置和划定通道界限。接着，在光-BCB显影沉积过程中，对这些通道进行腐蚀。接着是溅射4000埃厚度的TiCu层，使它覆盖整个晶片。在接下去进行的电镀铜工序中，该TiCu层起电镀电极的作用。该电极附件在该晶片的外边缘上。再沉积第二层厚度大约为8～10微米的感光性树脂。在制造由一层掩模层保护的上述信号层12a和12b中的一个层时，该第二层感光性树脂可用作电镀隔挡层。然后，用各向异性的腐蚀方法，腐蚀该感光性树脂层，将该感光性树脂层的不同区域中的TiCu层露出。再利用电镀的方法，将厚度在5微米以下的铜层，沉积在上述通道，以及在各向异性腐蚀过程中露出的区域上。然后，清除感光性树脂，留下的就是再经过一个辅助工序形成的上述信号通道12a和12b。再进行表面层湿腐蚀，除去TiCu层，并在信号层12a和12b之间形成电气绝缘。然后再沉积另一层3-APS粘接促进剂和BCB。BCB层的厚度大约为2.0微米。
再施加第四个掩模层，以限定上述互相连接点21和22。接着进行腐蚀，除去BCB层的一些部分。在上述BCB层的一些部分上，电镀镍和金。再施加上第五个掩模层，以限定BCB层的一些部分已被除去的区域，露出硅晶片的一些区域。再利用干腐蚀方法，除去BCB层的一些部分。现在再将3-APS粘接促进剂层涂在与沉积了第五个掩模层的侧面相对的该晶片侧面上，并在该侧面上沉积一个2微米厚的BCB层，形成BCB层的后部。在该BCB层后部上沉积第六个掩模层，以限定有待露出硅晶片的区域。利用干腐蚀法，使该硅晶片露出；接着，从上述这些露出的硅晶片区域上，除去硅。然后，再除去该BCB层的后部。上述板14也可用类似的方法制造。
图6为表示根据本发明的集成电路互相连接的优选方法的流程图。如图所示，对于每一个复合集成电路，板晶片，载体晶片和各个集成电路晶片都是单独制造的。参见步骤501，在制造出板晶片后，在步骤503中，在该板上作出开口。在步骤505中，将单块的板分开，并在步骤507中进行测试。在步骤521中，制造载体，并在步骤523中，测试该载体，并进行分类，挑出不合格品。抛弃不合格品，并在步骤525中，将合格品分开成单独的载体。再参见步骤541～545，在制造好集成电路后，也要对集成电路进行测试，挑出不合格品。将合格品从不合格品中分类出来，再分开成单独的集成电路。在步骤550中，将合格的集成电路模片(IC die)，安装在相应的合格的载体上。在集成电路安装在载体上之后，在步骤555中，进行该集成电路的最后测试。在将该集成电路与其他子系统的集成电路集成在一起之前进行的这个附加的测试，可以消除产生“已知合格的模片”的麻烦。由于没有假设所有的模片质量都是好的，因此就不会有因为使用了不合格的模片，要进行更换造成的产量损失。在步骤570中，将集成电路/载体部件安装在板上。在步骤572中，进行上述部件测试，排出连接不好的地方。当通过上述测试后，在步骤574中，就完成了集成电路组件的装配。
图7和图8表示根据本发明的集成电路互相连接的另一种方法。具体地说，步骤601、603、605和607相应于上述图6中的步骤501、503、505和507。然而，图7所示的方法的不同之处是，在切断载体之前，将单个的集成电路110组装在载体上(没有示出)。具体地说，在步骤621中，制造载体晶片112a，使得在该晶片上有多个彼此隔开一定距离的载体区域112。在步骤641中，利用一个单独的过程来制造多个集成电路110。然后，在步骤645中，将集成电路110切断，并且在步骤647中，利用上述的锡焊连接方法，将集成电路110组装在载体晶片112a上。这样，每一个载体区域112将有至少一个集成电路110。
参见图3、7和8，在分断载体12以前，将集成电路110连接起来，可以在最后组装之前，进行集成电路110的100％功能测试或预烧(burn-in)。为此，载体晶片112a包括一个电源平面120和一个接地平面122，以及多个信号通道124。每一个载体区域112可以通过相互连接点126，与该电源平面120和接地平面122连接。在这个结构中，载体区域112所带的集成电路110，可以在步骤570中完成组装之前，测试。具体地说，信号通道124，电源平面120，接地平面122和相互连接点126，均与所要求的接头21电气上连通，以便于加偏压和使信号传输至集成电路110。这样，可以早期检测出集成电路110的不合格品。在分切载体和集成电路以后，将集成电路/载体部件最终装在板14上之前，可以使上述载体区域112和集成电路110分开，这样，可以节约设置功能齐全的板14的成本。另外，在功能测试过程中，集成电路110损坏的概率减小，因为集成电路110的测试信号和偏置电压只在连接衬垫124a和126a处耦合。在预烧过程中，与集成电路110和测试装置(没有示出)没有实际的接触。
参见图8和图9，上述信号通道124和相互连接点126，通过位于二个相邻的载体区域112之间的测试电路区域130，通向载体区域112中的每一个区域。在该测试电路区域130中，还包括使位于上述载体区域112中的集成电路适当成形，以便进行功能测试的其他电路元件。例如，在该测试电路区域130中，可以放置绝缘电阻132和134。这样，每一个集成电路110都可分别通过绝缘电阻132和134，与电源平面120和接地平面122连接。这样可防止由于整个载体晶片112a短路，而使一个载体区域112短路。在图7所示的步骤670的切断过程中，图9所示的测试电路区域130和电源平面120，接地平面122都被切开。这样，切开载体晶片112a时，不会损坏单独的载体区域112。如图7所示，在步骤672中，测试该集成电路，找出连接不好的地方；通过该测试，在674中，完成集成电路组件的装配。
参见图10，在一个系统内，各个集成电路710之间的总带宽是一个电子系统的性能的主要决定因素。集成电路710的外部性能等于相互连接的线路密度乘以输入/输出引线之间的频带宽度。为了进一步增加在单位体积中的集成电路密度，和提高集成电路的性能，设置了一块底板711。通过将二维的板714，插入一个三维的部件中，单块的板714可以连接起来。如上所述，该板714可以有一个载体712，一个集成电路760安装在该载体712上。底板711包括多块接合衬垫715和多个信号通道717，该多块接合衬垫中的一部衬垫，在该底板711的第一个主要表面723上。在该底板711上作出至少一个贯通的通道719，通道719从作在上述第一个主要表面723上的孔721，延伸至对面的一个主要表面725。
当将二维的板714伸入一个三维的部件中时，希望该多个板714之间的带宽，尽可能接近地与各个板714内的带宽匹配。这表示多个板714之间的互相连接的线路密度大，需要有某种形式的结构，来使信号在该二维的板714的各个平面之间传输。结果，三维部件的复杂性大致等于，组成该部件的板714的复杂性，与该板714的数目相乘。例如，在一个具有10块板714的部件中，系统总的复杂性程度为10X。为了使该板714与该底板711互相连接，必需精确地控制板和底板的制造公差。为此，该底板711应利用上述的针对板714的制造方法来制造。这样可建立利用光刻和腐蚀方法制造的该部件不同零件的机械加工公差。特别是，硅的结晶结构允许精确地腐蚀板714和底板711。这样，腐蚀加工可以达到1微米的机械加工公差。假设，最坏的情况下，非直线性的精度误差为20％，则上述接合衬垫之间的节距精度可达5微米。因此，利用光学校准设备的精度，可以保证电气连接和机械结构之间的公差。
为了使该板714容易与底板711精确地连接，每一块板都包括至少一个榫舌727。该榫舌的一端的横截面形状，与上述贯通通道719的横截面形状互补。虽然，该榫舌727可以从该板714的任何一个表面伸出，但最好是至少一个榫舌727从该板714的周边729伸出。该周边729处在与上述板714的彼此相对的二个主要表面731和733垂直的平面内。这样，当达到上述底板711上的最终安放位置时，该板714的彼此相对的二个主要表面731和733，处在与上述底板的二个彼此相对的主要表面723和725垂直伸出的平面内。在这个最终的安放位置上，上述多块接合衬垫715中的至少一块衬垫，靠近该板714上的多个接合衬垫图形连接点724中的一个连接点。
为了使该板714的位置与该底板711固定，最好将上述接合衬垫715，锡焊在与它相邻的接合衬垫图形连接点724上，形成一个接头735。为此，该接合衬垫715和该接合衬垫图形连接点724，必需是一种可被焊锡润湿的材料。一般，该接合衬垫715和接合衬垫图形连接点724上电镀有一层黄金或镍。可以利用任何技术上已知的方法，使焊锡流动。然而，最好是利用一种局部加热方法(例如，红外线)，使该焊锡流动。这样，焊锡可以流动，而不会使该焊锡周围区域受到过分加热。一般，相邻的板714之间的距离，是随着决定上述贯通通道719相对于上述榫舌727的尺寸大小的公差而变的。在板714，和底板711上的衬垫的高度，和所使用的焊锡量，必需足够大，以保证在接头715中没有空洞。
使用焊锡的一个优点是，通过更换有故障的板714，或集成电路710，很容易使集成电路组件重新工作。当考虑到，与单独一块板714比较，将10块板714安装在一块底板711上，使集成电路部件的复杂性增加10X倍，会造成系统故障概率也升高10X倍，则上述这点就特别重要了。使焊锡重新流动，把有故障的板714与底板711分开，则利用焊锡就可以容易地使集成电路/载体部件重新工作，如图11的接头837所清楚地表示那样。再参见图10，在重新工作过程中，可以利用与在反装晶片工艺的重新工作过程中所用的相同方法，来清洁上述接合衬垫715和接合衬垫连接点724。然后，再重复用于最终组装的过程。在最后装配完成后，将该三维部件放在一个保护盒中，并与下一级电路连接。
为了减小在接头735处的应力，位于该接头735对面的该板714的一个侧面上，可作出一个从该板的二个主要平面中的一个平面伸出来的短轴737。该短轴737的尺寸足以与相邻的板714接触，并减小该板围绕着该接头735的悬臂的作用。
参见图11，在另一个实施例中，通过设置与该第一个底板811a相对，或从该第一个底板横向伸出的第二个底板811b，可以避免板814围绕着接头837的悬臂作用。该第二个底板811b与第一个底板相同；但板814具有第一和第二组榫舌827a和827b。第一和第二个底板811a和811b中的每一个底板，都带有一组榫舌。设置多个底板的另一个优点是，可缩短信号通道，从而可将任何一块板上的信号之间的通道长度减小至等于该板的平均宽度，加上二块底板之间间隔距离。这可以在增加三维部件中信号传输速度的同时，减小寄生电容和寄生电感。
参见图12，防止板914围绕着接头935的悬臂作用的另一个实施例包括，使多个榫舌927，在离该板914的二个彼此相对的主要表面931和933中的一个表面不同的距离处，与该底板连接。为此，可使一个或多个榫舌927，从上述板的二个彼此相对的主要表面931和933中的一个表面，向着该底板911伸出；而其余的榫舌929则从该板的周边伸出。这样，由于在二个不同的平面上进行连接，因此，可减小板914围绕接头935的悬臂作用。
权利要求
1.一种集成电路的安装组件，该组件包括一第一绝缘件，其具有设置在其上的多个接合部位和多条信号轨迹，所述多条信号轨迹中的每一条信号轨迹，从所述多个接合部位中的一个部位伸出，而所述多个接合部位中的一个子组，位于在第一个平面内延伸的所述第一绝缘件的一个表面内；一第二绝缘件，其具有设置在其上的多个信号通道和多个接合衬垫，所述多个接合衬垫中的一子集位于在第二个平面内延伸的所述第二绝缘件的一个表面上；而所述第一个平面在所述第二个平面的横向方向上延伸；所述第一绝缘件上作有多个孔，而所述第二绝缘件上有多个其形状与所述第一绝缘件上的孔的横截面形状互补的榫舌；当所述第一和第二绝缘件在最后的安放位置时，上述榫舌放置在上述第一绝缘件的孔中；所述子集的所述接合衬垫中的每一个衬垫，都靠近所述子组的所述接合部位之一。
2.如权利要求1所述的安装组件，它还包括一种导电的易熔合金，该合金牢固地使所述子集的所述接合衬垫之一，与所述子组的所述接合部位之一固定。
3.如权利要求1所述的安装组件，它还包括多个所述的第二绝缘件。
4.如权利要求1所述的安装组件，它还包括多个所述的第一绝缘件。
5.如权利要求1所述的安装组件，它还包括一个从所述表面上伸出的短轴，所述短轴靠近与所述第一绝缘件相对的所述表面的一个边缘。
6.如权利要求1所述的安装组件，其中，所述第一和第二绝缘件都由硅制成。
7.如权利要求1所述的安装组件，其中，所述多个接合部位的第一组，包围所述第一绝缘件的一个区域；而所述多个信号轨迹的第二组，与所述接合部位的所述第一组相连，并延伸离开所述第一绝缘件上被包围的区域，形成一个不导电的区域；并且还包括一个带有多个导电轨迹和多个导电的接合区域的线路载体；第三组所述接合部位重叠在所述第一组接合部位上，使得当在最后安放位置时，所述第三组接合区域中的每一个区域，都与所述第一组接合部位中的一个部位重叠；而所述多个导电轨迹中的一个轨迹，则重叠在所述不导电区域上，并在所述第三组接合区域的二个区域之间延伸，以便使所述第一组的接合部位中的二个部位电气上连通。
8.如权利要求7所述的基片，其中，所述集成电路与所述线路载体的其余的接合区域连接，并且放置成与所述的不导电区域重叠。
9.如权利要求7所述的基片，其中，所述集成电路与所述线路载体的其余接合区域连接；而所述不导电区域包括一个其面积超过所述集成电路面积的孔，因此，当所述线路载体达到在所述绝缘件上的最终安放位置时，所述集成电路放置在所述线路载体上，以便装入所述孔内。
10.一种集成电路的安装组件，它包括一第一绝缘件，其具有设置在其上的多个接合部位和多条信号轨迹，所述多条信号轨迹中的每一条信号轨迹，从所述多个接合部位中的一个部位伸出，而所述多个接合部位中的一子组，位于在第一个平面内延伸的所述第一绝缘件的一个表面内；多个第二绝缘件，每一个所述的第二绝缘件都包括一个具有设置在其上的多个信号通道和多个接合衬垫的表面，所述表面由一个周边包围，并在与所述第一个平面垂直的第二个平面内延伸；从所述周边上伸出二个榫舌，所述第一绝缘件具有多个彼此隔开一定距离的孔，所述多个第二绝缘件中的每一个绝缘件的所述多个榫舌中的每一个榫舌，都放置在所述多个彼此隔开一定距离的孔中的一个孔内；所述多个第二绝缘件中的每一个绝缘件，都从所述第一绝缘件伸出；当所述多个第二绝缘件与所述第一绝缘件达到其最终的安放位置时，该每一个第二绝缘件与相邻的一个第二绝缘件平行；而所述一部分接合衬垫中的每一个衬垫，与所述子集中的所述接合部位中的一个部位靠近。
11.如权利要求10所述的安装组件，它还包括一种导电的可熔合金，该合金牢固地将所述子集中的所述接合衬垫之一，与所述子组的所述接合部位之一固定。
12.如权利要求11所述的安装组件，它还包括一个从所述表面伸出来的短轴，所述短轴靠近与所述第一绝缘件相对的所述表面的一个边缘。
13.如权利要求12所述的安装组件，其中，所述多个接合部位排列成多个组，每一组包围所述第一绝缘件的一个区域，形成多个区域；所述信号轨迹与所述多个组中的每一组相连，以离开所述区域延伸，限定多个不导电的区域；并且还包括多个线路载体，每一个载体均有多个导电轨迹和多个导电的接合区域；所述导电的接合区域中的一个子部分，与所述的多个接合部位中的所述多个组之一重叠，从而当放置在最终安放位置时，所述子部分的所述导电接合区域中的每一个接合区域，与所述多个组中的所述多组接合部位之一重叠；而所述多个导电轨迹中的一个轨迹，与所述不导电区域重叠，并在所述第三组接合区域中的二个接合区域之间延伸，以便使所述第一组接合部位中的二个接合部位电气上连通。
14.如权利要求13所述的基片，其中，一个集成电路与所述线路载体中的每一个载体上的其余的接合区域连接，并放置成与所述不导电区域重叠。
15.如权利要求14所述的基片，其中，所述不导电区域包括其面积超过所述集成电路横截面积的一个孔，当所述线路载体位于所述绝缘件上的最后安放位置上时，所述集成电路位于所述线路载体上，可装入所述孔内。
16.如权利要求15所述的安装组件，其中，所述第一绝缘件和所述多个第二绝缘件中的每一个第二绝缘件，都由硅制成。
17.一种在第一和第二绝缘件上形成信号通道线路的方法，该方法包括下列步骤将多个彼此隔开的接合部位和多个信号轨迹沉积在所述第一绝缘件上，所述多个信号轨迹中的每一条轨道，都从所述多个接合部位中的一个接合部位延伸出去；相邻二个接合部位之间的距离限定出一第一个节距；所述第一绝缘件包括一个在第一个平面内的表面；而所述多个接合部位和所述多个信号轨迹位于所述第一个平面内；在所述第二绝缘件上，沉积多个彼此隔开的接合衬垫和多个信号通道；所述多个信号通道中的每一个信号通道，从所述多个接合衬垫中的一个衬垫延伸出去；而相邻二个接合衬垫之间的距离限定出一第二个节距；所述第二绝缘件包括一个位于第二个平面内的表面，所述多个接合衬垫和所述多个信号通道位于所述第二个平面内；在第一预定的公差范围内，在所述第一绝缘件上，作出多个彼此隔开的孔；在第二预定的公差范围内，在所述第二绝缘件上，作出多个彼此隔开的榫舌；所述多个彼此隔开的榫舌中的每一个榫舌，与所述多个彼此隔开的孔中的每一个孔配合；和将所述第一和第二绝缘件连接在一起，所述第一和第二个节距随着所述第一和第二预定的公差范围而改变。
18.如权利要求17所述的方法，其中，在所述的连接步骤之后，所述多个接合衬垫中的每一个接合衬垫，都靠近所述多个接合部位中的一个接合部位；并且还包括将所述多个接合部位中的每一个接合部位，与相邻的所述多个接合衬垫中的一个接合衬垫锡焊在一起的步骤。
19.如权利要求17所述的方法，其中，所述第二绝缘件包括一个周边，所述多个榫舌中的每一个榫舌，都从所述周边伸出；在所述连接步骤以后，所述第一和第二个平面互相垂直。
20.如权利要求17所述的方法，其中，所述第一和第二绝缘件都由一种硅的化合物制成。
全文摘要
一种有效地将多个集成电路(10)互相连接,从而可改善整个系统电气性能的系统和方法。在本发明的系统的一个实施例中,多个载体(12)与多个体成电路(10)相适应,并且一块板(14)具有多个容纳多个集成电路(10)的区域(16)。该多个集成电路(10)与一个底板(711)连接,形成一叠沿垂直方向排列的板(714)。
文档编号H05K1/11GK1265262SQ98807453
公开日2000年8月30日 申请日期1998年5月22日 优先权日1997年5月23日
发明者萨米·K·布朗, 乔治·E·埃夫利, 安德鲁·K·威金, 汤姆·L·托德, 塞缪尔·W·比尔 申请人:阿尔平微型系统公司