专利名称:用于编码和解码块低密度奇偶校验码的装置和方法
技术领域：
本发明涉及一种用于编码和解码块低密度奇偶校验(block Low DensityParity Check(LDPC)code)码的装置和方法。
背景技术：
在通信中，最根本的问题是高效和可靠地在信道上传输数据。当前正在研究的下一代多媒体移动通信系统要求能够处理和传输在以前面向话音的服务之外的各种信息(如图像和无线数据)的高速通信系统。因此，利用适于系统的信道编码方案增加系统效率是至关重要的。
由于根据信道状况的噪声、干扰和衰落，传输数据不可避免地造成差错，从而引起大量信息的损失。为了减少信息损失，当前使用部分基于信道特性的各种差错控制方案，从而提高移动通信系统的可靠性。最基本的差错控制方案使用纠错码。
图1是示出常规移动通信系统中的收发机的图。参照图1，在发射机中，传输消息‘u’在通过信道被发送之前，通过编码器101以预定编码方案来编码。由编码器101编码的编码符号‘c’被调制器103使用预定调制方案进行调制，并且将调制信号‘s’通过信道105发送到接收机。
在接收机中，接收信号‘r’是畸变的信号，其中发射机发送的信号‘s’与根据信道状况的若干噪声混合。解调器107用与发射机的调制器103中使用的调制方案对应的解调方案来解调接收信号‘r’，并且解码器109用与发射机的编码器101中使用的编码方案对应的解码方案来对解调信号‘x’进行解码。解码器109解码的信号用
表示。
因此，需要高性能的信道编码器和解码器以使接收机能没有差错地恢复发射机发送的信号‘u’。尤其是当信道105是无线信道时，信道所引起的差错应当认为更加严重。接收机的解码器109可以基于通过信道105接收的数据估计传输消息。
随着移动通信系统的快速发展，需要一种技术，能够使无线网络发送具有接近无线网络的容量的高容量数据。当需要能够处理和传输面向话音服务以外的、诸如图像和无线数据之类的多媒体数据的高速、高容量系统时，至关重要的是，通过使用适当的信道编码方案增加系统传输效率以提高系统性能。然而，移动通信系统不可避免地造成差错，这通常是由于根据数据传输期间的信道状况的噪声、干扰和衰落而发生的。如上所述，差错的发生引起信息数据的损失。
为了减少由于差错发生而引起的信息数据损失，可以通过使用各种差错控制技术来提高移动通信系统的可靠性。使用纠错码的技术是最普遍使用的差错控制技术。现在将对典型的纠错码-turbo码和低密度奇偶校验(LDPC)码进行描述。
众所周知，turbo码在高速数据传输期间的性能增益要优于传统上用于纠错的卷积码。turbo码的优势在于，它可以有效地纠正由传输信道中产生的噪声所引起的差错，从而增加数据传输的可靠性。
可以在因子图(factor graph)中使用基于和-积(sum-product)算法的迭代解码算法来对LDPC码解码。因为LDPC码的解码器使用基于和-积算法的迭代解码算法，所以它的复杂度低于turbo码的解码器。此外，与turbo码的解码器相比，LDPC码的解码器容易用并行处理解码器实现。
香农(Shannon)的信道编码定理显示，只有在不超过信道容量的数据速率上，可靠的通信才是可能的。然而，香农的信道编码定理并没有提出支持达到信道容量极限的数据速率的具体信道编码和解码方法。尽管具有很大块尺寸的随机码显示出接近香农的信道编码定理的信道容量极限的性能，但是实际上由于其繁重的计算负荷而不可能实现MAP(极大后验)或ML(极大似然)解码方法。
turbo码是由Berrou、Glavieux和Thitimajshima在1993年提出的，并且具有接近香农的信道编码定理的信道容量极限的优越性能。turbo码的提出引发了对于迭代解码和码的图形表示的积极研究，而且由Gallager在1962年提出的LDPC码重新成为研究的热点。turbo码和LDPC码的因子图中存在循环(cycle)，并且众所周知，在存在循环的LDPC码的因子图中的迭代解码是次优的。此外，实验证明了LDPC码通过迭代解码具有优异的性能。在使用107的块尺寸、误比特率(BER)为10-5时，已知具有最高性能的LDPC码显示的性能与香农的信道编码定理的信道容量极限甚至仅有大约0.04[dB]的差别。此外，尽管在q＞2的伽罗瓦(Galois)域(GF)(即，GF(q))中定义的LDPC码在其解码处理中复杂度增加，它的性能比二进制码要好的多。然而，对于使用GF(q)中定义的LDPC码的迭代解码算法的成功解码，还没有提供令人满意的理论描述。
Gallager提出的LDPC码由奇偶校验矩阵定义，其中多数元素具有值0，而少数元素(即，值不为0的元素)具有值1。例如，(N，j，k)LDPC码是具有块长度N的线性块码，并且由稀疏奇偶校验矩阵定义，其中每列具有j个具有值1的元素，每行具有k个具有值1的元素，并且在所有元素中除了具有值1的元素以外，都具有值0。
如上面所述，其中奇偶校验矩阵中每列的权重(weight)固定为‘j’、并且奇偶校验矩阵中每行的权重固定为‘k’的LDPC码称为“规则LDPC码”。这里，“权重”是指生成矩阵和奇偶校验矩阵中包含的元素当中具有非零值的元素的数量。与规则LDPC码不同，其中奇偶校验矩阵中每列的权重和奇偶校验矩阵中每行的权重不固定的LDPC码称为“不规则LDPC码”。众所周知，不规则LDPC码性能优于规则LDPC码。然而，在不规则LDPC码的情况下，由于奇偶校验矩阵中每列的权重和每行的权重不固定(即，不规则)，因此必须适当调节奇偶校验矩阵中每列的权重和奇偶校验矩阵中每行的权重，以便保证优异的性能。
图2是示出一般的(8，2，4)LDPC码的奇偶校验矩阵的图。参照图2，(8，2，4)LDPC码的奇偶校验矩阵H具有8列和4行，其中，每列的权重固定为2，并且每行的权重固定为4。因为奇偶校验矩阵中每列的权重和每行的权重是规则的，所以图2所示的(8，2，4)LDPC码是规则LDPC码。
图3示出图2的(8，2，4)LDPC码的因子图。参照图3，(8，2，4)LDPC码的因子图包括8个变量节点x1300、x2302、x3304、x4306、x5308、x6310、x7312和x8314，以及4个校验节点316、318、320和322。当在(8，2，4)LDPC码的奇偶校验矩阵的第i行和第j列彼此相交的点上存在具有值1(即，非零值)的元素时，在变量节点xi和第j校验节点之间创建分支。
因为LDPC码的奇偶校验矩阵具有很小的权重，所以即使在尺寸相对较大的块码中，也可以通过迭代解码来执行解码，在不断增加块码的块尺寸的同时，呈现出接近香农的信道编码定理的信道容量极限的性能(如turbo码)。MacKay和Neal已经证明，使用流传送方案的LDPC码的迭代解码处理在性能上接近turbo码的迭代解码处理。
为了生成高性能的LDPC码，应当满足下列条件。
(1)应当考虑LDPC码的因子图中的循环。
术语“循环”是指LDPC码的因子图中由连接变量节点与校验节点的边形成的回路，并且循环的长度被定义为形成回路的边的数量。长的循环意味着该LDPC码的因子图中形成回路的、连接变量节点与校验节点的边的数量大。相反，短的循环意味着该LDPC码的因子图中形成回路的、连接变量节点与校验节点的边的数量小。
当LDPC码的因子图中的循环变长时，该LDPC码的性能效率增加。即，当在LDPC码的因子图中产生长循环时，有可能防止当该LDPC码的因子图中存在太多具有短长度的循环时发生的性能降低，如差错平台(error floor)。
(2)应当考虑LDPC码的高效编码。
与卷积码或turbo码相比，LDPC码因为它的高编码复杂度而难以进行实时编码。为了降低LDPC码的编码复杂度，提出了重复累积(RA)码。然而，RA码在降低LDPC码的编码复杂度的方面也是有限的。因此，应当考虑LDPC码的高效编码。
(3)应当考虑LDPC码的因子图上的度分布(deeree distribution)。
通常，不规则LDPC码性能优于规则LDPC码，因为不规则LDPC码的因子图具有各种度。术语“度”是指在LDPC码的因子图中与变量节点和校验节点相连的边的数量。此外，在LDPC码的因子图中的短语“度分布”是指具有特定度的节点数量与节点总数之比。另外，Richardson已经证明，具有特定度分布的LDPC码性能更优异。
图4示出一般块LDPC码的奇偶校验矩阵。然而，在给出图4的描述之前，应当注意，块LDPC码是考虑奇偶校验矩阵的高效编码和高效存储以及性能改进的新LDPC码，并且块LDPC码是通过将规则LDPC码的结构一般化(generalize)而扩展的LDPC码。
参照图4，块LDPC码的奇偶校验矩阵被分成多个部分块，并且置换矩阵被映射到每个部分块。在图4中，‘P’表示具有Ns×Ns尺寸的置换矩阵，并且置换矩阵P的上标(或指数(exponent))apq要么0≤apq≤Ns-1，要么apq＝∞。此外，‘p’指示相应置换矩阵位于奇偶校验矩阵的第p行部分块中，而‘q’指示相应置换矩阵位于奇偶校验矩阵的第q列部分块中。即，Papq表示位于包括多个彼此相交的部分块的奇偶校验矩阵的第p行和第q列处的部分块。更具体地说，‘p’和‘q’分别表示被映射到奇偶校验矩阵中的信息部分的部分块的行数量和列数量。
图5是示出图4的置换矩阵P的图。如图5所示，置换矩阵P是具有Ns×Ns尺寸的方阵，并且置换矩阵P中包括的Ns列中的每一列具有权重1，而置换矩阵P中包括的Ns行中的每一行也具有权重1。这里，尽管置换矩阵P的尺寸表示为Ns×Ns，但由于置换矩阵P是方阵，因此它也可以表示为Ns。
在图4中，具有上标apq＝0的置换矩阵P(即，置换矩阵P0)表示单位矩阵INs×Ns，并且具有上标apq＝∞的置换矩阵P(即，置换矩阵P∞)表示零矩阵。这里，INs×Ns表示具有Ns×Ns尺寸的单位矩阵。
在图4所示的块LDPC码的整个奇偶校验矩阵中，因为总行数是Ns×p且总列数是Ns×q(对于p≤q)，所以当LDPC码的整个奇偶校验矩阵具有满秩时，编码率可以表示为式(1)，而与部分块的尺寸无关。
R=Ns×q-Ns×pNs×q=q-pq=1-pq···(1)]]>如果对于所有p和q有apq≠∞，则对应于部分块的置换矩阵不是零矩阵，并且部分块构成规则LDPC码，其中对应于部分块的每个置换矩阵中每列的权重值和每行的权重值分别为p和q。这里，对应于部分块的每个置换矩阵将称为“部分矩阵”。
由于在奇偶校验矩阵中存在(p-1)个相关行，因此编码率大于式(1)计算出的编码率。在块LDPC码中，如果确定了整个奇偶校验矩阵中包含的每个部分矩阵的第一行的权重位置，那么可以确定其余(Ns-1)行的权重位置。因此，与不规则地选择权重来存储关于整个奇偶校验矩阵的信息的情况相比，所需的存储器尺寸减少到1/Ns。
如上所述，术语“循环”是指LDPC码的因子图中由连接变量节点与校验节点的边形成的回路，并且循环的长度被定义为形成回路的边的数量。长的循环意味着该LDPC码的因子图中形成回路的、连接变量节点与校验节点的边的数量大。随着LDPC码的因子图中的循环变长，LDPC码的性能效率增加。相反，随着LDPC码的因子图中的循环变短，由于出现诸如差错平台之类的性能下降，LDPC码的纠错能力下降。即，当在LDPC码的因子图中存在许多具有短长度的循环时，从其中开始的、关于属于具有短长度的循环的特定节点的信息在少量迭代之后返回。随着迭代次数的增加，该信息更频繁地返回相应节点，使得无法正确地更新该信息，从而使LDPC码的纠错能力恶化。
图6是示出其奇偶校验矩阵包括4个部分矩阵的块LDPC码的循环结构图。然而，在给出图6的描述之前，应当注意，块LDPC码是考虑奇偶校验矩阵的高效编码和高效存储以及性能改进的新LDPC码。并且块LDPC码也是通过将规则LDPC码的结构一般化而扩展的LDPC码。
图6所示的块LDPC码的奇偶校验矩阵包括4个部分块。对角线表示具有值1的元素所在的位置，而对角线部分以外的部分表示具有值0的元素所在的位置。此外，‘P’表示与结合图5所述的置换矩阵相同的置换矩阵。
为了分析图6所示的块LDPC码的循环结构，将位于部分矩阵Pa的第i行中的、具有值1的元素定义为参考元素，并且将位于第i行中的、具有值1的元素称为“0-点”。这里，“部分矩阵”将指代对应于部分块的矩阵。0-点位于部分矩阵Pa的第(i+a)列中。
部分矩阵Pb中位于0-点的同一行中、具有值1的元素将被称为“1-点”。与0-点的原因相同，1-点位于部分矩阵Pb的第(i+b)列中。
部分矩阵Pc中位于1-点的同一列中、具有值1的元素将被称为“2-点”。因为部分矩阵Pc是通过将单位矩阵I的相应列对于模Ns向右移动c而获得的矩阵，所以2-点位于部分矩阵Pc的第(i+b-c)行中。
此外，部分矩阵Pd中位于2-点的同一行中、具有值1的元素将被称为“3-点”。3-点位于部分矩阵Pd的第(i+b-c+d)列中。
部分矩阵Pa中位于3-点的同一列中、具有值1的元素将被称为“4-点”。4-点位于部分矩阵Pa的第(i+b-c+d-a)行中。
在图6所示的LDPC码的循环结构中，如果存在长度4的循环，则0-点和4-点位于同一位置。即，0-点和4-点之间的关系由式(2)定义i≅i+b-c+d-a(modNs)]]>或.........(2)i+a≅i+b-c+d(modNs)]]>式(2)可以被重写为式(3)所示a+c≅b+d(modNs)···(3)]]>当满足式(3)的关系时，生成具有长度4的循环。通常，当0-点和4p-点首先彼此相同时，给出i≅i+p(b-c+d-e)(modNs)]]>的关系，并且满足式(4)所示的关系。
p(a-b+c-d)≅0(modNs)···(4)]]>即，如果在对于给定a、b、c和d满足式(4)的正整数当中，具有最小值的正整数定义为‘p’，则具有长度4p的循环成为图6所示的块LDPC码的循环结构中具有最小长度的循环。
因此，如上所述，对于(a-b+c-d)≠0，如果满足gcd(Ns，a-b+c-d)＝1，则p＝Ns。因此，具有长度4Ns的循环成为具有最小长度的循环。
下面将使用Richardson-Urbanke技术作为块LDPC码的编码技术。由于使用Richardson-Urbanke技术作为编码技术，所以随着奇偶校验矩阵的形式变得类似于满秩下三角矩阵(full lower triangular matrix)的形式，可以最小化编码复杂度。
图7是示出具有类似于满秩下三角矩阵的形式的奇偶校验矩阵的图。然而，图7所示的奇偶校验矩阵与具有满秩下三角矩阵的形式的矩阵具有不同的奇偶部分。
参照图7，信息部分的置换矩阵P的上标(或指数)apq要么0≤apq≤Ns-1，要么apq＝∞。信息部分的具有上标apq＝0的置换矩阵P(即，置换矩阵P0)表示单位矩阵INs×Ns，并且具有上标apq＝∞的置换矩阵P(即，置换矩阵P∞)表示零矩阵。此外，‘p’表示被映射到奇偶校验矩阵中的信息部分的部分块的行数，而‘q’表示被映射到信息部分的部分块的列数。此外，映射到奇偶部分的置换矩阵P的上标ap、x和y表示置换矩阵P的指数。然而，为了方便起见，使用不同的上标ap、x和y来区分奇偶部分与信息部分。即，在图7中，Pa1到Pap也是置换矩阵，并且依次用上标a1到ap来索引位于奇偶部分的对角部分中的部分矩阵。
此外，Px和Py也是置换矩阵，并且为了方便起见，以不同的方式来索引它们以区分奇偶部分与信息部分。如果具有图7所示的奇偶校验矩阵的块LDPC码的块尺寸假设为N，则块LDPC码的编码复杂度相对于块尺寸N(O(N))线性增长。
具有图7的奇偶校验矩阵的LDPC码的最大问题是如果部分块的尺寸定义为Ns，那么块LDPC码的因子图中生成其度总为1的Ns个校验节点。度为1的校验节点不能影响基于迭代解码的性能改进。因此，基于Richardson-Urbanke技术的标准不规则LDPC码不包括度为1的校验节点。
因此，图7的奇偶校验矩阵将被假设为基本奇偶校验矩阵，以便设计奇偶校验矩阵，使得它允许高效编码，同时不包括度为1的校验节点。
在图7的包括部分矩阵的奇偶校验矩阵中，部分矩阵的选择是块LDPC码的性能改进的一个很重要的因素，因此找到部分矩阵的合适的选择准则也成为一个很重要的因素。
为了简化块LDPC码的奇偶校验矩阵的设计方法和块LDPC码的编码方法，假设图7所示的奇偶校验矩阵由图8所示的6个部分矩阵形成。
图8是示出图7的奇偶校验矩阵的图，它被分成6个部分块。参照图8，图7所示的块LDPC码的奇偶校验矩阵被分成信息部分‘s’、第一奇偶部分p1和第二奇偶部分p2。信息部分‘s’表示在块LDPC码的编码处理期间奇偶校验矩阵中被映射到实际信息字的部分，类似于结合图7所述的信息部分，并且为了方便起见，信息部分‘s’用不同的参考字母表示。第一奇偶部分p1和第二奇偶部分p2表示在块LDPC码的编码处理期间奇偶校验矩阵中被映射到实际奇偶的部分，类似于结合图7所述的奇偶部分，并且奇偶部分被分成两个部分。
部分矩阵A和C对应于信息部分‘s’的部分块A(802)和C(804)，部分矩阵B和D对应于第一奇偶部分p1的部分块B(806)和D(808)，并且部分矩阵T和E对应于第二奇偶部分p2的部分块T(810)和E(812)。尽管在图8中奇偶校验矩阵被分成7个部分块，但应当注意，由于‘0’不是单独的部分块，并且对应于部分块T(810)的部分矩阵T具有满秩下三角形式，因此基于对角排列零矩阵的区域用‘0’表示。将在稍后参照图10，描述使用信息部分‘s’、第一奇偶部分p1和第二奇偶部分p2的部分矩阵简化编码方法的处理。
图9是示出在图7所示的奇偶校验矩阵中，图8所示的部分矩阵B的转置矩阵、部分矩阵E、部分矩阵T、以及部分矩阵T的逆矩阵。参照图9，部分矩阵BT表示部分矩阵B的转置矩阵，并且部分矩阵T-1表示部分矩阵T的逆矩阵。P(k1～k2)表示Πi=kik2Pai=PΣi=kik2ai.]]>图9所示的各置换矩阵，例如Pa1，可以是单位矩阵。如上所述，如果置换矩阵的指数(即a1)为0，那么置换矩阵Pa1将是单位矩阵。同样，如果置换矩阵的指数(即a1)增加预定值，那么该置换矩阵被循环移动预定值，使得置换矩阵Pa1将是单位矩阵。
图10是示出生成一般块LDPC码的奇偶校验矩阵的过程的流程图。然而，在给出图10的描述之前，应当注意，为了生成块LDPC码，必须确定要生成的块LDPC码的码字尺寸和编码率，并且必须根据所确定的码字尺寸和编码率确定奇偶校验矩阵的尺寸。如果块LDPC码的码字尺寸用N表示且编码率用R表示，则奇偶校验矩阵的尺寸为N(1-R)×N。
实际上，图10所示的生成块LDPC码的奇偶校验矩阵的过程仅执行一次，因为在最初生成适合通信系统状况的奇偶校验矩阵，然后使用所生成的奇偶校验矩阵。
参照图10，在步骤1011中，控制器将具有N(1-R)×N尺寸的奇偶校验矩阵划分成总共p×q个块，包括水平轴上的p个块和垂直轴上的q个块。因为每个块具有Ns×Ns的尺寸，因此奇偶校验矩阵包括Ns×p行和Ns×q列。在步骤1013中，控制器将由奇偶校验矩阵划分的p×q个块分为信息部分‘s’、第一奇偶部分p1和第二奇偶部分p2。
在步骤1015中，控制器根据用以保证块LDPC码的良好性能的度分布，将信息部分‘s’分成非零块或非零矩阵、以及零块或零矩阵。因为上面已经描述了用以保证块LDPC码的良好性能的度分布，因此这里将省略对其详细描述。
在步骤1017中，在根据用以保证块LDPC码的良好性能的度分布确定的块当中、具有较低的度的块中的非零矩阵部分中，控制器确定置换矩阵Papq，使得块循环的最小循环长度应当如上所述最大化。应当考虑信息部分‘s’、第一奇偶部分p1和第二奇偶部分p2的块循环，确定置换矩阵Papq。
在步骤1019中，控制器在根据用以保证块LDPC码的良好性能的度分布确定的块当中、具有较高的度的块中的非零矩阵部分中随机地确定置换矩阵Papq，然后结束过程。甚至当确定要应用到具有较高的度的块中的非零矩阵部分的置换矩阵Papq时，也必须确定置换矩阵Papq，使得块循环的最小循环长度最大化。考虑信息部分‘s’、第一奇偶部分p1和第二奇偶部分p2的块循环，确定置换矩阵Papq。奇偶校验矩阵的信息部分‘s’中排列的置换矩阵Papq的例子如图9所示。
在步骤1021中，控制器将第一奇偶部分p1和第二奇偶部分p2划分成4个部分矩阵B、T、D和E。在步骤1023中，控制器将非零置换矩阵Py和Pa1输入到部分矩阵B中所包括的各部分块当中的2个部分块。上面参照图9描述了将非零置换矩阵Py和Pa1输入到构成部分矩阵B的部分块当中的2个部分块的结构。
在步骤1025中，控制器将单位矩阵I输入到部分矩阵T的对角部分块，并且将特定置换矩阵Pa2，Pa3，…，pam-1输入到部分矩阵T的对角分量下面的第(i，i+1)部分块。将单位矩阵I输入到部分矩阵T的对角部分块以及将特定置换矩阵Pa2，Pa3，…，Pam-1输入到部分矩阵T的对角分量下面的第(i，i+1)部分块的结构已经在上面参照图9进行了描述。
在步骤1027中，控制器将置换矩阵Px输入到部分矩阵D。在步骤1029中，控制器将置换矩阵Pam仅输入到部分矩阵E中的最后一个部分块，然后结束该过程。上面参照图9描述了将2个置换矩阵Pam仅输入到构成部分矩阵E的各部分块当中的最后一个部分块的结构。
如上所述，已知LDPC码和turbo码在高速数据传输期间具有高性能增益，并且有效地纠正由传输信道中产生的噪声而引起的差错，从而增加了数据传输的可靠性。然而，LDPC码的缺点在于编码率方面。即，因为LDPC码具有相对高的编码率，因此它在编码率方面有限制。在当前可用的LDPC码当中，多数LDPC码具有1/2的编码率，只有少数LDPC码具有1/3的编码率。编码率的限制对于高速、高容量数据传输产生致命的影响。
尽管可以使用密度演化(density evolution)方案计算表示最佳性能的度分布，以便实现LDPC码的相对低的编码率，但是由于各种制约，例如因子图中的循环结构和硬件实现，因此难于实现具有呈现最佳性能的度分布的LDPC码。
发明内容因此，本发明的一个目的是提供一种用于编码和解码块低密度奇偶校验(LDPC)码的装置和方法。
本发明的另一目的是提供一种用于在移动通信系统中以最小的编码复杂度编码和解码块LDPC码的装置和方法。
根据本发明的一个方面，提供一种块低密度奇偶校验(LDPC)码的编码方法。该方法包括步骤接收信息字向量；以及根据预定的生成矩阵，将该信息字向量编码成块LDPC码。
根据本发明的另一方面，提供一种块低密度奇偶校验(LDPC)码的编码装置。该装置包括编码器，用于根据预定的生成矩阵，将信息字向量编码成块LDPC码；调制器，用于使用预定的调制方案，将块LDPC码调制成调制符号；和发射器，用于发射调制符号。
根据本发明的另一方面，提供一种块低密度奇偶校验(LDPC)码的解码方法。该方法包括接收信号；使用根据要解码的块LDPC码的长度预定的奇偶校验矩阵对接收的信号解码；以及从解码后的接收信号检测块LDPC码。
根据本发明的另一方面，提供一种块低密度奇偶校验(LDPC)码的解码装置。该装置包括步骤接收器，用于接收信号；和解码器，用于使用根据要解码的块LDPC的长度预定的奇偶校验矩阵对接收的信号解码，并且从解码后的接收信号检测块LDPC码。
通过下面结合附图的详细描述，本发明的上述和其他目的、特征和优点将变得更加明显，其中图1示出常规移动通信系统的收发机；图2示出常规(8，2，4)LDPC码的奇偶校验矩阵；图3示出图2所示的(8，2，4)LDPC码的因子图；图4示出常规块LDPC码的奇偶校验矩阵；图5示出图4所示的置换矩阵P；图6示出其奇偶校验矩阵包括4个部分矩阵的块LDPC码的循环结构；图7示出具有类似于满秩下三角矩阵的形式的奇偶校验矩阵；图8示出图7所示的、被分成6个部分块的奇偶校验矩阵；图9示出图8所示的部分矩阵B的转置矩阵、部分矩阵E、部分矩阵T以及部分矩阵T的逆矩阵；图10是示出生成常规块LDPC码的奇偶校验矩阵的过程的流程图；图11示出根据本发明实施例的、在由不规则块LDPC码的奇偶校验矩阵划分成的6个部分矩阵当中的部分矩阵B的转置矩阵BT、部分矩阵D和部分矩阵T；图12示出根据本发明实施例的、用于产生生成矩阵H’的矩阵F；图13示出根据本发明实施例的不规则块LDPC码的奇偶校验矩阵；图14示出根据本发明实施例的不规则块LDPC码的生成矩阵；
图15是示出根据本发明实施例的不规则块LDPC码的编码处理的流程图；图16是示出根据本发明实施例的、不规则块LDPC码的编码装置的内部结构的方框图；以及图17是示出根据本发明实施例的、不规则块LDPC码的解码装置的内部结构的方框图。
具体实施方式现在将在下面参照附图，详细描述本发明的优选实施例。在下面的描述中，为了简明起见，省略了对并入这里的公知功能和配置的详细描述。
本发明提供一种高性能的块低密度奇偶校验(LDPC)码的编码和解码装置和方法。即，本发明提供一种用于块LDPC码的编码和解码装置和方法，其中使因子图的最小循环的长度最大化，使编码复杂度最小化，并且因子图中的度分布具有最好的度分布1。尽管这里没有单独地示出，但根据本发明的用于编码和解码块LDPC码的装置可以应用到参照图1所述的收发机。
图11示出根据本发明实施例的、在由块LDPC码的奇偶校验矩阵划分成的6个部分矩阵当中的部分矩阵B的转置矩阵BT、部分矩阵D和部分矩阵T。
在给出图11的描述之前，应当注意，该奇偶校验矩阵具有参照图8现有技术部分中描述的部分块结构。即，块LDPC码的奇偶校验矩阵被划分成信息部分‘s’、第一奇偶部分p1和第二奇偶部分p2的部分块。信息部分‘s’表示在块LDPC码的编码处理期间奇偶校验矩阵中被映射到实际信息字的部分。第一奇偶部分p1和第二奇偶部分p2表示在块LDPC码的编码处理期间奇偶校验矩阵中被映射到实际奇偶的部分。
如图8所示，信息部分‘s’被划分成部分块A和部分块C，第一奇偶部分p1被划分成部分块B和部分块D，并且第二奇偶部分p2被划分成部分块T和部分块E。部分矩阵A和C对应于部分块A和C，部分矩阵B和D对应于部分块B和D，并且部分矩阵T和E对应于部分块T和E。
参照图11，部分矩阵B包括两个相同的置换矩阵Pa1和零矩阵。置换矩阵P是具有Ns×Ns尺寸的方阵，其中Ns行中的每一行的权重是1，并且Ns列中的每一列的权重也是1。尽管置换矩阵P的尺寸表示为Ns×Ns，但是为了方便起见，将作为方阵的置换矩阵P的尺寸表示为Ns。
在前面参照图9给出的描述中，部分矩阵B包括置换矩阵Pa1和Px、以及零矩阵。在常规块LDPC码的情况下，为了满足ET-1B+D＝I，部分矩阵B的除了零矩阵以外的置换矩阵Pa1和Px必须如图9所示位置固定，并且置换矩阵Pa1和Px彼此是不同的。然而，在本发明中，部分矩阵B的除了零矩阵以外的两个置换矩阵Pa1不必须位置固定，并且两个置换矩阵Pa1是位置可变的，并且彼此相等。部分矩阵T具有双对角结构的单位矩阵I、以及零矩阵。部分矩阵D包括部分矩阵Px。
在图11中，置换矩阵P的上标ai和x表示置换矩阵P的指数。
尽管图11中作为例子将两个置换矩阵Pa1映射到部分矩阵B的转置矩阵BT，且将置换矩阵Px映射到部分矩阵D，但是仅当各置换矩阵Pa1被映射到总共三个置换矩阵当中的两个置换矩阵时，才可以获得相同的效果，其中所述三个置换矩阵是被映射到部分矩阵B的转置矩阵BT和部分矩阵D的总共三个置换矩阵。即，即使置换矩阵Pa1被映射到部分矩阵B的转置矩阵BT中存在的两个置换矩阵的任一个，并且置换矩阵Pa1被映射到部分矩阵D中存在的置换矩阵时，也能获得相同的效果。
或者，即使各置换矩阵Pa1被映射到部分矩阵B的转置矩阵BT中存在的全部两个置换矩阵以及部分矩阵D中存在的置换矩阵，也可以获得相同的效果。
此外，在图11中，置换矩阵Pa1可以是单位矩阵，因为如果置换矩阵Pa1的指数为a1＝0，那么置换矩阵Pa1就成为如上所述的单位矩阵。此外，置换矩阵的指数a1增加预定值，置换矩阵循环移动预定值，使得置换矩阵Pa1成为单位矩阵。
在常规块LDPC码的情况下，在解码器中使用的完整的奇偶校验矩阵被用作编码器的生成矩阵。然而，在本发明提出的块LDPC码的情况下，解码器中使用的奇偶校验矩阵在被用作编码器的生成矩阵之前进行修改，从而使块LDPC码的编码复杂度最小。
用H表示的奇偶校验矩阵，可以表示为如式(5)所示。
H＝[H1|H2]＝[H1|H21H22] ...........(5)在式(5)中，H1表示奇偶校验矩阵H中被映射到信息字的矩阵，即，被映射到信息部分‘s’的矩阵，而H2表示奇偶校验矩阵H中被映射到奇偶的矩阵，即，被映射到第一奇偶部分p1和第二奇偶部分p2的矩阵。也就是说，H1表示包括部分矩阵A和部分矩阵C的矩阵，而H2表示包括部分矩阵B、部分矩阵T、部分矩阵D和部分矩阵E的矩阵。然而，因为本发明提出的编码方法不是基于Richardson-Urbanke技术，所以所提出的编码方案并不需要像Richardson-Urbanke技术那样将块LDPC码的奇偶校验矩阵划分成六个部分矩阵。相反，所提出的方案将奇偶校验矩阵划分成被映射到信息部分的矩阵H1、以及被映射到第一奇偶部分和第二奇偶部分的矩阵H21和H22。
通过修改奇偶校验矩阵H提供的编码器中使用的生成矩阵用H’表示，并且生成矩阵H’可以使用新矩阵F表示为式(6)。
H′＝FH＝[H1′|H2′]＝[H1′|H21′H22′] ...........(6)在式(6)中，F表示具有(N-K)×(N-K)尺寸的矩阵，N表示码的码字长度或块尺寸，而K表示信息字的长度。矩阵F如图12所示，将在稍后进行描述。与参照式(5)所述的奇偶校验矩阵H类似，生成矩阵H’被分成被映射到信息字的H1’和被映射到奇偶的H2’，并且H2’被分成被映射到第一奇偶的H21’和被映射到第二奇偶的H22’。
在式(6)所示的生成矩阵H’中，通过模Ns运算，对应于最后块的所有非零置换矩阵的指数增加am，映射到第二奇偶的H22’具有每块双对角结构的单位矩阵，并且除了单位矩阵之外的所有其余矩阵包括零矩阵。
现在将对使用生成矩阵H’编码块LDPC码的处理进行描述。
块LDPC码的码字向量c可以分成信息字向量s、第一奇偶向量p1和第二奇偶向量p2。如上所述，第一奇偶向量p1被映射到部分块B和D，而第二奇偶向量p2被映射到部分块T和E。
使用下面的式(7)和式(8)实现第一奇偶向量p1的编码。因为HcT＝H′cT＝0，所以满足式(7)的关系。
H′cT‾=(Σblock rowsH1′)sT‾+(Σblock rowsH21′)p1T‾+(Σblock rowsH22′)p2T‾=0‾···(7)]]>在式(7)中，
表示通过每个块地将H1’中的所有行相加得到的Ns×K矩阵。当基于每个块相加的矩阵计算应用到参照图4所述的奇偶校验矩阵时，得到的矩阵为Ns×qNs矩阵，并且每个Ns×Ns矩阵是通过将对应于每个块列的所有置换矩阵相加给出的矩阵。例如，图4中第一个Ns×Ns矩阵具有值
和
一样，
表示通过每个块地将H21’中的所有行相加而得到的Ns×Ns矩阵。类似地，
表示通过每个块地将H22’中的所有行相加得到的Ns×(N-K-Ns)矩阵。
短语“每个块地将矩阵中的行相加”是指以这样的方式将相应矩阵中所包括的部分块中的行相加，即，专门将各部分块中的第1行相互相加。对于式(7)中
的计算，因为H22’具有像图11所示的部分矩阵T一样的双对角结构，所以通过每个块地相加行而获得的矩阵是Ns×(N-K-Ns)零矩阵，其中所有元素都为0。因为
是Ns×(N-K-Ns)零矩阵，所以将项
从式(7)中除去。因此，根据参照图11所述的部分矩阵B的特性，矩阵H21’可以表示为式(8)。
p1T′‾=Pxp1T‾=(Σblock rowsH1′)sT‾···(8)]]>在式(8)中，p1T′是通过将p1T循环移动x获得的向量，而p1T表示第一奇偶向量p1的转置向量。
第二奇偶向量p2可以通过回代(back substitution)来简单地计算，因为H22’具有双对角结构。因为块LDPC码(与RA码不同)具有块结构，所以它可以每个块地执行回代，增加第二奇偶向量p2的计算速度。
更具体地说，如果假设RA码具有奇偶向量p＝(p1，p2，…，PN-K)，则可以在确定p1之后计算p2。类似地，可以在确定p2之后计算p3。因此，必须依次计算(N-K)个奇偶位。
然而，在本发明提出的块LDPC码的编码处理中，因为被映射到生成矩阵H’的奇偶的部分块具有双对角结构，所以可以同时计算p1到pN，并且可以使用前一步骤中计算出的p1到pN的Ns位来同时计算接下来的Ns位。因此，本发明提出的块LDPC码的编码处理比RA码的编码处理快Ns倍。
图13示出根据本发明实施例的块LDPC码的奇偶校验矩阵。图13所示的奇偶校验矩阵表示具有编码率1/2的块LDPC码的奇偶校验矩阵，并且包括12×24个块。
在图13中，写在各块中的数字表示位于相应块中的置换矩阵的指数，并且‘I’表示位于相应块中的单位矩阵。具有块尺寸Ns的、块LDPC码的奇偶校验矩阵的置换矩阵的指数值可以通过对位于相应块中的置换矩阵的每个指数执行模-Ns运算来计算。如果相应块的指数大于相应块的尺寸Ns，则意味着应当执行模-Ns运算。
通常，指数必须小于Ns。然而，当同一奇偶校验矩阵共同用于大的块尺寸和小的块尺寸时，矩阵中有时候会包括大于Ns的指数值。在这种情况下，根据编码率和块尺寸需要许多奇偶校验矩阵，增加所需的存储器容量。如果通过对置换矩阵的指数执行模-Ns运算而获得的值为0，则位于相应块中的置换矩阵成为单位矩阵。
图14示出根据本发明实施例的块LDPC码的生成矩阵。然而，在给出图14的描述之前，应当注意，如上所述，生成矩阵H’是通过将奇偶校验矩阵H乘以矩阵F而生成的矩阵。将参照图12描述矩阵F。
图12示出根据本发明实施例的用于产生生成矩阵H’的矩阵F。参照图12，在矩阵F中，单位矩阵I沿对角线布置，并且置换矩阵p-am位于对角线的最后部分。置换矩阵p-am是具有置换矩阵Pam的负指数的置换矩阵，置换矩阵Pam位于奇偶校验矩阵的置换矩阵E的最后部分。在图12中假设am＝1。
参照图14，如上所述，生成矩阵H’是通过将奇偶校验矩阵H乘以矩阵F而生成的。然而，因为位于矩阵F的最后部分的置换矩阵P-am如上所述为P-1，所以生成矩阵H’与奇偶校验矩阵H相比较，并且只有位于生成矩阵H’的最后块行中的矩阵的指数值比置换矩阵H的小1。
图15是示出根据本发明实施例的块LDPC码的编码处理的流程图。参照图15，在步骤1511中，控制器接收要被编码成块LDPC码的信息字向量s。这里假设信息字向量s具有与编码成块LDPC码的编码率相对应的尺寸，并且信息字向量s的尺寸为k。
在步骤1513中，控制器使用通过每个块地将生成矩阵H’的H1’中的所有行相加而生成的矩阵、以及接收的信息字向量s的转置向量，来计算第一奇偶向量p1。通过将生成矩阵H’的H1’中的所有行相加而生成的矩阵具有Ns×K尺寸，并且使用式(8)计算第一奇偶向量p1。
在步骤1515中，控制器使用信息字向量s和第一奇偶向量p1，通过回代计算第二奇偶向量p2。在步骤1517中，控制器使用信息字向量s、第一奇偶向量p1和第二奇偶向量p2，生成码字向量c，并且发送所生成的码字向量c。
图16是示出根据本发明实施例的、块LDPC码的编码装置的内部结构的方框图。参照图16，块LDPC码的编码装置包括矩阵乘法器1611、存储器1613、循环移动器1615、回代处理器1617以及开关1619、1621和1623。
输入信号(即，要被编码成块LDPC码的长度为k的信息字向量s)，被施加到开关1619、矩阵乘法器1611和回代处理器1617。矩阵乘法器1611将信息字向量s乘以Ns×K矩阵，该Ns×K矩阵是通过每个块地将存储在存储器1613中的生成矩阵H’的H1’中的所有行相加而生成的，并且矩阵乘法器1611将结果输出到循环移动器1615。从矩阵乘法器1611输出的信号是通过将第一奇偶向量p1的转置向量p1T循环移动x而获得的向量p1T′。
循环移动器1615通过将从矩阵乘法器1611输出的信号反向循环移动x，来计算第一奇偶向量p1的转置向量p1T，使用第一奇偶向量p1的转置向量p1T计算第一奇偶向量p1，并且将结果输出到回代处理器1617和开关1621。回代处理器1617使用信息字向量s和从循环移动器1615输出的第一奇偶向量p1，通过回代计算第二奇偶向量p2，并且将结果输出到开关1623。
开关1619、1621和1623中的每一个仅在其传输时间接通，来传输其相关信号。即，开关1619在信息字向量s的传输时间接通，开关1621在第一奇偶部分向量P1的传输时间接通，并且开关1623在第二奇偶部分向量P2的传输时间接通。
可以使用子积(sub-product)算法在因子图中解码所有LDPC族码。LDPC码的解码方案可以大致分为双向传输方案和流传输方案。当使用双向传输方案执行解码操作时，每个校验节点具有节点处理器，从而解码复杂度与校验节点数量成比例地增加。然而，因为同时更新所有的校验节点，所以解码速度大大增加。
与此不同，流传输方案具有单个节点处理器，并且节点处理器更新经过因子图中所有节点的信息。因此，流传输方案的解码复杂度较低，但奇偶校验矩阵的尺寸的增加(即，节点数量的增加)导致解码速度的降低。然而，如果像本发明提出的块LDPC码这样每个块地生成奇偶校验矩阵，则在解码期间使用的节点处理器数量等于构成奇偶校验矩阵的块数量。在这种情况下，可以实现解码复杂度低于双向传输方案、而解码速度高于流传输方案的解码器。
图17是示出根据本发明实施例的、块LDPC码的解码装置的内部结构的方框图。参照图17，块LDPC码的解码装置包括块控制器1710、变量节点部分1700、加法器1715、去交织器1717、交织器1719、控制器1721、存储器1723、加法器1725、校验节点部分1750和硬判决器1729。变量节点部分1700包括变量节点解码器1711以及开关1713和1714，而校验节点部分1750包括校验节点解码器1727。
通过无线信道接收的信号被输入到块控制器1710。块控制器1710确定接收信号的块尺寸。如果在与解码装置对应的编码装置中存在穿孔(puncture)的信息字部分，则块控制器1710在穿孔的信息字部分中插入‘0’来调节满秩(full)块尺寸，并且将得到的信号输出到变量节点解码器1711。变量节点解码器1711计算从块控制器1710输出的信号的概率值，更新计算出的概率值，并且将更新的概率值输出到开关1713和1714。变量节点解码器1711根据块LDPC码的解码装置中预先设置的奇偶校验矩阵连接各变量节点，并且对与连接到变量节点的1的数量一样多的输入值和输出值执行更新操作。连接到变量节点的1的数量等于构成奇偶校验矩阵的每列的权重。变量节点解码器1711的内部操作根据构成奇偶校验矩阵的每列的权重而不同。除了开关1713被接通的时候外，开关1714被接通以将变量节点解码器1711的输出信号输出到加法器1715。
加法器1715接收从变量节点解码器1711输出的信号和在前一迭代解码处理中交织器1719的输出信号，从变量节点解码器1711的输出信号中减去在前一迭代解码处理中交织器1719的输出信号，并且将减法结果输出到去交织器1717。如果解码处理是初次解码处理，则应当认为交织器1719的输出信号为0。
去交织器1717将从加法器1715输出的、根据预定的交织方案的信号进行去交织，并且将去交织的信号输出到加法器1725和校验节点解码器1727。去交织器1717具有对应于奇偶校验矩阵的内部结构，因为对于与去交织器1717相对应的交织器1719的输入值的输出值根据奇偶校验矩阵中值为1的元素的位置而不同。
加法器1725接收在前一迭代解码处理中校验节点解码器1727的输出信号和去交织器1717的输出信号，从在前一迭代解码处理中校验节点解码器1727的输出信号中减去去交织器1717的输出信号，并且将减法结果输出到交织器1719。校验节点解码器1727根据块LDPC码的解码装置中预先设置的奇偶校验矩阵连接校验节点，并且对与连接到校验节点的1的数量一样多的输入值和输出值执行更新操作。连接到校验节点的1的数量等于奇偶校验矩阵中包括的每行的权重。因此，校验节点解码器1727的内部操作根据构成奇偶校验矩阵的每行的权重而不同。
交织器1719在控制器1721的控制下，根据预定交织方案交织从加法器1725输出的信号，并且将交织的信号输出到加法器1715和变量节点解码器1711。控制器1721读取存储在存储器1723中的有关交织的信息，并且根据读取的信息来控制交织器1719的交织方案。类似地，如果解码处理是初次解码处理，则应当认为去交织器1717的输出信号为0。
通过迭代地执行前述处理，解码装置执行无错的可靠解码。
在执行迭代解码预定次数之后，开关1714关断变量节点解码器1711与加法器1715之间的连接，并且开关1713接通变量节点解码器1711与硬判决器1729之间的连接，以提供从变量节点解码器1711到硬判决器1729的信号输出。硬判决器1729对从变量节点解码器1711输出的信号执行硬判决，并且输出硬判决结果，硬判决器1729的输出值成为最终解码值。
通过上面描述可以理解，本发明提出一种移动通信系统中的块LDPC码，其最小循环长度被最大化，从而使纠错能力最大化。因此，解码装置可以使用块LDPC码正确地解码所接收的数据，确保可靠解码。
此外，本发明使用奇偶校验矩阵生成有效的生成矩阵，从而使块LDPC码的编码复杂度最小化。
即，本发明提出了一种块LDPC码，从而通过在因子图中应用迭代解码确保高性能。
此外，本发明逐个块地创建块LDPC码的奇偶校验矩阵，从而允许实现解码复杂度最小的解码器，在解码速度方面得到提高。尤其是，本发明使用简单的矩阵乘法和逐块地回代，使编码复杂度最小化。
尽管参照其特定优选实施例示出和描述了本发明，但本领域技术人员应当理解，在不背离由所附权利要求
书限定的本发明宗旨和范围的前提下，可以对其进行形式和细节的各种改变。
权利要求
1.一种块低密度奇偶校验LDPC码的编码方法，包括步骤接收信息字向量；以及根据预定的生成矩阵，将该信息字向量编码成块LDPC码。
2.如权利要求
1所述的方法，还包括步骤使用预定的调制方案，将块LDPC码调制成调制符号；以及发送所述调制符号。
3.如权利要求
1所述的方法，其中，通过修改与在将信息字向量生成为块LDPC码时要施加的长度对应的奇偶校验矩阵，来产生生成矩阵。
4.如权利要求
1所述的方法，其中，块LDPC码包括信息字向量、第一奇偶向量和第二奇偶向量，并且生成矩阵包括被映射到信息字向量的第一矩阵、被映射到第一奇偶向量的第二矩阵以及被映射到第二奇偶向量的第三矩阵。
5.如权利要求
4所述的方法，其中，第一矩阵是从映射到与在将信息字向量生成为块LDPC码时所要施加的长度对应的、奇偶校验矩阵的信息字向量的第四矩阵来修改的，第二矩阵是从映射到该奇偶校验矩阵的第一奇偶向量的第五矩阵来修改的，并且第三矩阵是从映射到该奇偶校验矩阵的第二奇偶向量的第六矩阵来修改的。
6.如权利要求
4所述的方法，其中，第一矩阵是通过将映射到与在将信息字向量生成为块LDPC码时所要施加的长度对应的、奇偶校验矩阵的信息字向量的第四矩阵，乘以预定的第五矩阵而生成的，第二矩阵是通过将映射到该奇偶校验矩阵的第一奇偶向量的第六矩阵乘以第五矩阵而生成的，并且第三矩阵是通过将映射到该奇偶校验矩阵的第二奇偶向量的第七矩阵乘以第五矩阵而生成的。
7.如权利要求
6所述的方法，其中，所述根据预定的生成矩阵将信息字向量编码成块LDPC码的步骤包括步骤生成第一奇偶向量，使得通过将逐块地将第四矩阵的所有行相加所生成的矩阵乘以信息字向量的转置向量而获得的向量成为通过将第一奇偶向量的转置向量循环移动预定值而获得的向量；使用回代生成第二奇偶向量；以及通过将第一奇偶向量和第二奇偶向量与信息字向量相连，生成块LDPC码。
8.如权利要求
7所述的方法，其中，通过逐块地将第四矩阵的所有行相加而生成的矩阵是通过将第四矩阵中包括的部分块的相同行相加获得的。
9.如权利要求
7所述的方法，其中，使用下式生成第一奇偶向量p1T′=Pxp1T=(Σblock rowsH1′)sT‾]]>其中，s表示信息字向量，p1表示第一奇偶向量，
表示信息字向量的转置向量，
表示第一奇偶向量的转置向量，Px表示通过将具有Ns×Ns尺寸的置换矩阵循环移动x获得的矩阵，
表示通过将
循环移动x获得的向量，而
表示逐块地相加相应矩阵的所有行的运算。
10.如权利要求
9所述的方法，其中，逐块地相加相应矩阵的所有行的运算是，将相应矩阵中包括的各部分块的相同行相加。
11.一种块低密度奇偶校验LDPC码的编码装置，包括编码器，用于根据预定的生成矩阵，将信息字向量编码成块LDPC码；调制器，用于使用预定的调制方案，将块LDPC码调制成调制符号；和发射器，用于发射调制符号。
12.如权利要求
11所述的装置，其中，所述生成矩阵是通过修改与在将信息字向量生成为块LDPC码时要施加的长度对应的奇偶校验矩阵而产生的矩阵。
13.如权利要求
11所述的装置，其中，块LDPC码包括信息字向量、第一奇偶向量和第二奇偶向量，并且生成矩阵包括被映射到信息字向量的第一矩阵、被映射到第一奇偶向量的第二矩阵以及被映射到第二奇偶向量的第三矩阵。
14.如权利要求
13所述的装置，其中，第一矩阵是从映射到与在将信息字向量生成为块LDPC码时所要施加的长度对应的、奇偶校验矩阵的信息字向量的第四矩阵来修改的，第二矩阵是从映射到该奇偶校验矩阵的第一奇偶向量的第五矩阵来修改的，并且第三矩阵是从映射到该奇偶校验矩阵的第二奇偶向量的第六矩阵来修改的。
15.如权利要求
13所述的装置，其中，第一矩阵是通过将映射到与在将信息字向量生成为块LDPC码时所要施加的长度对应的、奇偶校验矩阵的信息字向量的第四矩阵，乘以预定的第五矩阵而生成的，第二矩阵是通过将映射到该奇偶校验矩阵的第一奇偶向量的第六矩阵乘以第五矩阵而生成的，并且第三矩阵是通过将映射到该奇偶校验矩阵的第二奇偶向量的第七矩阵乘以第五矩阵而生成的。
16.如权利要求
15所述的装置，其中，该编码器包括矩阵乘法器，用于将信息字向量乘以通过逐块地将第四矩阵的所有行相加生成的矩阵；循环移动器，用于将通过从矩阵乘法器输出的信号循环移动预定值来生成第一奇偶向量；回代处理器，用于通过对信息字向量和从循环移动器输出的信号执行回代，生成第二奇偶向量；和开关，用于通过对信息字向量、第一奇偶向量和第二奇偶向量进行切换，生成块LDPC码。
17.如权利要求
15所述的装置，其中，编码器生成第一奇偶向量，使得通过将逐块地将第四矩阵的所有行相加所生成的矩阵乘以信息字向量的转置向量而获得的向量，成为通过将第一奇偶向量的转置向量循环移动预定值而获得的向量，通过回代来生成第二奇偶向量，以及通过将第一奇偶向量和第二奇偶向量与信息字向量相连，生成块LDPC码。
18.如权利要求
17所述的装置，其中，通过逐块地将第四矩阵的所有行相加而生成的矩阵是通过将第四矩阵中包括的部分决的相同行相加获得的。
19.如权利要求
17所述的装置，其中，编码器使用下式生成第一奇偶向量p1T′=Pxp1T=(Σblock rowsH1′)sT‾]]>其中，s表示信息字向量，p1表示第一奇偶向量，
表示信息字向量的转置向量，
表示第一奇偶向量的转置向量，Px表示通过将具有Ns×Ns尺寸的置换矩阵循环移动x获得的矩阵，
表示通过将
循环移动x获得的向量，而
表示逐块地相加相应矩阵的所有行的运算。
20.如权利要求
19所述的装置，其中，逐块地相加相应矩阵的所有行的运算是，将相应矩阵中包括的各部分块的相同行相加。
21.一种块低密度奇偶校验LDPC码的解码方法，包括步骤接收信号；使用根据要解码的块LDPC码的长度预定的奇偶校验矩阵对所接收的信号解码；以及从解码后的接收信号检测块LDPC码。
22.如权利要求
21所述的方法，其中，根据奇偶校验矩阵对接收的信号解码和从解码后的接收信号检测块LDPC码的步骤包括步骤根据奇偶校验矩阵确定去交织方案和交织方案；检测接收信号的概率值；通过从接收信号的概率值中减去前一解码处理中生成的信号，生成第一信号；使用去交织方案将第一信号去交织；从去交织的信号检测概率值；通过从去交织的信号的概率值中减去去交织的信号，生成第二信号；使用交织方案交织第二信号；以及通过对交织的信号进行迭代解码，来检测块LDPC码。
23.一种块低密度奇偶校验LDPC码的解码装置，包括接收器，用于接收信号；和解码器，用于使用根据要解码的块LDPC码的长度预定的奇偶校验矩阵对接收的信号解码，并且从解码后的接收信号检测块LDPC码。
24.如权利要求
23所述的装置，其中，解码器包括变量节点解码器，用于通过根据该奇偶校验矩阵中包含的每列的权重连接变量节点，检测接收信号的概率值；第一加法器，用于将从变量节点解码器输出的信号减去前一解码处理中生成的信号；去交织器，用于使用根据该奇偶校验矩阵设置的去交织方案，将从第一加法器输出的信号去交织；校验节点解码器，用于通过根据该奇偶校验矩阵中包含的每行的权重连接校验节点，检测从去交织器输出的信号的概率值；第二加法器，用于将从校验节点解码器输出的信号减去从去交织器输出的信号；交织器，用于使用根据该奇偶校验矩阵设置的交织方案，交织从第二加法器输出的信号，并且将交织的信号输出到变量节点解码器和第一加法器；和控制器，用于根据奇偶校验矩阵，控制去交织方案和交织方案。
专利摘要
一种用于编码块低密度奇偶校验(LDPC)码的装置和方法。在接收到信息字向量后，编码器根据预定的生成矩阵将信息字向量编码成块LDPC码。调制器使用预定调制方案将块LDPC码调制成调制符号。发射器发射调制符号。
文档编号H03M13/11GK1993892SQ20058002591
公开日2007年7月4日 申请日期2005年8月10日
发明者庆奎范, 郑鸿实, 朴东植, 金宰烈 申请人:三星电子株式会社导出引文BiBTeX, EndNote, RefMan