氧化物半导体层的结晶方法、半导体器件及其制造方法
【技术领域】
[0001]本发明涉及制造氧化物半导体的方法，更具体地讲，涉及一种用于氧化物半导体层的结晶方法、利用其制造的半导体器件以及制造该半导体器件的方法，其实现了结晶特性的增强，从而实现所得到的器件的可靠性的增强。
【背景技术】
[0002]随着信息时代的到来，对各种显示装置的需求增加。为了满足这种需求，近来已努力研究诸如液晶显示器(IXD)装置、等离子体显示面板(PDP)、电致发光显示器(ELD)装置、真空荧光显示器(vro)装置等的显示装置。一些类型的此类显示装置在实践中出于显示目的被应用于各种电器。
[0003]这种显示装置包括薄膜晶体管(TFT)阵列基板，该TFT阵列基板包括作为开关元件形成在各个像素区域处的薄膜晶体管(TFT)13TFT形成在通过选通线和数据线的交叉限定的各个像素区域处。各个TFT形成有有源层，以形成沟道区域、栅极绝缘膜、栅极、源极和漏极。
[0004]在传统情况下，有源层由硅制成。具体地讲，需要结晶硅来获得足够的载流子迀移率和稳定的静电特性。然而，对于这种结晶，需要500°C或更高的高温。为了抵御这种高温处理，在形成有有源层的支撑基板的选择方面存在限制。因此，在柔性基板中使用上述材料可能是不切实际的。
[0005]近来，透明氧化物半导体得到关注，因此，已尝试将该材料应用于有源层。
[0006]日本专利公布N0.JP2011-100979公开了当氧化物半导体被应用于半导体器件的有源层时半导体器件中的有源层的表面的结晶，以便实现有源层相对于设置在其上的源极/漏极的接触特性，同时防止水分渗透到有源层的表面中。日本专利公布N0.JP2011-146697公开了在氧化物半导体层的沉积之后通过在650°C或更高的温度下执行多次的热处理的氧化物半导体层的结晶。前者公开了仅使氧化物半导体层的表面结晶，后者公开了形成包括作为第一层的半导体层和作为第二层的氧化物半导体层的双层结构并且利用第一层(B卩，半导体层)作为晶体形成的种子。
[0007]然而，在上述氧化物半导体结晶方法中，在应用上述硅结晶时需要500°C或更高的高温作为热处理温度。因此，可能难以在结晶工艺期间稳定地维持呈现出低耐热性的支撑基板。结果，可能难以在制造大面积显示装置时使用上述方法。
【发明内容】
[0008]因此，本发明涉及一种氧化物半导体层的结晶方法、利用其制造的半导体器件以及制造该半导体器件的方法，其基本上消除了由于现有技术的限制和缺点而导致的一个或更多个问题。
[0009]本发明的目的是提供一种氧化物半导体层的结晶方法、利用其制造的半导体器件以及制造该半导体器件的方法，其实现了结晶特性的增强，从而实现所得到的器件的可靠性的增强。
[0010]本发明的附加优点、目的和特征将部分地在接下来的描述中阐述，并且部分地对于研究了以下内容的本领域普通技术人员而言将变得显而易见，或者可以从本发明的实践中学习。本发明的目的和其它优点可通过在所撰写的说明书及其权利要求书以及附图中所特别指出的结构来实现和达到。
[0011]为了实现这些目的和其它优点并且根据本发明的目的，如本文具体实现和广义描述的，一种使氧化物半导体层结晶的方法包括以下步骤:在将基板加热至200°c至300°C的温度的同时在所述基板上沉积In-Ga-Zn氧化物；以及对所沉积的In-Ga-Zn氧化物进行热处理，从而形成贯穿氧化物半导体层的整个厚度结晶的所述氧化物半导体层。从沉积工艺开始施加热，因此，可在低温下实现氧化物半导体层的结晶。
[0012]另外，沉积中所使用的靶具有1:1:1.10?1.25的In-Ga-Zn组成，以补偿沉积和热处理工艺期间所生成的Zn的损失，因此，结晶之后所获得的半导体层的成分可对应于InGaZn04。即，在完全结晶的最终半导体层中，In、Ga和Zn的组成比可几乎相等。Zn至In的组成比可几乎为1:0.9?1.1。
[0013]在本发明的另一方面中，一种应用了上述结晶方法的半导体器件的制造方法包括以下步骤:在基板上形成栅极；以及在结晶之前在基板上形成栅极绝缘膜以覆盖栅极，并且在结晶之后形成分别接触有源层的相对侧的源极和漏极。
【附图说明】
[0014]附图被包括以提供对本发明的进一步理解，并且被并入本申请并构成本申请的一部分，附图例示了本发明的实施方式，并且与本说明书一起用来说明本发明的原理。附图中:
[0015]图1是示出根据本发明的氧化物半导体层的结晶方法的流程图；
[0016]图2A和图2B是示出根据本发明的氧化物半导体层结晶方法中的工艺的截面图；
[0017]图3A、图3B和图3C是当使用本发明的氧化物半导体层结晶方法时在不同的热处理温度下形成的氧化物半导体层的透射电子显微镜(TEM)照片；
[0018]图4A和图4B示出在根据现有技术仅使氧化物半导体层的表面结晶的条件下In2Ga2ZnO7的晶格结构及其氧化物半导体层的TEM照片；
[0019]图5是在靶中的In、Ga和Zn的原子百分比为1:1:1的条件下在用于沉积氧化物半导体的热处理之后获得的氧化物半导体层的TEM照片；
[0020]图6A、图6B和图6C示出本发明的氧化物半导体层中所包含的IGZO成分的晶格结构、其TEM照片以及其放大的照片；
[0021]图7是描绘了当使用本发明的氧化物半导体层结晶方法时，在In和Ga的原子百分比相同(即，1:1)，而In和Zn的原子百分比分别与1: 1、1: 1、1:1.15和1:2对应的不同情况下，完全结晶的有源层的组成比的分析结果的曲线图；
[0022]图8是示出根据本发明的半导体器件的制造方法的流程图；
[0023]图9A、图9B、图9C和图9D是示出根据本发明的第一实施方式的半导体器件制造方法的工艺的截面图；
[0024]图10A、图1OB和图1OC是示出根据本发明的第二实施方式的半导体器件制造方法的工艺的截面图；以及
[0025]图1lA和图1lB是描绘了根据时间推移，非晶氧化物半导体和结晶氧化物半导体的阈值电压漂移DeIta Vth的曲线图。
【具体实施方式】
[0026]现在将详细参照与氧化物半导体层的结晶方法、利用其制造的半导体器件以及制造该半导体器件的方法关联的本发明的优选实施方式，其示例示出于附图中。
[0027]图1是示出根据本发明的氧化物半导体层的结晶方法的流程图。图2A和图2B是示出根据本发明的氧化物半导体层结晶方法中的工艺的截面图。
[0028]本发明的氧化物半导体层结晶方法根据以下顺序来执行。
[0029]首先，如图1和图2A所示，将基板100安装在加热器120上然后加热至200°C至300°C的温度，并且在基板100上沉积In-Ga-Zn氧化物110 (I OS)。
[0030]在这种情况下，利用DC溅射方法实现In-Ga-Zn氧化物110的沉积。例如，将基板100安装在腔室(未示出)内的加热器120上。此后，将覆盖有In-Ga-Zn原子百分比为1: 1: 1.10?
1.25的革E210的板200在与基板100间隔开的同时与基板100平行地设置。在这