一种60秒定时器电路的制作方法
【技术领域】
[0001] 本实用新型涉及一种60秒定时器电路，主要起到定时的作用，属于时间智能控制
技术领域。
【背景技术】
[0002] 目前，定时器有品种多样，五花八门。但是针对60秒计时的定时器缺比较少见，而 60秒计时是常用的计时方式，因此提供一种操作方便、计时准确的60秒定时器电路显得十 分必要。
【发明内容】
[0003] 本实用新型要解决的技术问题是提供一种操作方便、计时准确的定时器电路。
[0004] 为达上述目的，本实用新型一种60秒定时器电路，所述电路包括计数器部分， 译码器部分和数码管显示部分，所述计数器部分包括个位的十进制可逆计数器芯片 I CC74HC192和十进制可逆计数器芯片Π CC74HC192;所述译码器部分包括译码器?: CC4511 和译码器?? CC4511 ;所述数码管显示部分包括数码管I和数码管Π ;所述计数器部分主要用 于设置初始时间和进行减法计算，所述译码器部分负责将二进制数字信号转化为十进制数 字，驱动数码管显示数字，所述数码管显示部分用于显示数字，可以显示每来一次脉冲的数 值。
[0005] 其中其电路连接为：所述十进制可逆计数器芯片?: CC74HC192为个位，其清零位CR 端、数据输入信号D3~DO接零地GNDl，加计数时钟输入端0匕接+5V的高电平，减计数时 钟输入端CPd接秒脉冲CP，所述十进制可逆计数器芯片? CC74HC192的输出端Q3~QO接所 述译码器Ii CC4511的输入端，进位标志CO悬空，借位标志BO接到十进制可逆计数器芯片II CC74HC192的减计数时钟输入端CP D，所述十进制可逆计数器芯片Ι? CC74HC192为十位，其 清零端CR、D3和DO接地GND2, D2和Dl接+5V的电源，十进制可逆计数器芯片Π CC74HC192 的加计数时钟输入端〇匕接+5V的高电平，减计数时钟输入端CP D接所述十进制可逆计数器 芯片?: CC74HC192的借位输出端B0,所述十进制可逆计数器芯片II CC74HC192的进位标志 CO悬空，借位标志BO悬空，其输出信号Q3~QO接所述译码器IXC4511的输入端；所述十进 制可逆计数器芯片〖CC74HC192和所述十进制可逆计数器芯片Π CC74HC192的置数端LD与 3k的电阻连在一起，电阻的另一端接+5V的电源，3k的电阻同时连接开关S，开关S有两端， 一端为开始端，一端为置数端；所述译码器i CC4511和所述译码器II CC4511是用来驱动对 应的数码管显示数据的；所述译码器? CC4511和所述译码器H CC4511的输入端A3~AO分 别接所述十进制可逆计数器芯片i CC74HC192和所述十进制可逆计数器芯片II CC74HC192 的输出端Q3~Q0,锁定端LE接低电平，消隐输入端BI和测试输入端LT都接+5V的电源， 所述译码器i: CC4511和所述译码器Ii CC4511的输出端Ya~Yg端分别通过电阻R连接至 所述数码管I和所述数码管Π 的a~g端。本实用新型60秒定时器电路与现有技术不同之 处在于本实用新型取得了如下技术效果：电路工作后，数码管从显示60秒以一秒的速度减 少，直至减到显示00,从而实现60秒定时的作用。
[0006] 下面结合附图对本实用新型作进一步说明。
【附图说明】
[0007] 图1为本实用新型60秒定时器电路的电路图。
[0008] 附图标记说明：CC74HC192(1):十进制可逆计数器芯片i ;CC74HC192(2):十进制 可逆计数器芯片II ;CPU :加计数时钟输入端；CPD :减计数时钟输入端；B0:借位端；CO:进 位端；CP :秒脉冲；D3~DO :计数器数据输入端；Q3~QO :计数器数据输出端；CC4511 :译 码器；LE :锁定端；BI :消隐输入端；LT :测试输入端；A3~AO :译码器数据输入端；Ya~Yg: 译码器数据输出端；Ul、U2 :数码管；GND1，GND2 :地端。
【具体实施方式】
[0009] 以下结合附图和实施例，对本实用新型上述的和另外的技术特征和优点作更详细 的说明。
[0010] 实施例1当控制开关S打在"置数"挡时，两片十进制可逆计数器芯片CT74LS192 的LD端为低电平，加上清零为CR为低电平。十进制可逆计数器芯片纟CC74HC192(1)的 D3~DO为0000,其输出端Q3~QO也为0000,译码器芯片CC4511 (2)的输入信号端A3~ AO也为0000,根据译码器工作原理，译码器将输入信号0000转化为二进制为0,数码管U2 显示数字信号〇。十进制可逆计数器芯片Ii CC74HC192(2)的D3~DO为0110,同理其输出 端Q3~QO也为0110,译码器芯片CC4511 (1)的输入信号端A3~AO也为0110,根据译码 器工作原理，译码器将输入信号0110转化为二进制为6,数码管Ul显示数字信号6。这样 数码管Ul和U2显示60,即计数器被置为60秒，减计数秒脉冲CP由十进制可逆计数器芯 片I CC74HC192 (1)的减计数时钟输入端CPD输入，其周期为1秒。
[0011] 实施例2
[0012] 当控制开关S打在"开始"挡时，则计数器开始进行减计时，十进制可逆计数器芯 片I CC74HC192(1)从开始的0000变成1001，这样十进制可逆计数器芯片i CC74HC192(1) 的输出端Q3~QO也为1001，译码器芯片CC4511⑵的输入信号端A3~AO也为1001，根 据译码器工作原理，译码器将输入信号1001转化为二进制为9,即在数码管U2上从开始的 显示〇变成9。借位端BO产生高电平信号，促使十进制可逆计数器芯片H CC74HC192 (2) 工作，即十进制可逆计数器芯片Ii CC74HC192 (2)开始做减法运算。这样十进制可逆计数器 芯片Π CC74HC192(2)从开始的0110变成0101，其输出端Q3~QO也为0101，译码器芯片 CC4511 (1)的输入信号端A3~AO也为0101，根据译码器工作原理，译码器将输入信号0101 转化为二进制为5,即在数码管Ul上从开始的显示6变成5。这样数码管Ul和U2则由开 始的显示60就变成了显示59秒，直到变化到00为止，实现60秒定时器。当要进行新一轮 60秒倒计时时，仍需重复上述操作过程。
[0013] 以上所述的实施例仅仅是对本实用新型的优选实施方式进行描述，并非对本实用 新型的范围进行限定，在不脱离本实用新型设计精神的前提下，本领域普通技术人员对本 实用新型的技术方案作出的各种变形和改进，均应落入本实用新型权利要求书确定的保护 范围内。
【主权项】
1. 一种60秒定时器电路，其特征在于：所述电路包括计数器部分，译码器部分和数码 管显示部分，所述计数器部分包括个位的十进制可逆计数器芯片? CC74HC192和十进制可 逆计数器芯片II CC74HC192;所述译码器部分包括译码器t CC4511和译码器H CC4511;所 述数码管显示部分包括数码管?和数码管Π ;所述计数器部分主要用于设置初始时间和进行 减法计算，所述译码器部分负责将二进制数字信号转化为十进制数字，驱动数码管显示数 字，所述数码管显示部分用于显示数字，可以显示每来一次脉冲的数值；其电路连接为：所 述十进制可逆计数器芯片丨:CC74HC192为个位，其清零位CR端、数据输入信号D3~DO接零 地GNDl，加计数时钟输入端0匕接+5V的高电平，减计数时钟输入端CP D接秒脉冲CP，所述 十进制可逆计数器芯片? CC74HC192的输出端Q3~QO接所述译码器Π CC4511的输入端，进 位标志CO悬空，借位标志BO接到十进制可逆计数器芯片II CC74HC192的减计数时钟输入端 CPD，所述十进制可逆计数器芯片?? CC74HC192为十位，其清零端CR、D3和DO接地GND2, D2 和Dl接+5V的电源，十进制可逆计数器芯片II CC74HC192的加计数时钟输入端0?。接+5V 的高电平，减计数时钟输入端CPd接所述十进制可逆计数器芯片f CC74HC192的借位输出端 B0,所述十进制可逆计数器芯片Π CC74HC192的进位标志CO悬空，借位标志BO悬空，其输 出信号Q3~QO接所述译码器I: CC4511的输入端；所述十进制可逆计数器芯片I: CC74HC192 和所述十进制可逆计数器芯片?? CC74HC192的置数端LD与3k的电阻连在一起，电阻的另 一端接+5V的电源，3k的电阻同时连接开关S，开关S有两端，一端为开始端，一端为置数 端；所述译码器? CC4511和所述译码器Π CC4511是用来驱动对应的数码管显示数据的；所 述译码器f CC4511和所述译码器II CC4511的输入端A3~AO分别接所述十进制可逆计数 器芯片I CC74HC192和所述十进制可逆计数器芯片Π CC74HC192的输出端Q3~Q0,锁定端 LE接低电平，消隐输入端BI和测试输入端LT都接+5V的电源，所述译码器i: CC4511和所 述译码器Ii CC4511的输出端Ya~Yg端分别通过电阻R连接至所述数码管詩卩所述数码管 Ii的a~g端。
【专利摘要】本实用新型公开了一种60秒定时器电路，其目的在于提供一种操作方便、计时准确的定时器电路，整个电路由三个部分组成，分别是计数器部分，译码器部分和数码管显示部分，所述计数器部分主要用于设置初始时间和进行减法计算，所述译码器部分负责将二进制数字信号转化为十进制数字，驱动数码管显示数字，所述数码管显示部分用于显示数字，可以显示每来一次脉冲的数值。
【IPC分类】H03K17/28
【公开号】CN204794939
【申请号】CN201520517367
【发明人】闵建亮
【申请人】江西科技学院
【公开日】2015年11月18日
【申请日】2015年7月17日