一种光电探测装置多源数据收发器的制造方法
【技术领域】
[0001]本实用新型属于数字通信设计领域，具体涉及一种光电探测装置多源数据收发器。
【背景技术】
[0002]电探测装置融合处理多种光电数据源，其中数据的传输采用异步串行通信方式。现有的设计方法是采用专用驱动芯片，电路复杂、占用PCB面积大、可靠性低，且不能适应数据源数量增加，通信负载变化等应用场合。因此急需一种通用的设计方法，以降低电路复杂度，同时适合于各数据源不同通信负载的应用背景。
【实用新型内容】
[0003]本实用新型提供了一种光电探测装置多源数据收发器，旨在解决现有的多源数据收发器不能适应数据源数量增加，通信负载变化等应用场合的缺陷。
[0004]为解决上述技术问题，本实用新型的光电探测装置多源数据收发器包括用于时钟、缓冲区及触发条件的配置的控制逻辑、用于为串行发送逻辑提供多路信道的异步输出时钟频率且为串行接收逻辑提供多路信道的异步采样时钟频率的串行时钟产生逻辑、数据接收缓冲器、数据发送缓冲器、用于将数据发送缓冲器中的数据发送出去的串行发送逻辑及用于接收数据并送入数据接收缓冲器中的串行接收逻辑。
[0005]该收发器的硬件实现平台为FPGA。
[0006]该收发器上还设置有用于实现FPGA与处理器的数据交互的Local Bus局部总线。
[0007]该收发器内部设置有通信超时中断逻辑。
[0008]本实用新型的有益效果:本实用新型的光电探测装置多源数据收发器能够适应各数据源的差异性，提供通用的数据通信服务，针对不同数据源的通信速率要求，设计统一配置接口，可配置多路信道的时钟频率，针对不同数据源的负载情况，设计大容量数据缓冲区，用于平衡通信中的负载波动，提供灵活的中断触发方式。
[0009]采用现场可编程门阵列(FPGA)作为串行数据通信的硬件实现平台，并通过LocalBus局部总线与处理器进行数据交互，以降低电路设计复杂度，提高通用性。
[0010]通过内置定时计数器，设计通信超时中断逻辑，以使系统具备通信链路自检测能力。
[0011]本实用新型采用模块化设计架构，产品的通用性、可维护性和可靠性较强。
【附图说明】
[0012]图1为串行数据收发器与光电探测装置的交联关系图；
[0013]图2是多源串行数据收发器的原理框图；
[0014]其中，1-1为处理器，1-2为红外探测设备，1-3为激光探测设备，1-4为电视探测设备，1-5为环控设备，1-6为图像处理机，1-7为机载航空武器总线，1-8为机载光电探测装置，2-1为控制逻辑，2-2为串行时钟产生逻辑，2-3为数据接收缓冲器，2-4为数据发送缓冲器，2-5为串行接收逻辑，2-6为串行发送逻辑，2-7为Local Bus局部总线，2_8为接收端，2_9为发送端，2-10为CS引脚，2-11为R/W引脚，2-12为OEn引脚，2-13为BMB[31:0]，2-14为光电探测装置多源数据收发器。
【具体实施方式】
[0015]下面结合附图，对本实用新型的技术方案作进一步详细说明。
[0016]如图1所示，本实施例的光电探测装置多源数据收发器2-14包括控制逻辑2-1、串行时钟产生逻辑2-2、数据接收缓冲器2-3、数据发送缓冲器2-4、串行发送逻辑2-6及串行接收逻辑2-5，所述控制逻辑用于时钟、缓冲区及触发条件的配置;所述串行收发时钟发生器用于为串行发送逻辑提供多路信道的异步输出时钟频率，并为串行接收逻辑提供多路信道的异步采样时钟频率;所述串行发送逻辑用于将数据发送缓冲器中的数据发送出去，所述串行接收逻辑用于接收数据并送入数据接收缓冲器中。
[0017]本实施例的收发器采用现场可编程门阵列(FPGA)作为串行数据通信的硬件实现平台，采用FPGA芯片，灵活裁剪1-32个通信信道，包括9600-921600bps波特率可调整、256字节通信缓冲区、触发深度1-256字节可配置，Ims-1Os响应超时中断等功能。
[0018]可通过Local Bus局部总线2_7与处理器(CPU) 1_1进行数据交互，以降低电路设计复杂度，提高通用性。
[0019]本实施例的收发器内部可设置定时计数器，设计通信超时中断逻辑，以使系统具备通信链路自检测能力。
[0020]采用标准模块化设计思路，将局部总线接口逻辑、控制逻辑、串行时钟产生逻辑、数据接收缓冲FIFO、数据发送缓冲FIFO、串行发送逻辑、串行接收逻辑分别进行测试封装，再集成到核IP进行二次封装。即通过设计、仿真、验证，形成模块化的标准产品，不同型号的版本可以稍加修改即可使用，这样加速产品开发流程，取代传统的复杂电路，降低物资风险，利于三化管理。
[0021]现以光电探测装置1-8采集多种形式的数据源为例，光电探测装置的数据源包括激光、红外、电视、环控信号、图像处理机。各数据源之间的差异性，造成各通信信道设计时的指标差异。主要包括通信速率、数据平均负载、数据突发负载、通信触发方式等方面。
[0022]本实施例的收发器在FPGA上实现5个通信信道，5个通信信道的设置如下:
[0023]将I号信道分配给电视信号，波特率设置为38400bps，缓冲区触发深度设置为256字节，500ms响应超时中断；
[0024]将2号信道分配给红外信号，波特率设置为115200bps，缓区去触发深度设置为32字节，I OOms响应超时中断；
[0025]将3号信道分配给激光信号，波特率设置为115200bps，缓区去触发深度设置为32字节，200ms响应超时中断；
[0026]将4号信道分配给环控信号，波特率设置为9600bps，缓冲区触发深度设置为256字节，5s响应超时中断。
[0027]将5号信道分配给图像处理机信号，波特率设置为921600bps，缓冲区触发深度设置为256字节，Ims响应超时中断。
【主权项】
1.一种光电探测装置多源数据收发器，其特征在于，该收发器包括用于时钟、缓冲区及触发条件的配置的控制逻辑、用于为串行发送逻辑提供多路信道的异步输出时钟频率且为串行接收逻辑提供多路信道的异步采样时钟频率的串行时钟产生逻辑、数据接收缓冲器、数据发送缓冲器、用于将数据发送缓冲器中的数据发送出去的串行发送逻辑及用于接收数据并送入数据接收缓冲器中的串行接收逻辑。2.根据权利要求1所述光电探测装置多源数据收发器，其特征在于，该收发器的硬件实现平台为FPGA。3.根据权利要求2所述光电探测装置多源数据收发器，其特征在于，该收发器上还设置有用于实现FPGA与处理器的数据交互的Local Bus局部总线。4.根据权利要求3所述光电探测装置多源数据收发器，其特征在于，该收发器内部设置有通信超时中断逻辑。
【专利摘要】本实用新型涉及一种光电探测装置多源数据收发器，该收发器包括用于时钟、缓冲区及触发条件的配置的控制逻辑、用于为串行发送逻辑提供多路信道的异步输出时钟频率且为串行接收逻辑提供多路信道的异步采样时钟频率的串行时钟产生逻辑、数据接收缓冲器、数据发送缓冲器、用于将数据发送缓冲器中的数据发送出去的串行发送逻辑及用于接收数据并送入数据接收缓冲器中的串行接收逻辑。该收发器能够适应各数据源的差异性，提供通用的数据通信服务。
【IPC分类】H04N5/232, H04N5/33, G08C19/00
【公开号】CN205302614
【申请号】
【发明人】张豪
【申请人】中国航空工业集团公司洛阳电光设备研究所
【公开日】2016年6月8日
【申请日】2015年12月2日