输出短路保护电路的制作方法

文档序号:10806863阅读:816来源:国知局
输出短路保护电路的制作方法
【专利摘要】输出短路保护电路,包括过压比较单元、预处理单元、持续比较单元和驱动输出单元,所述预处理单元,与过压比较单元连接,用于将控制器的CS端电压通过RC滤波和前沿消隐处理后,滤除CS端电压上的干扰信号,以及滤除开关管导通瞬间的电流尖峰;过压比较单元,与持续比较单元连接,用于检测控制器的CS端电压,当CS端电压超过CS过压阈值Vref_OSP时,生成低电平信号输出;持续比较单元,与驱动输出单元连接,用于接收过压比较器输出的低电平信号,对低电平信号在设定时长内进行连续比较,当低电平信号的持续时长达到设定时长时,将低电平信号输出给驱动输出单元;驱动输出单元,用于接收持续比较单元输出的低电平信号,并将其转化为驱动控制信号输出。
【专利说明】
输出短路保护电路
技术领域
[0001] 本实用新型涉及开关电源,特别涉及一种开关电源的输出短路保护电路。
【背景技术】
[0002] 现在的开关电源控制芯片大多集成了一些保护功能,像输出过压保护、过功率保 护、开环保护、输出短路保护等一些常见的开关电源保护功能。图1是常用的副边反馈控制 的反激式开关电源,若当副边出现输出短路情况时,会引起输出电流大大增加,使开关电源 自身功耗过大而烧掉,所以为了解决输出短路的问题,通常控制器内部要做输出短路保护 功能。现有的一款控制器,如仙童公司的一款PffM控制器FAN6755W/FAN6755UW,利用FB引脚 ("引脚"也称为"端")来做输出短路保护功能,当变换器副边出现输出短路情况时,控制器 检测FB端口电压VFB的值,只要VFB大于4.6V,内部计数器就开始计时62.5ms,计时过后控制 器停止GATE输出,关断功率管;还有如昂宝公司的一款PffM控制器0B2269C,也是利用FB引脚 来做输出短路保护功能,只要VFB大于4.4V,内部计数器就开始计时80ms,计时结束后,控制 器停止GATE输出,关断功率管;这两类控制器虽然做了输出短路保护功能,但是在做大功率 电源时,存在功率管和副边二极管易损坏的风险,因为在做大功率电源时,在这么长的计时 时间内,控制器一直有GATE输出,导致原边峰值电流很大,开关管的应力增加,且变压器工 作在深度连续模式,原边电感存储能量增加,易出现磁饱和,通过原副边匝比折算到副边, 导致副边整流二极管上的峰值电流很大,超过其应力值就很容易被烧坏。
[0003] 为了解决利用FB引脚做大功率电源的输出短路保护功能存在的功率管及副边整 流二极管易损坏的风险的问题,现有技术利用CS引脚来做输出短路保护功能,如TI公司的 一款控制器UCC28740,利用输出短路时,CS引脚电压与内部基准电压1.5V比较,产生关断信 号,关断功率管;ST公司的L6563,利用CS引脚电压与内部基准电压1.7V比较,产生关断信 号,关断功率管;Inf ineon公司的ICE3A2065ELJ,利用CS引脚电压与内部基准电压1.66V比 较,产生关断信号,关断功率管,这些控制器利用CS引脚做输出短路保护功能基于的原理 是:当输出短路时,变换器工作在连续模式,原边峰值电流很大,超过了最大峰值电流限制, 当CS引脚电压超过控制器内部设定的过流阈值Vr ef_0CP时,控制器并没有马上停止GATE输 出,而是经过最小导通时间后,才关断功率管。利用在最小导通时间内,CS引脚电压会继续 上升,将CS引脚电压的值VCS与控制器内部设定的CS引脚过压阈值Vref _0SP比较(不同的控 制器设定的阈值不一样,一般在1.6V左右),产生功率管关断信号,关断功率管,完成保护。 但是这种做法抗干扰能力差,例如当在CS引脚附近来了一个干扰信号(扬声器、对讲机等噪 声源发出的信号)时,使CS引脚电压也超过了控制器内部设定的CS引脚过压阈值Vref_0SP, 那么控制器会产生误关断信号,关断功率管,可靠性差。
[0004] 就现有的PffM控制器的输出短路保护电路,对其不足总结如下:
[0005] 1、利用FB引脚做输出短路保护功能的控制器,其在设计大功率电源时,存在原边 功率管承受应力大及副边整流二极管应力大,易烧坏的风险;
[0006] 2、利用CS引脚做输出短路保护功能的控制器,CS引脚易受外界干扰噪声源发出信 号的影响,造成控制器误判断,其抗干扰能力差,可靠性差。 【实用新型内容】
[0007] 有鉴于此,本实用新型要解决的第一个技术问题是:提供一种输出短路保护方法, 即使在CS引脚有干扰信号来的情况下,内部经过比较器后设定时长的计数器的持续比较, 连续几个周期检测到CS引脚信号都大于控制器内部设定的CS过压阈值,控制器才做判断, 进而关断功率管,这样在功率管所能承受最大电流的时间内滤除干扰信号,使控制器不会 因误关断造成重启,抗干扰能力强,可靠性高。
[0008] 与此相应,本实用新型要解决的第二个技术问题是:提供一种利用上述方法的输 出短路保护电路。
[0009] 本实用新型解决上述第一个技术问题的技术方案是:
[0010] 一种输出短路保护方法:将控制器的电流检测CS端口电压通过短时间的RC滤波 (IOns左右),滤除CS端口电压上很短很小的尖峰干扰信号,同时RC滤波还利用控制器内部 的低压驱动反馈信号Feedba Ck_I^P控制器内部的低压驱动信号DriveJl同为高电平的时间 内将CS引脚电压拉低,有效地滤除开关管导通瞬间由其自身电容及体二极管在反向恢复时 间所产生的电流尖峰,提高信噪比。当通过过流比较器检测到经过预处理后的CS端口电压 超过控制器内部设定的CS过压阈值Vref_0SP时,生成低电平有效的CS_FauI t_L信号;每周 期都检测CS_Fault_L信号,若通过连续几个周期的计时,都检测到CS_Fault_L信号为低电 平,那么将此低电平信号传输到逻辑模块中,使驱动管的低压驱动信号DriveJl为低电平, 再将低电平的DriveJl信号传输到驱动模块中,输出功率管的栅极驱动信号GATE为低电平, 关断功率管,完成保护功能。
[0011] 作为上述方法的具体的实施方式,所述的输出短路保护方法包括如下步骤:产生 低电平有效的CS端口过压信号CS_Fault_L:将控制器的CS端口电压通过RC滤波,并且利用 控制器内部的低压驱动反馈信号Feedba Ck_lJP控制器内部的低压驱动信号DriveJl同为高 电平的时间内将CS引脚电压拉低,将经过上述预处理后的CS端口电压与控制器内部设定的 CS过压阈值Vref_0SP(-般设定为1.6V左右)通过过压比较器CMP_0SP进行比较,当检测到 CS端口电压超过Vref_0SP时,比较器CMP_0SP翻转,产生低电平的CS端口过压信号CS_ Fault_L;
[0012] 持续比较生成低电平有效的CS端口持续过压保护信号CS_0SP_L:将由过压比较器 CMP_0SP产生的低电平的CS端口过压信号CS_Fault_L经过非门生成高电平,再传输到D触发 器的数据端,每个周期利用DriveJl的下降沿来接收此数据,通过D触发器的处理后生成高 电平,与控制器内部低压初始化信号ENPjv经过与非门和非门的处理后,传输到计数器 COUNT,作为计数器COUNT的清零信号,利用DriveJl的上升沿作为计数器COUNT的触发信号, 经过若干个周期的计数,若CS端口过压信号CS_Fault_L仍为低电平,则计数器COUNT生成高 电平信号,将计数器COUNT生成的高电平信号经过非门后生成低电平的CS端口持续过压保 护信号CS_0SP_L;
[0013] 逻辑和驱动输出生成低电平有效的功率管栅极驱动信号GATE:将低电平的CS端口 持续过压保护信号CS_0SP_L和初始化信号ENP_1 V,分别传输到RS触发器的复位R端和置位S 端,生成低电平的错误信号Fault_L,将此信号与过流保护信号CS_0CP_L经过与非门和非门 的处理后,生成低电平的低压驱动信号DriVe_H,再将此信号通过驱动Driver,输出功率管 栅极驱动信号GATE为低电平,关断功率管。
[0014] 本实用新型解决上述第二个技术问题的技术方案是:一种输出短路保护电路,包 括;控制器的CS端、控制器的GATE端、过压比较单元、持续比较单元和驱动输出单元
[0015] 所述的过压比较单元,用于检测控制器的电流检测CS端电压,并将预处理后的CS 端电压与控制器内部设定的CS端过压阈值Vr ef_0SP进行比较,当CS端电压超过CS过压阈值 Vref _0SP时,生成低电平信号输出;
[0016] 所述的持续比较单元,用于接收过压比较器输出的低电平信号,对低电平信号在 设定时长内进行连续比较,当低电平信号的持续时长达到设定时长时,将低电平信号输出 给驱动输出单元;
[0017]所述的驱动输出单元,用于接收持续比较单元输出的低电平信号,并将其转化为 驱动控制信号输出,用以控制功率管的关断。
[0018] 优选地,所述的过压比较单元包括CS过压比较器CMP_0SP,电阻R、电容C、N沟道MOS 管丽、非门INV及与非门NAND。所述的CS过压比较器CMP_0SP的正相输入端与内部比较基准 Vref_0SP相连,所述控制器的CS端与电阻R的一端相连,电阻R的另一端与电容C的正极板、N 沟道MOS管丽的漏极以及所述的CS过压比较器CMP_0SP的负相输入端相连,所述的电容C的 负极板接地VSS,所述的N沟道MOS管MN的衬底与源极相连,并接地VSS,所述的N沟道MOS管MN 的栅极与所述的非门INV的输出端相连,所述的非门INV的输入端与所述的与非门NAND的输 出端相连,所述的与非门NAND的第一输入端与控制器内部的低压驱动反馈信号Feedba Ck_L 相连,所述的与非门NAND的第二输入端与控制器内部的低压驱动信号DriveJl相连。所述的 CS过压比较器CMP_0SP的输出端口为CS端口过压信号CS_Fault_L。
[0019] 优选地,所述的持续比较单元为计时单元,包括第一非门、D触发器、第一与非门、 第二非门、第三非门、计数器和第四非门。所述的第一非门的输入端与所述的过压比较单元 的输出端CS端口过压信号CS_Fault_l4t号相连,所述的第一非门的输出端与所述的D触发 器的数据输入端D相连,所述的D触发器的触发输入端与控制器内部的DriveJl信号相连,所 述的D触发器的清零端与控制器内部低压初始化信号ENP_lv相连,所述的D触发器的输出端 Q与所述的第一与非门的第一输入端相连,所述的第一与非门的第二输入端与低压初始化 信号ENP_lv相连,所述的第一与非门的输出端与所述的第二非门的输入端相连,所述的第 二非门的输出端与所述的计数器的清零端口 CLR相连,所述的计数器的触发输入端与第三 非门的输出端相连,所述的第三非门的输入端与控制器内部的低压驱动信号DriveJl相连, 所述的计数器的输出端与所述的第四非门的输入端相连,所述的第四非门的输出端作为持 续比较单元的输出端口。
[0020] 优选地,所述的驱动输出单元包括RS触发器、第二与非门、第五非门和驱动Driver 单元,所述的RS触发器的触发端口 S与低压初始化信号ENP_lv相连,所述的RS触发器的触发 端口 R与所述的持续比较单元的输出端口相连,所述的RS触发器的输出端口 Q与所述的第二 与非门的第二输入端相连,所述的第二与非门的第一输入端与控制器内部的每周期过流保 护信号CS_0CP_l4t号相连,所述的第二与非门的输出端与所述的第五非门的输入端相连, 所述的第五非门的输出端与驱动Driver单元的输入端相连,所述的驱动Driver单元的输出 端与所述控制器的功率管栅极驱动信号GATE端相连。
[0021] 与现有技术相比,本实用新型具有以下有益效果:
[0022] 本实用新型巧妙地利用了持续比较单元,接收过压比较器输出的低电平信号,对 低电平信号在设定时长内进行连续比较,当低电平信号的持续时长达到设定时长时将低电 平信号输出给驱动输出单元,进而关断功率管。本实用新型既可以滤除噪声干扰,避免其使 控制器误关断,抗干扰能力强,可靠性高,又可以保证在计时时间内,功率管和副边二极管 所承受的电流应力不足够使之损坏,可以应用在大功率开关电源中。
【附图说明】
[0023] 图1为现有常用的副边反馈控制的反激式开关电源;
[0024] 图2为本实用新型第一实施例的电路图;
[0025] 图3为本实用新型第二实施例的电路图。
【具体实施方式】
[0026] 为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施 例,对本实用新型进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实 用新型,并不用于限定本实用新型。
[0027] 实施例一
[0028]如图2所示,为本实用新型实施例一的电路原理图,一种输出短路保护电路,包括: 过压比较单元101、持续比较单元102、驱动输出单元103。其中,持续比较单元102为计时单 J L 〇
[0029] 过压比较单元101包括:CS过压比较器CMP_0SP101,电阻RlOl、电容ClOUN沟道MOS 管丽101、非门INVlOl及与非门NAND10UCS过压比较器CMP_0SP101的正相输入端与控制器 内部比较基准Vref_0SP相连,控制器的电流检测引脚即CS端与电阻RlOl的一端相连,电阻 RlOl的另一端与电容ClOl的正极板、N沟道MOS管MNl 01的漏极以及CS过压比较器CMP_ 0SP101的负相输入端相连,电容ClOl的负极板接地VSS,N沟道MOS管MNlOl的衬底与源极相 连,并接地VSS,N沟道MOS管MNlOl的栅极与非门INVlOl的输出端相连,非门INVlOl的输入端 与非门NAND101的输出端相连,与非门NAND101的第一输入端与控制器内部的低压驱动反馈 信号Feedba Ck_L相连,与非门NAND101的第二输入端与控制器内部的低压驱动信号DriveJl 相连。CS过压比较器CMP_0SP101的输出端作为过压比较单元101的输出CS端口过压信号CS_ Fault_L〇
[0030] 持续比较单元102包括:非门INV102、D触发器DFFlOl、非门INV103、与非门 NAND102、非门INV104、计数器⑶UNTlOl和非门INV105。非门INV102的输入端与过压比较单 元101的输出端CS端□过压信号CS_Fault_L,非门INV102的输出端与D触发器DFFlOl的数据 输入端D相连,D触发器DFFlOl的触发输入端与控制器内部的低压驱动信号Drive_H相连,D 触发器DFFlOl的清零端与控制器内部低压初始化信号ENP_lv相连,D触发器DFFlOl的输出 端Q与与非门NAND102的第一输入端相连,与非门NAND102的第二输入端与低压初始化信号 ENP_lv相连,与非门NAND102的输出端与非门INV103的输入端相连,非门INV103的输出端与 计数器COUNT 101的清零端口 CLR相连,计数器⑶UNT101的触发输入端与非门INVl 04的输出 端相连,非门INV104的输入端与控制器内部的低压驱动信号DriveJl相连,计数器C0UNT101 的输出端与非门INV105的输入端相连,非门INV105的输出端作为持续比较单元102的输出 CS端口持续过压保护信号CS_OSP_L。
[0031] 驱动输出单元103包括:RS触发器RS101、与非门NAND103、非门INV106和驱动单元 DriverlOl AS触发器RSlOl的置位输入端S与低压初始化信号ENP_lv相连,RS触发器RSlOl 的复位输入端R与持续比较单元102的输出CS端口持续过压保护信号CS_0SP_L相连,RS触发 器RSlOl的输出端Q与与非门NAND103的第一输入端相连,与非门NAND103的第二输入端与内 部过流保护信号CS_0CP_L相连,与非门NAND103的输出端与非门INV106的输入端相连,非门 INV106的输出端与驱动单元DriverlOl的输入端相连,驱动单元DriverlOl的输出端作为驱 动输出单元103的输出功率管栅极驱动信号GATE。
[0032]本实施例的基本工作原理:如图2所示,一旦输出发生短路,控制器的CS端电压会 很快上升,当控制器的CS端电压经过RC滤波以及由控制器内部的低压驱动反馈信号 Feedback_UP控制器内部的低压驱动信号DriveJl信号同为高电平的时间构成的滤除开关 管导通瞬间由电容及整流管反向恢复时间产生的电流尖峰电路预处理后,若超过控制器的 内部基准电压Vref_0SP时,经过过压比较单元101后,输出CS端口过压信号CS_Fault_L为低 电平,将低电平的〇5_? &111〖_14言号经过非门生成高电平作为D触发器DFFlOl的数据输入端, 在每个DriveJl下降沿,通过D触发器DFFlOl的处理生成高电平,此高电平信号与控制器内 部低压初始化信号ENP_lv经过与非门NAND102和非门INV103的处理后生成高电平,传输到 计数器⑶UNT101的清零端CLR,计数器COUNT 101开始计时,经过若干个周期的计时(计时时 间的长短要保证功率管和副边整流二极管所承受的电流应力不超过其最大值)后,若经过 计数器COUNT 101的计时后,输出为高电平,则将此高电平信号经过非门INV105后,输出低 电平的CS端口持续过压保护信号CS_0SP_L,再将信号CS_0SP_L经过RS触发器RSlOl生成低 电平的错误信号Fault_L,由于在最小导通时间内,过流保护信号CS_Fault_L信号为高电 平,非有效低电平,则将Fault_L信号与此时高电平的05_? &111丨_14言号经过与非门NAND103 和非门INV106的处理后,生成低电平的低压驱动信号Dri Ve_H,再将此信号送到驱动 DriverlOl,经过驱动的处理,最终生成低电平的功率管栅极驱动信号GATE,将功率管关断。 [0033] 实施例二
[0034]如图3所示,与实施例一相比,区别在于持续比较单元202为计数单元,具体的,持 续比较单元202里的计数器C0UNT201是由三个级联的D触发器构成,过压比较单元201、驱动 输出单元203与实施例一相同,仅在单元数字编号改成201和203加以区分,这里不再赘述。 [0035] 计数器C0UNT201包括:D触发器DFF202、D触发器DFF203和D触发器DFF204,D触发器 DFF202、D触发器DFF203、D触发器DFF204的清零端CLR接在一起,D触发器DFF202的数据接收 端D与其输出端CU目连,D触发器DFF202的触发输入端作为计数器的输入端,用于与非门 INV204的输出端相连,以接入低压驱动信号Drive_H;D触发器DFF202的输出端Q与D触发器 DFF203的触发输入端相连,D触发器DFF203的数据接收端D与其输出端相连,D触发器 DFF203的输出端Q与D触发器DFF204的触发输入端相连,D触发器DFF204的数据接收端D与其 输出端§相连,D触发器DFF204的输出端Q作为计数器C0UNT201的输出。
[0036]本实施例与第一实施例相比,工作原理基本一致,区别在于:计数器C0UNT201采用 了三级D触发器级联的形式,是计数器C0UNT101的一种具体实现方式,当计数器C0UNT201连 续八个周期都检测到CS端口过压信号CS_Fault_IJ%低电平,则将生成的低电平的CS端口持 续过压保护信号05_05?_14言号送到驱动输出单元203生成功率管栅极驱动信号GATE为低电 平,关断功率管。
[0037]本实用新型的实施方式不限于此,按照本实用新型的上述内容,利用本领域的普 通技术知识和惯用手段,在不脱离本实用新型上述基本技术思想前提下,本实用新型还可 以做出其它多种形式的修改、替换或变更,均落在本实用新型权利保护范围之内。
【主权项】
1. 一种输出短路保护电路,包括过压比较单元,其特征在于:还包括预处理单元、持续 比较单元和驱动输出单元, 所述预处理单元,与过压比较单元连接,用于将控制器的CS端电压通过RC滤波和前沿 消隐处理后,滤除CS端电压上的干扰信号,以及滤除开关管导通瞬间的电流尖峰; 过压比较单元,与持续比较单元连接,用于检测控制器的电流检测CS端电压,并将CS端 电压与控制器内部设定的CS端过压阈值Vr ef _OSP进行比较,当CS端电压超过CS过压阈值 Vref_OSP时,生成低电平信号输出; 持续比较单元,与驱动输出单元连接,用于接收过压比较器输出的低电平信号,对低电 平信号在设定时长内进行连续比较,当低电平信号的持续时长达到设定时长时,将低电平 信号输出给驱动输出单元; 驱动输出单元,用于接收持续比较单元输出的低电平信号,并将其转化为驱动控制信 号输出,用以控制功率管的关断。2. 根据权利要求1所述的输出短路保护电路,其特征在于:所述持续比较单元,为计时 单元,通过对过压比较器输出的低电平信号进行设定时长的连续计数,当低电平信号的持 续计数时长达到设定时长时,将低电平信号输出给驱动输出单元。3. 根据权利要求2所述的输出短路保护电路,其特征在于:所述计时单元,包括第一非 门、第二非门、D触发器、与非门、第三非门、计数器和第四非门,第一非门的输入端与过压比 较单元的输出端相连,第一非门的输出端与D触发器的数据输入端D相连;D触发器的触发输 入端与控制器内部的低压驱动信号Drive_H相连,D触发器的清零端CLR与控制器内部低压 初始化信号ENP_lv相连,D触发器的输出端Q与所述的与非门的第一输入端相连,与非门的 第二输入端与低压初始化信号ENP_lv相连,与非门的输出端与第二非门的输入端相连,第 二非门的输出端与计数器的清零端口 CLR相连,计数器的触发输入端与第三非门的输出端 相连,第三非门的输入端与控制器内部的低压驱动信号Drive_H相连,计数器的输出端与第 四非门的输入端相连,第四非门的输出端作为计时单元的输出端。4. 根据权利要求3所述的输出短路保护电路,其特征在于:所述计时单元里的计数器, 是由三个级联的D触发器构成,即由D触发器DFF202、D触发器DFF203和D触发器DFF204构成, D触发器DFF202、D触发器DFF203、D触发器DFF204的清零端CLR接在一起,D触发器DFF202的 数据接收端D与其输出端§相连,D触发器DFF202的触发输入端作为计数器的输入端,用于与 非门INV204的输出端相连,以接入低压驱动信号Drive_H;D触发器DFF201的输出端Q与D触 发器DFF203的触发输入端相连,D触发器DFF203的数据接收端D与其输出端自相连,D触发器 DFF203的输出端Q与D触发器DFF204的触发输入端相连,D触发器DFF204的数据接收端D与其 输出端◎相连,D触发器DFF204的输出端Q作为计数器的输出。5. 根据权利要求1所述的输出短路保护电路,其特征在于:所述预处理单元,将控制器 的电流检测CS端口电压通过短时间的RC滤波,用于滤除CS端口电压上很短很小的尖峰干扰 信号,同时RC滤波还利用控制器内部的低压驱动反馈信号Feedba Ck_L和控制器内部的低压 驱动信号Drive_H同为高电平的时间,将CS端电压拉低,用以滤除开关管导通瞬间由其电容 及体二极管在反向恢复时间所产生的电流尖峰。6. 根据权利要求5所述的输出短路保护电路,其特征在于:所述过压比较单元的预处理 单元,包括电阻R、电容C、N沟道MOS管丽、逻辑非门INV及与非门NAND,电阻R的一端与控制器 的CS端相连,电阻R的另一端与电容C的正极板、N沟道MOS管MN的漏极以及过压比较器的负 相输入端相连;电容C的负极板接地;N沟道M0S管MN的衬底与源极相连,并接地;N沟道M0S管 MN的栅极与逻辑非门INV的输出端相连,逻辑非门INV的输入端与与非门NAND的输出端相 连,与非门NAND的第一输入端与控制器内部的低压驱动反馈信号Feedba Ck_L相连,与非门 NAND的第二输入端与控制器内部的低压驱动信号Drive_H相连。7.根据权利要求1所述的输出短路保护电路,其特征在于:所述驱动输出单元包括RS触 发器、第二与非门、第五非门和驱动单元,RS触发器的触发端S与低压初始化信号ENP_lv相 连,RS触发器的触发端R与持续比较单元的输出端相连,RS触发器的输出端Q与第二与非门 的第二输入端相连,第二与非门的第一输入端与控制器内部的每周期过流保护信号CS_ 〇CP_l4t号相连,第二与非门的输出端与第五非门的输入端相连,第五非门的输出端与驱动 单元的输入端相连,所述的驱动单元的输出端引出作为驱动输出单元的输出,用于与控制 器的栅极驱动电压GATE端相连。
【文档编号】H02M1/44GK205490119SQ201620102420
【公开日】2016年8月17日
【申请日】2016年1月30日
【发明人】赵志伟, 唐盛斌
【申请人】深圳南云微电子有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1