技术编号:10320583
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。随着科技的进步,芯片的复杂度及频率信号的频率均快速地增加。然而,当芯片内部信号无法与外部信号取得同步时,芯片可能无法正常运作。为解决此问题,已知做法是利用延迟锁相回路(Delay Locked Loop;DLL)或是锁相回路(Phase Locked Loop;PLL),用以达到信号的同步。由于延迟锁相回路的设计较为容易,并且具有较高的稳定性,因此,延迟锁相回路较常被使用。延迟锁相回路利用一数字方式或是一模拟方式控制一延迟线(delayline)上的所有延...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。