技术编号:17816985
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本申请要求于2017年11月27日提交的第2017-0159536号韩国专利申请的优先权和权益,所述韩国专利申请的公开内容通过引用以其整体并入本文。技术领域本公开涉及锁相环和延迟锁定环。背景技术锁相环(PLL)指的是使用参考信号与通过对输出信号进行分频然后反馈而获得的信号之间的相位差来控制输出信号的系统。PLL检测输出信号的分频结果与输入信号之间的相位差、将检测的相位差确定为误差并调整压控振荡器的输入电压,使得能够减小误差。以此方式,改变输出频率。当输入与输出的反馈之间的相位差变为0时,锁定相位...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。