技术编号:7179345
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种其用于改善集成电路中的构装密度(packing density)的制造方法,尤其涉及一种有利于空隙充填(gap-filling)与避免接触至栅极间的短路(contact-to-gate shorts)的制造方法。背景技术 间隙壁(spacer)为一种紧邻栅极侧面、并且在源极与漏极延伸区上方的结构。较佳的间隙壁为二氧化硅结构,可以选择的其它的材料,例如氮化硅(silicon nitride)、氮氧化硅(siliconoxynitride,SiO...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。