技术编号:9550895
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。锁相环(PLL)是很多电子电路的主要部分,并且在通信系统或电路中尤为重要。取决于特定的期望应用,PLL可以被以多种不同方式(即,完全模拟的实施方式、完全数字的实施方式、和/或软件实施方式)实现。另外,两个或者更多个PLL在各种应用的实施方式中可以被耦合在一起。例如,在倍频电路中,两个或者更多个PLL可以被耦合以提供期望频率。PLL可以被进一步细分为基于分频器的数字PLL (DPLL)架构或无分频器的DPLL架构两种主要架构。基于分频器的DPLL采用其比率可...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。