VerilogHDL,Verilog HDL
VerilogHDL languageVerilogHDL语言
1.The UART core function is described using VerilogHDL language and optimized in the RTL code.该UART核采用VerilogHDL语言描述其功能,对RTL级实现优化,解决了多时钟、亚稳态和毛刺等问题。
3)Verilog HDLVerilogHDL语言
4)verilogHDL simulationverilogHDL仿真
5)VerilogHDL codeVerilogHDL代码
6)VerilogHDL hardware description languageVerilogHDL硬件描述语言
延伸阅读

BASIC语言(见程序设计语言)BASIC语言(见程序设计语言)BASIC　　吕AS{CBASICyLJy〔1下〕语言(BASIC)见程序设计语言。