1)decoder[英][,di:'k??d?(r)][美]['di'kod?]译码器
1.Design of the decoder of BCH(31,21) code based on FPGA;基于FPGA的BCH(31,21)码译码器的设计
2.Development of decoder-testing instrument;译码器测试仪的研制与应用
3.Turbo codes decoder based on MAX-Log-MAP algorithm and DSP chip;基于MAX-Log-MAP算法和DSP芯片的Turbo译码器
英文短句/例句
1.Christmas tree type decoder“圣诞树”型译码器
2.FPGA Implementation of SOVA-Based Turbo Decoder;Turbo码SOVA译码器FPGA实现
3.Design and implementation of a high-throughput decoder for multi-rate LDPC code多码率LDPC码高速译码器的设计与实现
4.Optimized Decoder Design and Implement for High Rate LDPC Codes高码率LDPC码译码器的优化设计与实现
5.The Signal Generator and Encoder of Bark Code Based on CPLD;基于CPLD的巴克码信号发生器与译码器
6.digital decoder数字译码器 -集成电路的
7.The Study and Implementation of Viterbi Decoder in IEEE802.11a;IEEE802.11a Viterbi译码器设计研究
8.High-Speed Viterbi Decoder on FPGA;高速Viterbi译码器的FPGA实现
9.Low Power Design for Viterbi Decoder;Viterbi译码器的低功耗设计
10.FPGA Design of A Viterbi Decoder;Viterbi译码器的FPGA设计
11.Implementation of FPGA for RS(255,247) DecoderRS(255,247)译码器的FPGA实现
12.Hanming Encoder and Hanming Decoder Based on VHDL Language Design;基于VHDL语言的汉明码编码器和译码器的设计
13.SECO (Self-regulating Error-Correcting Coderdecoder)自调误差修正编码-译码器
14.Research on Encoder and Decoder of Turbo Codes and Its Implementation with FPGA;Turbo码编译码器的研究及其FPGA实现
15.The Implementation of Turbo Coding and Decoding System Based on DSP;基于DSP的Turbo码编译码器的实现
16.FPGA Decoder Implementation for Quasi-Cyclic Low-Density Parity-Check Codes;准循环低密度校验码译码器的FPGA实现
17.Design and FPGA Implementation of Turbo Decoder;Turbo码译码器设计及其FPGA实现
18.Principles of the Codec for LDPC Codes and Its Hardware Implementation;LDPC码编译码器的原理及其硬件实现
相关短句/例句
encoder[in'k?ud?]译码器
1.Implementation of Viterbi encoder based on VHDL;基于VHDL的Viterbi译码器的实现
2.Design and simulation on encoder by making use of Protel DXP software;用Protel DXP进行译码器的设计和仿真
3.The paper introduces the coder and encoder of G.729协议编码器、译码器原理及应用,并讨论了此协议降低编码速率的几个关键技术。
3)decoders译码器
4)decipherer译码器;译码员
5)deciphering machine译码器，译码机
6)LDPC code decoderLDPC码译码器
延伸阅读
译码器译码器decoder ylmoq!译码器(decoder)将每一个输人代码转换为另一个对应的输出代码，即完成翻译代码工作的组合逻辑电路。它常用在数字显示电路中。 图1是一个2线一4线译码器的逻辑图，AIA。是输人代码，Y3、YZ、Yl、Y。是输出代码。由表1可见，当A:、A。为任一代码时，Y3、YZ、Y卜Y。均给出一个对应的代码。而且，由于每个输出代码中仅有一位是1，因而可以分别用每根线的输出1状态作为一个输人代码的译码输出。 图12线一4线译码器的逻辑图 图1中的S端是附加控制端，S一1时译码器工作，S一。时译码器被禁止工作，每个输出端都停留在逻辑。状态。如果把S作为数据输人端，A:、A0作为地址输人端，则此电路又是一个多路分配器。 表1图i电路的功能表┌───┬──────┐│AIA。 │Y3 YZ YIY。 │├───┼──────┤│00 │0 0 01 │├───┼──────┤│01 │0 0 10 │├───┼──────┤│1O │0 1 00 │├───┼──────┤│11 │1 0 00 │└───┴──────┘ 在有些译码器中，每个输出代码中可能不止一位是1，常见的七段字形译码器就是一例。图2是七段字形译码器的符号，表2是它的功能表。从表2中可以看到，输人代码A3A:AIA。的。。。。一1001状态分别表示十进制数的O一9，输出代码的a、b、e、d、e、f、g分别控制着七段字符显示器(见图3)的一段。例如当A。AZAIA。=o一01(表示十进制的5)时，输出代码abedefg=10一2011，即a、C、d、f、g为1，于是对应的各段被点亮，在显示器上显示出5的字形。
