专利名称：一种大爬距低局放变压器瓷套用半导体釉及其施釉工艺的制作方法
技术领域：
本发明涉及一种适用于低局放、大爬距变压器瓷套用半导体釉，可以解决变压器用瓷套表面绝缘电阻值偏大，降低变压器使用中局部电放指数，提高防污闪能力等。
背景技术：
绝缘子半导体釉是一种半导体晶体相高度分散，形成了半导体晶相构筑载流于运动通道的釉玻璃，半导体已不再是单纯的玻璃物质了，可视为半导体晶粒和绝缘的基质玻璃组成的一种特殊的微晶玻璃，它的半导体晶粒和绝缘的基质玻璃组成的一种特殊的微晶玻璃，它的半导电性能至关重要，表现为半导体晶相的高度分散性，晶性在釉中应当占到一定的体积分数，有效地建立起载流顺利通过的通道。传统的半导体釉只要达到国家规定标准就行，有的导电电阻很高或已绝缘。且表面粗糙无光等不利因素。随着国内外电力，电站及电瓷的快速发展，同时对电瓷绝缘子的各项性能要求的提高，其传统式的半导体釉已远远达不到客户的要求。实际运行中的新型半导体釉绝缘子的表面温度比普通绝缘子釉面温度高1-5°C，可有效地阻止浓雾或相对湿度较大气候条件下的污层的吸潮，防止高导电的薄层液膜的形成，达到防污闪的目的，它的污闪电压可提高好几倍。在新型半导体釉的表面有适度的泄漏电流通过，改善了绝缘子表面电压分布不均勻性，电压在整个绝缘子串的分布也将接近平均分布水平，这也是新型半导体釉具备防污能力的一个重要原因。新型半导体釉改善电场分布的作用大大地缓和了绝缘子的局部电场集中，消除了电场集中造成的局部放电。电瓷绝缘子处于污秽严重的环境中工作，表面脏污的绝缘子在潮湿的沿面放电已不再是单纯的空气介质的击穿，污秽物中的高电导率的电能质被润湿后，形成一层薄薄的导电薄膜，使绝缘子的表面电阻急剧下降，泄漏电流则迅速上升，泄漏电流的焦耳热加热污层形成了烘干带，使大部份的电压施加在烘干的绝缘子上，高电压引发表面气体电离和促使电弧发展，电弧向前推进的过程中经历着反复的熄灭和重燃，如果部份电压足够的高，就会引起污闪，污闪发生时，由于绝缘子长时间在大电流的作用下，有可能因热电离而形成许多的裂纹，且瓷体上会出现贯穿的裂纹，绝缘子就将永久地击穿。变压器瓷套管在法兰盘附近的电场分布极不均勻，电场有较强的垂直分量，容易产生沿面放电，而沿面放电中的滑闪放电有热电离作用，对绝缘子损害极大，为此，在此处施加一层半导体釉，以减少电阻，均衡电场。但影响半导体釉表面电阻的因素很多，料方的组成，烧成温度，釉层厚度等等。釉的表面电阻随烧成温度上升而急剧下降，釉层厚度与施釉方式相关，釉层厚度增加，表面电阻随之较快地下降，半导体的导电性能主要取决于釉中半导体晶相的导电特性，基础釉的组成对其也有很大的影响，半导体晶相较高时，釉表面的光泽与釉的化学稳定性变差，釉表面灰暗无光泽，有粗糙感，由于晶相较多，通常热膨胀系数也较高，难以配制压缩釉，不能很好的与瓷体匹配，是半导体釉材料研制的关键。
发明内容
本发明目的就是提供一种克服以上缺陷和传统形成的不良因素，而且能提高机械强度，延长使用寿命的半导体釉及其施釉工艺。在研制新型半导体釉同时考虑它的各项性能，表面电阻要小于IO7欧，而一般的普通釉为IO12-IOw欧，有较高的局放防污闪能力，还应有较强的耐电化学腐蚀能力，抗老化能力，同时考虑电阻对烧成的温度气氛的影响，对釉表面的光洁度的影响，还不能对瓷体的机械强度和热稳定性有不良影响，同时具备良好的工艺及操作适应性。本发明的技术方案是通过以下途径实现的，它是将几种半导体金属氧化物按一定的比例加入到基础釉中，具体为，TiO2 3-5%, Fe2O3 18-20%, Cr2O3 2-4%的配方。本发明的施釉工艺为本发明采用一套浸釉-抹釉-喷釉-喷砂-喷釉-烧成的施釉工艺，具体为第一步，浸釉，首先是在普通釉中浸釉，时间3-10秒之间；第二步，抹釉和喷釉，先抹去中间的普通釉，再喷上一层半导体釉，半导体釉与普通釉接口及其膨胀系数相匹配；第三步，喷砂和喷釉，在法兰盘处喷砂时，用排笔涂上已配好的半导体釉和胶水，胶水按釉胶比是5-7 3-5进行配制，最后覆盖一层薄半导体釉，釉层总厚度控制在 0. 24-0. 32mm之间；第四步，烧成，烧成工序中窑压采用正压操作，为10 25 ，热气流射程为200 300mm，焰性在烧成后期采用中性焰或弱还原焰，后期气氛中一氧化碳相对浓度的变化从缓慢地降低0。本发明改善釉的导电性能，改良釉的熔融性质，降低热膨胀系数并与普通釉相匹配，达到提高机械强度的目的，同时釉面光洁，具有抗老化能力，使用寿命长等特点。
具体实施例方式下面详细描述本发明的具体实施方式
。本发明是将几种半导体金属氧化物按一定的比例加入到基础釉中，具体为=TiO2 3-5%, Fe2O3 18-20%, Cr2O3 2-4%的配方。本发明的施釉工艺为本发明采用一套浸釉-抹釉-喷釉-喷砂-喷釉-烧成的施釉工艺，具体为第一步，浸釉，首先是在普通釉中浸釉，时间3-10秒之间；第二步，抹釉和喷釉，先抹去中间的普通釉，再喷上一层半导体釉，半导体釉与普通釉接口及其膨胀系数相匹配；第三步，喷砂和喷釉，在法兰盘处喷砂时，用排笔涂上已配好的半导体釉和胶水，胶水按釉胶比是5-7 3-5进行配制，最后覆盖一层薄半导体釉，釉层总厚度控制在 0. 24-0. 32mm之间；第四步，烧成，烧成工序中窑压采用正压操作，为10 25 ，热气流射程为200 300mm，焰性在烧成后期采用中性焰或弱还原焰，后期气氛中一氧化碳相对浓度的变化从缓慢地降低0。施釉能否达到设计要求，取决于以下几点其一，取决于优质的原材料及其含量必须在厂订标准以内，所进原料中TiO2含量不低于65-75%、Fe2O3含量不低于98%、Cr2O3含量不低于98%，然后按一定的比例的原材料进行配制，达到配方设计要求。半导体釉的设计还要考虑到半导体釉与普通釉接口及其膨胀系数的匹配。其二，取决于它的施釉工艺。由于新型半导体釉有改善电场分布的特点，一般是在绝缘子法兰盘到第一伞表面施半导体釉。要想将半导体釉与普通釉在接口处形成很好的接缝且不影响外观和瓷质强度，必须采用一套浸釉-抹釉-喷釉-喷砂-喷釉-烧成的施釉工艺。由于产品表面都是普通釉加半导体釉，所以它的施釉工艺首先是在普通釉中浸釉，时间3-10秒之间，然后抹去中间的普通釉，再喷上一层半导体釉，在法兰盘处喷砂时，用排笔涂上已配好的半导体釉和胶水，胶水是按釉胶比是5-7 3-5进行配制。最后覆盖一层薄半导体釉。釉层总厚度控制在0. M-0. 32mm之间。釉层的厚度直接影响到电阻率，从而可有效地改善釉的表面电阻，使之达到设计要求。同时又改善釉的耐腐能力和耐电弧性能， 能使釉在电弧作用时，不易受损伤，化学性质稳定。 其三，新型半导体釉除了在配方方面进行合理的匹配。针对其对气氛敏感的特质， 采取在烧成后期采取适当的中性焰进行烧成，因为釉中狗203必须在还原气氛下烧成，而 TiO2则适合在氧化气氛下烧成，控制好烧成气氛中的焰性和窑压对减少其表面电阻分散性十分有利，所以烧成的后期控制十分重要。我们在制定烧成工艺时对窑压采用正压操作，根据窑炉结构不同(高矮)，定为10 25 ，用手探试下层观察孔，热气流射程不大于200 300mm。焰性方面在烧成后期尽可能做到中性焰或弱还原焰，后期气氛中一氧化碳相对浓度的变化是从缓慢地降低到0。观察孔只有热气流射出，白天不许见到火焰，晚间有微红焰射出；观其烧咀，应是一团白炽耀眼的火球。控制好窑压，减少烧成气氛，窑温差异对表面电阻产生的影响。
权利要求
1.一种大爬距低局放变压器瓷套用半导体釉，其特征在于，它是将几种金属氧化物按一定的比例加入到基础釉中，具体为TiA 3-5%, Fe2O3 18-20%、Cr2032-4%。
2.一种实现权利要求1所述的一种大爬距低局放变压器瓷套用半导体釉的施釉工艺， 其特征在于，它采用浸釉-抹釉-喷釉-喷砂-喷釉-烧成的施釉工艺，具体为第一步，浸釉，首先是在普通釉中浸釉，时间3-10秒之间；第二步，抹釉和喷釉，先抹去中间的普通釉，再喷上一层半导体釉，半导体釉与普通釉接口及其膨胀系数相匹配；第三步，喷砂和喷釉，在法兰盘处喷砂时，用排笔涂上已配好的半导体釉和胶水， 胶水按釉胶比是5-7 3-5进行配制，最后覆盖一层薄半导体釉，釉层总厚度控制在 0. 24-0. 32mm 之间；第四步，烧成，烧成工序中窑压采用正压操作，窑压为10 25Pa，热气流射程为200 300mm，焰性在烧成后期采用中性焰或弱还原焰，后期气氛中一氧化碳相对浓度的变化从缓慢地降低0。
全文摘要
本发明涉及一种适用于低局放、大爬距变压器瓷套用半导体釉，可以解决变压器用瓷套表面绝缘电阻值偏大，降低变压器使用中局部电放指数，提高防污闪能力等。它是将几种半导体金属氧化物按一定的比例加入到基础釉中，具体为，TiO2 3-5％、Fe2O3 18-20％、Cr2O3 2-4％的配方。本发明的施釉工艺为浸釉-抹釉-喷釉-喷砂-喷釉-烧成的施釉工艺。本发明改善釉的导电性能，改良釉的熔融性质，降低热膨胀系数并与普通釉相匹配，达到提高机械强度的目的，同时釉面光洁，具有抗老化能力，使用寿命长等特点。
文档编号C04B41/86GK102531705SQ20111045597
公开日2012年7月4日 申请日期2011年12月31日 优先权日2011年12月31日
发明者吴亚如, 唐献文 申请人:殷杨合