专利名称：用于生成一个伪随机数的设备及与之相关的方法
总的来说，本发明有关编码一个信息信号，诸如，编码在一个蜂窝电信系统工作期间生成的一个上行线路或下行线路信号。具体地，本发明有关用来生成一个伪随机数的设备和相关的方法。
本发明的一个实例在工作期间生成的一个伪随机数被用于形成一个加密信号。而该加密信号本质上与用来生成该伪随机数的输入信号的组合是不相关的，所以，非授权用户很难通过密码分析对该加密信号解码。
这样，就能较好地保证通信的保密性，所以，只有授权用户才能对加密信号解密。由于响应于加给伪随机数发生器的输入信号而生成的输出信号间相关性很低，所以，对该输出信号不容易作密码分析。
在本发明的一个实施例中，一个IIR(无限脉冲响应)滤波器被连接在一个累加合并器的反馈回路中。IIR生成的信号与线性反馈移位寄存器生成的序列相合并。该组合信号生成一个伪随机数，它与输入序列大体上是不相关的。以这种方式生成的伪随机数被用于对一个信息信号加密，非授权用户很难通过密码分析技术对该加密信号解密。
一个通信系统最少是由通过一个通信信道互连的一个发射机和一个接收机组成的。发射机至少形成一个发送站的一部分，接收机至少形成一个接收站的一部分。发射机向接收机传送的信息首先被调制以形成通信信号。发送站生成并发射的通信信号是在通信信道上发射的，以便被接收站接收。一旦在接收站接收到发送站传送的通信信号，则恢复该信号中包含的信息。在一个数字通信系统中，要被传送给接收站的信息被数字化。然后，该数字化信息被用于形成通信信号。
无线通信系统是这样一类通信系统，其中，通信信道是由定义在电磁频谱的一部分上的无线电信道形成的。由于在一个发送站和一个接收站之间不需要一个固定的连接来形成通信信道，所以在无法实现发送站和接收站间的一个固定连接时，也可能进行通信。不过，无线信道的性质本来就是公开的。也就是说，任何调谐到该无线信道上的接收站都可检测到在该无线通信信道上发射的通信信号。例如，一个未授权用户可以将一个无线接收机调谐到在其上传输通信信号的无线信道的频率上，从而接收该通信信号。
由于无线通信信道的公开性，很难保证无线通信系统中的通信保密性。为提高这种通信系统中通信的保密性，利用密码技术形成编码，或加密信号，在其它通信系统中，也使用这种密码技术来保证发送和接收站间更好的通信保密性。
一个数字信息信号更适合于被编码或加密。一个数字信息信号是由比特序列形成的，该比特序列在数字通信系统工作期间被调制和传送。数字信息信号的按位特性使其更适合于被编码和加密。如果需要，可以在发送站对形成一个数字信息信号的每个比特位进行编码。从而形成一个编码通信信号，它可以在无线通信信道上被发送给接收站。将无线接收机调谐到编码通信信号在其上发射的无线信道上的未授权用户，由于不知道生成编码信号的编码技术，所以无法对接收到信号解码。只有能够对编码信号解码的接收站，才能恢复在该通信信道上传输的编码信号的信息内容。
可以使用不同的方法对一个数字信息信号编码或加密。例如，用在一个蜂窝通信中的一个典型的编码方案使用这样一个加密过程，通过将构成一个信息信号的位与伪随机序列发生器所生成的伪随机序列进行组合，来对该位编码，伪随机信号发生器连同密钥一起，是切实可行的，在一个对称加密技术中，该密钥对于发送站和授权接收站来说，都是已知的。在授权接收站中，该密钥用来对所接收的编码信号解码，从而恢复被发送信号中的信息内容。
U.S.专利第4，797，922号提出了一个求和发生器，它生成一个伪随机序列。这种伪随机序列被用在数据加密中。不过这种编码信号易被解密，至少在加给它的驱动输入是线性反馈移位寄存器(LFSRs)生成的线性反馈序列时易被解密。所述设备生成的输出序列呈现出与LFSRs提供的输入符号的线性组合的相关性。例如，当提供四个随机比特流时，相关系数的值是5/24。由于相关，所以通过对足够长的输出符号流的观察，可以恢复LFSRs的本来未知的初始状态。通过这种观察，未授权用户也可成功地恢复被发送信号的信息内容。从而泄露通信的保密性。
一种用来降低这种常规设备表现出的相关性的方法，可以更好地保证编码信号不被未授权用户解码。
根据与编码信号的生成有关的背景信息，得出本发明的显著改善。
本发明提供了一种用来生成一个伪随机数的设备及相关方法。该伪随机数用于，例如，加密一个信息信号。伪随机数是以这样一种方式生成的，在这种方式下，加密信号与用来生成该伪随机数的输入信号的组合是不相关的，从而降低了加密信号被解密的敏感性。
使用本发明实例对一个信息信号加密，提高了发送站和接收站间通信保密性的把握。由于利用在本发明实例工作期间生成的伪随机数所形成的一个加密信号表现出与用来生成该伪随机数的输入信号很小的相关性，所以，不容易成功地对加密信号解密。所以，可以在公开，或非保密的通信信道上生成加密信号，而不必过多地考虑未授权用户是否会恢复加密通信信号中的信息内容。
按本发明的一个方面，连接一个求和组合器来接收LFSRs生成的LFSR(线性反馈移位寄存器)序列。一个IIR(无限冲激响应)滤波器被连接在该求和组合器的反馈关系中。IIR滤波器生成的值与LFSR序列组合在一起以生成一个伪随机数。该伪随机数与该LFSR序列是不相关的。并且，当利用该伪随机数对一个信息信号加密以形成一个加密信号时，相应地，以此形成的加密信号与LFSR序列相关性很小。当只能得到加密信号的片断时，由于加密信号和LFSR序列间相关程度很低，所以降低了对加密信号成功解密的可能性。
由IIR提供，并由求和组合器将其与LFSR序列进行组合的值，提高了伪随机序列的复杂度。复杂度的提高降低了由此生成的伪随机数和LFSR序列间的相关性。当该伪随机数被用于加密一个信息信号时，由于使用IIR滤波器生成的值而给伪随机数带来的附加复杂度，使得接收该信号的未授权用户更难对该加密信号解密。
在本发明的一个实例的实现中，IIR滤波器是由一些部分形成的，以允许输出符号块的并行产生。这种符号连同LFSR序列的位一起，被求和组合器用来生成一个伪随机数。
于是，在这些和其它方面，一个伪随机数发生器，和一个相关的方法，生成一个伪随机数。连接一个求和组合器，以并行接收多个LFSR(线性反馈移位寄存器)序列。求和组合器对LFSR序列进行组合，并生成部分来讲，对该LFSR序列的组合敏感的伪随机数。一个无限冲激响应滤波器被连接在求和组合器的反馈回路中。无限冲激响应滤波器生成冲激响应值，供求和组合器使用。求和组合器又将该冲激响应值与LFSR序列的组合进行组合。并且，求和组合器生成的伪随机数又对该冲激响应值敏感。
通过附图，及对本发明推荐实例的详细描述，以及附加权利要求，给出了本发明的一个更完整的应用以及本发明范围。附图为
图1举例说明了本发明的一个实例中的伪随机数发生器的一个功能框图。
图2举例说明了图1中所示的伪随机数发生器的功能框图，这里，详细说明了求和组合器的一个典型实现，该求和组合器构成该伪随机数发生器的一部分。
图3举例说明了无限冲激响应滤波器的一个功能框图，它构成图1和图2所示的伪随机数发生器的一部分。
图4举例说明了本发明的另一实例的伪随机数发生器的一些组成部分的功能框图。
图5举例说明了一个无限冲激响应滤波器的示例实现，该滤波器形成图4所示伪随机数发生器的一部分。
图6举例说明了一个方法流程图，列出了本发明的一个实例生成一个伪随机数的方法步骤。
首先参看图1，一个伪随机数发生器，表示为10，可用来生成一个伪随机数。应参照一个典型实例来描述该伪随机数发生器10，在该实例中，该伪随机数被用于生成一个加密信号。不过，该发生器也可用于其它使用伪随机数的场合。
发生器10生成的伪随机数与生成它所用的输入信号的组合基本上是不相关的。从而，未授权用户通过密码分析技术对该伪随机数，或由此形成的一个加密信号解码是很困难的。
伪随机数发生器10包括一个求和组合器12它接收多个周期序列，这里是在n个线路14上。在示例实例中，在线路14上加给求和组合器12的周期序列是由LFSR(线性反馈移位寄存器)序列形成的，此处，由标记Xit到Xn，t代表。
求和组合器12将在线路14上提供给它的序列的各位进行组合，在线路16上生成组合序列Z。
伪随机数发生器10还包含一个逻辑电路，此处为一个IIR(无限冲激响应)滤波器18，它连接在求和组合器12的一个反馈连接中。求和组合器12生成的和序列的一部分形成一个反馈序列，通过线路22送给IIR滤波器18。图中，反馈序列由St+1代表。并且，滤波器18生成一个序列，由线路24上的Ct标记，它连接到求和组合器12的一个输入端。
在线路24上提供给求和组合器的序列，与在线路14上提供过来的LFSR序列一起，组合在由组合器12成生的顺续序列。该序列生成在线路16上产生的伪随机数。由于在线路24上提供给求和组合器12的反馈序列，是在线路14上提供给组合器12的LFSR序列的组合的一部分的复线性组合，所以，在线路16上生成的伪随机数是输入序列的一个复线性组合。所以，由发生器10生成的伪随机数不易进行密码分析。并且，当该伪随机数与数字数据组合以生成一个加密信号时，该加密信号也不易进行密码分析。在使用这种加密信号的一个无线，例如，蜂窝，通信系统中，可以更好地保证通信安全性。
图2也举例说明了伪随机数发生器10。发生器10也包括一个求和组合器12和一个通过线路22和24连接到求和组合器的反馈回路中的一个IIR滤波器18。此处，LFSRs32连接在线路14中。LFSRs32包含，或生成伪随机序列，该序列被提供给求和组合器以便被组合起来。
更具体地，在线路14上生成的LFSR序列被连接到一个加法电路36的输入端。加法电路36形成求和组合器12的一部分。加法电路36对提供给它的序列求和，并在线路38上生成一个合成数字序列。线路38被连接到一个分频电路44的输入端。该分频电路对在线路38上生成并提供给它的复合数字信号进行划分。线路22被连接到分频电路44上，以提供到IIR滤波器18的反馈序列。并且，分频电路44生成的分频序列形成在线路11上生成的伪随机数。图中还举例说明了一个组合器电路46，它将一个伪随机数与一个数字数据序列进行组合，以生成线路52上的一个加密数字序列，此处，该数字数据序列是通过线路48提供给组合器电路46的。
形成图2所示伪随机数发生器的一部分的求和组合器12的示例实例，对应于U.S.专利第4，797，922中详细介绍的一个组合设备。在该专利中，还详细介绍了该设备的操作细节，在此引用收作参考。
由于IIR滤波器18在线路24上生成的反馈序列是输入符号的一个复线性组合，该输入符号由加法电路36相加并由分频电路12分频，该分频序列是由分频电路44生成的，并形成线路11上生成的伪随机数，它不易进行密码分析。
图3举例说明了形成伪随机数发生器10的一部分的一个示例IIR滤波器18。所示滤波器是一个二阶滤波器。在其它实例中，该滤波器是其它阶的。即，该IIR滤波器18可以是任意n阶的。
同样，所示滤波器被连接到线路22和24上，以分别用来接收序列St+1和生成序列Ct。线路22被连接到一个求和单元62的第一输入端。构成反馈通路66和68的一部分的线路64，被连接到求和单元62的第二输入端。求和元件62生成线路72上的一个和信号，它被送给第一延迟元件74。
第一延迟元件将加给它的信号延迟以生成线路76上的第一延迟信号。线路24被连接到线路76上，即，线路76被“抽取”，并由此形成反馈序列Ct。
线路76也被连接到第二延迟元件78。与延迟元件74类似，第二延迟元件78对加给它的信号引入第二延迟周期以生成第二延迟信号，此处，记为线路82上的序列Ct-1。线路82被连接到一个乘法器，或其它比例变换元件84的一个输入端。此处所示乘法器84的比例变换因子为f2。乘法器84在线路86上生成一个按比例缩放值，线路86被连接到一个乘法元件88的第一输入端。
线路76也被连接到一个乘法器或其它比例变换元件92的一个输入端。此外，乘法器92的比例变换因子为f1，且它生成一个线路94上的按比例变换值。线路94被连接到求和元件88的第二输入端。求和元件生成一个累加值64，如上面所提到的，该值形成反馈通路66和68的一部分。
逐次值通过线路22被提供给IIR滤波器18，线路24上生成的值是由输入值以及通过不同的反馈通路66和68的操作所形成的部分的组合形成的。
图4举例说明了本发明另一实例的一个伪随机数发生器，该发生器也总地表示为10。在该实例中，发生器10包括两个求和组合器12，此处记为12-1和12-2，它们都连接到线路14上以接收周期性序列，此处也是LFSR序列。在图中举例的实例中，连接分离的求和组合器12-1和12-2以接收分离的LFSR序列。
每个求和组合器都被连接到一个IIR滤波器18的反馈组织中。此处，第一求和组合器12-1通过线路22-1被连接到IIR滤波器上，第二求和组合器12-1通过线路22-2连接到IIR滤波器18上。类似地，线路24-1和24-2分别将求和组合器12-1和12-2与IIR滤波器18连接起来。如以下将要介绍的，线路24-1和24-2被连接到IIR滤波器18的分开的抽取位置。
图4中所示的伪随机数发生器10的实例可以很方便地将数字电路在常规方式下，在一个特定的时间周期，例如每个时间脉冲之后电路工作的时间周期内所能生成的符号数量加倍。求和组合器12-1和12-2分别用来生成线路16-1和16-2上的伪随机数比特流。线路16-1和16-2被连接到交错器102的输入端，交错器将独立的符号流的符号进行交错并在线路16上生成一个组合的伪随机数比特流。
利用图中的术语，以下列方式得出实施IIR滤波器的一个IIR滤波器18的具体实现。所举例的实现是通过考虑一个有限域，即一个galois域，GF(22)，而得出的。在该有限域中定义一个多项式x2+x+1。一个值a被定义为GF(22)中的多项式的零值。利用图3中所示IIR滤波器18的乘法器84的比例变换因子f2和f1，并利用有限域中以上多项式的零值特性a2=a+1，可得出反馈序列C的符号值如下Ct+1=St+1+aCt+a2Ct-1C2t+1=S2t+1+aC2t+a2C2t-1C2t+2=S2t+2+aC2t+1+a2C2t重新组织以上C2t+1和C2t+2的公式，得出C2t+1=S2t+1+a(C2t+aC2t+1)C2t+2=S2t+2+a(C2t+1+aC2t)图5举例说明了有限域GF(22)中IIR滤波器18的一个实现。图中所示线路16-1和16-2是从图中由部分1和部分2定义的独立部分中抽取的。类似地，示出了延伸到IIR滤波器18的线路22-1和22-2。从而，IIR滤波器18被实现为具有两个输出符号的并行生成块的双节实现。从而，图4所示实例中的伪随机数发生器10能在一个给定的时间区间内生成增加数量的符号，增加因子为2。
图6举例说明了本发明的一个实例中，用来生成一个伪随机数的方法，该方法总地表示为112。方法112生成的伪随机数与用来生成它的输入值相关性很小，所以，不易被解密。
首先，如块114所示，生成第一和至少第二个伪随机序列。然后，如块116所示，第一和至少第二伪随机序列被送给一个求和组合器。然后，如块118所示，第一和第二伪随机序列被组合以形成多位组合序列。
然后，如块122所示，多位组合序列中的至少一位被送给一个逻辑电路，该电路被连接在与求和组合器的反馈连接中。对其提供比特的逻辑电路包括至少一个中间反馈单元。然后，如块124所示，响应于提供给逻辑电路的多位组合序列，在逻辑电路中形成逻辑值。然后，如块126所示，该逻辑值被送给求和组合器。并且，如块128所示，该逻辑值和第一以及至少第二个伪随机序列组合在一起，组合后，该逻辑值生成伪随机数。
从而，通过在与一个求和组合器的反馈连接中使用一个IIR滤波器，或其它具有内部反馈的线性逻辑电路，可以形成输入符号的一个复线性组合。形成该伪随机数比特流的复组合与生成该比特流所用的输入值相关性很小。从而，该伪随机数比特流不易进行密码分析。
以上所述的是实现本发明的推荐实例，本发明的范围并不局限于以上所述。以下的权利要求定义了本发明的范围。
权利要求
1．一个用来生成伪随机数的伪随机数发生器，包括一个求和组合器，用来被连接得并行接收多个伪随机序列，所述求和组合器部分地根据该伪随机序列的组合生成并形成伪随机数；和一个逻辑电路，连接在所述求和组合器的反馈连接中，所述逻辑电路生成加到所述求和组合器的逻辑值，所述逻辑电路包括至少一个内反馈单元，由所述逻辑电路生成的逻辑值包含有响应于至少一个内反馈单元的部分，所述求和组合器还用于将伪随机序列组合与脉冲响应值组合起来，由所述求和组合器生成的伪随机数还响应于该逻辑值。
2．权利要求1的伪随机数发生器，其中，所述逻辑电路包含一个连接在求和组合器的反馈连接中的滤波器电路。
3．如权利要求2的伪随机数发生器，其中，所述滤波器电路包含一个冲激响应滤波器电路。
4．如权利要求3的伪随机数发生器，其中，所述冲激响应滤波器电路包含一个无限冲激响应滤波器电路。
5．如权利要求2的伪随机数发生器，其中，所述滤波器电路包括一个第一延迟单元和至少一个串联的第二延迟单元，且其中，至少一个内反馈单元包含一个第一反馈单元，所述第一反馈单元与所述第一延迟单元并行连接，从而形成一个第一反馈通路。
6．如权利要求5的伪随机数发生器，其中，所述第一内反馈单元包含一个第一增益单元。
7．如权利要求5的伪随机数发生器，其中，所述逻辑单元的所述至少一个内反馈单元还包括一个第二反馈单元，由所述逻辑电路生成的逻辑值包括随所述第二反馈单元而变化的部分。
8．如权利要求7的伪随机数发生器，其中，所述第二反馈单元包含一个第二增益单元。
9．如权利要求7的伪随机数发生器，其中，所述第二反馈单元与所述第二延迟单元并行连接。
10．如权利要求9的伪随机数发生器，还包括一个求和元件，它与所述第一内反馈单元，所述第二内反馈单元，及所述第一延迟单元相连，用于将分别由第一和第二内反馈单元生成的值加起来，并将相加值提供给所述第一反馈单元。
11．如权利要求1的伪随机数发生器，其中，所述求和组合器接收的所述伪随机序列包含有LFSR(线性反馈移位寄存器)序列。
12．用于生成一个伪随机数的方法，所述方法包括以下步骤生成第一和至少第二伪随机序列；将在上一步生成的第一和至少第二伪随机序列提供给一个求和组合器；将在上一步提供给求和组合器的第一和至少第二伪随机序列组合在一起，从而生成多位组合序列；将多位组合序列的至少一位提供给一个逻辑电路，该电路连接在该求和组合器的反馈连接中，该逻辑电路包含至少一个内反馈单元；根据在提供步骤中提供给逻辑电路的多位组合序列，以及经过至少一个内反馈元件的多位组合序列反馈的一部分，在逻辑电路中生成逻辑值；将在上一步生成的逻辑值提供给求和组合器；并在求和组合器中将该逻辑值与第一和至少第二伪随机序列进行组合，一旦该逻辑值与第一和至少第二伪随机序列组合在一起，就生成了该伪随机数。
13．如权利要求12的方法，其中，在提供第一和至少第二伪随机序列的步骤中提供的第一和至少第二伪随机序列，基本上同时提供给了求和组合器。
14．如权利要求12的方法，其中，将提供给求和组合器的第一和至少第二伪随序列组合在一起的所述步骤包括将第一和至少第二伪随机序列相加在一起。
15．如权利要求12的方法，其中，将逻辑值与第一和至少第二伪随机序列组合在一起的步骤包括将该逻辑值与第一和至少第二伪随机序列相加。
16．如权利要求12的方法，其中，生成逻辑值的逻辑电路包括一个第一延迟单元和至少一个与之串联的第二延迟单元，且其中，一个内反馈单元与该第一反馈单元并行连接。
17．如权利要求12的方法，其中，生成逻辑值的逻辑电路包含一个无限冲激响应滤波器。
18．如权利要求12的方法，其中，生成第一和至少第二伪随机序列的步骤包括生成第一和至少第二LFSR(线性反馈移位寄存器)序列。
全文摘要
用来生成一个伪随机数的伪随机数发生器(10)和一个相关的方法。该伪随机数是提供给发生器的输入序列值的复线性组合,与该输入值相关性很小。该发生器包括一个求和组合器(12)和一个连接在该求和组合器的反馈回路中的一个ⅡR(无限冲激响应)滤波器(18)。由于该伪随机数与提供给发生器(10)的输入值相关性很低,所以,未授权用户不易对该伪随机数进行密码分析。
文档编号G09C1/00GK1285987SQ9881301
公开日2001年2月28日 申请日期1998年11月6日 优先权日1997年11月10日
发明者B·斯米特斯 申请人:艾利森电话股份有限公司