发射单元的制作方法

专利名称：发射单元的制作方法
发射单元
背景技术：
作为流体喷射系统的一个实施例的喷墨打印系统可以包括打印头、向该打印头提 供液体油墨的墨源、和控制该打印头的电子控制器。作为流体喷射装置的一个实施例的打 印头通过多个孔口或喷嘴喷射墨滴。电子部件可以用来控制墨滴通过孔口的喷射。随着用来制造这些电子部件的制造工艺的改变，常常期望使用更新的工艺来制造 这些电子装置。通过这样做，制造商可以受益于例如提高的制造效率、成本节省、或产品收 率。然而，使用更新工艺可能在制造产品时提出挑战，以便其像使用不同工艺构建的先前产 品那样进行操作。


图1是示出喷墨打印系统的一个实施例的方框图。图2是示出打印头模(die)的一个实施例的一部分的图示。图3是示出打印头模的一个实施例中的沿着传墨槽(ink feed slot)定位的液滴 产生器的布局的图示。图4A 4C是示出预充电发射单元的一个实施例的操作的图示。图5是示出预充电发射单元的一个实施例的图示。图6是示出衰减电路的一个实施例的图示。图7是示出预充电发射单元的一个实施例的附加细节的图示。图8是示出具有预充电发射单元阵列的打印头模的一个实施例的图示。
具体实施例方式在以下详细说明中，对附图进行参考，附图构成其一部分，并且在附图中通过图例 示出特定实施例，在该特定实施例中可以实施所公开的主题。应理解的是，在不脱离本公开 的范围的情况下，可以利用其它实施例，并且可以进行结构上或逻辑上的改变。因此，不应 以限制性的意义来理解以下详细说明，并且由随附权利要求来限定本公开的范围。根据一个实施例，提供了一种被配置为选择性地激励打印头模上的发射电阻器的 预充电发射单元。在被发射单元激励时，发射电阻器使模上的汽化室内的墨滴通过喷嘴并 朝着打印介质喷射。发射单元使用在预充电周期期间对该单元进行预充电的高压输入信 号、和在选择性放电周期期间选择性地使发射电阻器被激励的低压逻辑电路来进行操作。 使用高压输入信号的经衰减型式在预充电周期期间对低压逻辑电路进行偏置。所述逻辑电 路包括具有单个晶体管的至少一个放电路径，所述单个晶体管选择性地将控制通过发射电 阻器的电流的开关连接到参考电位。图1是示出喷墨打印系统20的一个实施例的方框图。喷墨打印系统20构成流体 喷射系统的一个实施例，该流体喷射系统包括诸如喷墨打印头组件22的流体喷射装置和 诸如墨源组件24的流体源组件。喷墨打印系统20还包括安装组件26、介质传送组件28和 电子控制器30。至少一个电源32向喷墨打印系统20的各种电气部件提供功率。
4
在一个实施例中，喷墨打印头组件22包括至少一个打印头或打印头模40，其通过 多个孔口或喷嘴34朝着打印介质36喷射墨滴以便向打印介质36上进行打印。打印头40 是流体喷射装置的一个实施例。打印介质36可以是任何类型的适当片材，诸如纸、卡片材 料、透明物、聚酯薄膜、织物等。通常，将喷嘴34布置成一个或多个列或阵列，从而使得来自 喷嘴34的适当顺序的墨喷射促使字符、符号、和/或其它图形或图像随着喷墨打印头组件 22和打印介质36彼此相对移动而被打印在打印介质36上。虽然以下说明涉及墨从打印头 组件22的喷射，但应理解的是，可以从打印头组件22喷射其它液体、流体、或可流动材料， 包括清澈流体。作为流体源组件的一个实施例的墨源组件24向打印头组件22提供墨并包括用于 储存墨的储存器38。同样地，墨从储存器38流到喷墨打印头组件22。墨源组件24和喷墨 打印头组件22可以形成单向墨输送系统或再循环墨输送系统。在单向墨输送系统中，提供 给喷墨打印头组件22的基本上所有墨都在打印期间被耗尽。在再循环墨输送系统中，提供 给打印头组件22的墨的仅一部分在打印期间被耗尽。同样地，在打印期间未被消耗的墨被 返回到墨源组件24。在一个实施例中，喷墨打印头组件22和墨源组件24被一起容纳在喷墨盒或栏中。 喷墨盒或栏是流体喷射装置的一个实施例。在另一实施例中，墨源组件24与喷墨打印头组 件22分开并通过诸如供给管(未示出)之类的接口连接向喷墨打印头组件22提供墨。在 任一个实施例中，都可以去除、替换、和/或再填充墨源组件24的储存器38。在喷墨打印头 组件22和墨源组件24被一起容纳在喷墨盒中的一个实施例中，储存器38包括位于盒内的 本地储存器，且还可以包括与盒分离放置的更大的储存器。同样地，所述单独的更大储存器 用于再填充本地储存器。因此，可以去除、替换和/或再填充单独的更大储存器和/或本地 储存器。安装组件26使喷墨打印头组件22相对于介质传送组件28定位，并且介质传送组 件28使打印介质36相对于喷墨打印头组件22定位。因此，打印区37被限定为在喷墨打 印头组件22与打印介质36之间的区域中邻近于喷嘴34。在一个实施例中，喷墨打印头组 件22是扫描型打印头组件。同样地，安装组件26包括用于使喷墨打印头组件22相对于介 质传送组件28移动以扫描打印介质36的托架(未示出)。在另一实施例中，喷墨打印头组 件22是非扫描型打印头组件。同样地，安装组件26将喷墨打印头组件22固定在相对于介 质传送组件28指定的位置处。因此，介质传送组件28使打印介质36相对于喷墨打印头组 件22定位。电子控制器或打印机控制器30通常包括处理器、固件、及其它电子装置、或其任 何组合，用于与喷墨打印头组件22、安装组件26和介质传送组件28通信并对这些组件进行 控制。电子控制器30从诸如计算机之类的主机系统接收数据39，并通常包括用于临时存储 数据39的存储器。通常，沿着电子、红外、光学或其它信息传输路径向喷墨打印系统20发 送数据39。数据39表示例如要打印的文档和/或文件。同样地，数据39形成喷墨打印系 统20的打印作业并包括一个或多个打印作业命令和/或命令参数。在一个实施例中，电子控制器30控制喷墨打印头组件22以便从喷嘴34喷射墨 滴。同样地，电子控制器30定义在打印介质36上形成字符、符号、和/或其它图形或图像 的所喷射墨滴的图案。由打印作业命令和/或命令参数来确定所喷射墨滴的图案。
在一个实施例中，喷墨打印头组件22包括一个打印头40。在另一实施例中，喷墨 打印头组件22是宽阵列或多头打印头组件。在一个宽阵列实施例中，喷墨打印头组件22 包括载体，其承载打印头模40，提供打印头模40与电子控制器30之间的电气通信，并提供 打印头模40与墨源组件24之间的流体连通。图2是示出打印头模40的一个实施例的一部分的图示。打印头模40包括打印或 流体喷射元件42的阵列。打印元件42在基板44上形成，基板44具有在其中形成的传墨 槽46。同样地，传墨槽46向打印元件42提供一定量的液体油墨。传墨槽46是流体馈源的 一个实施例。流体馈源的其它实施例包括但不限于对相应的汽化室进行馈送的相应的单独 的传墨孔，和每个都对相应的成组流体喷射元件进行馈送的多个较短送墨沟。薄膜结构48 具有在其中形成的传墨沟道54，其与在基板44中形成的传墨槽46连通。孔口层50具有 正面50a和在正面50a中形成的喷嘴开口 34。孔口层50还具有在其中形成的喷嘴室或汽 化室56，其与喷嘴开口 34和薄膜结构48的传墨沟道54连通。发射电阻器52位于汽化室 56内且引线58将发射电阻器52电耦合到控制通过所选发射电阻器的电流的施加的电路。 如本文中所涉及的液滴产生器60包括发射电阻器52、喷嘴室或汽化室56和喷嘴开口 34。在打印期间，墨经由传墨沟道54从传墨槽46流到汽化室56。喷嘴开口 34在工作 中与发射电阻器52相关联，从而使得在发射电阻器52被激励时，通过喷嘴开口 34(例如， 基本上垂直于发射电阻器52的平面)并且朝着打印介质36喷射汽化室56内的墨滴。打印头模40的示例性实施例包括热打印头、压电打印头、静电打印头、或本领域 中已知的可以集成到多层结构中的任何其它类型的流体喷射装置。基板44由例如硅、玻 璃、陶瓷、或稳定聚合物形成，且薄膜结构48被形成为包括二氧化硅、碳化硅、氮化硅、钽、 多晶硅玻璃、或其它适当材料的一个或多个钝化或绝缘层。薄膜结构48还包括至少一个导 电层，其限定发射电阻器52和引线58。导电层被制成为例如包括铝、金、钽、钽-铝、或其它 金属或金属合金。在一个实施例中，在诸如基板44和薄膜结构48之类的基板和薄膜层中 实现诸如下文详细描述的发射单元电路。在一个实施例中，孔口层50包括光可成像的环氧树脂，例如由马萨诸塞州牛顿市 的Micr0-Chem公司销售的称为SU8的环氧树脂。在通过引用结合到本文中的美国专利 No. 7，226，149中详细描述了用于用SU8或其它聚合物制造孔口层50的示例性技术。图3是示出打印头模40的一个实施例中的沿着传墨槽46定位的液滴产生器60 的图示。传墨槽46包括相对的传墨槽侧面46a和46b。沿着相对的传墨槽侧面46a和46b 中的每一个设置有液滴产生器60。总共η个液滴产生器60沿着传墨槽46定位，其中m个 液滴产生器60沿着传墨槽侧面46a定位，并且n-m个液滴产生器60沿着传墨槽侧面46b 定位。在一个实施例中，η等于沿着传墨槽46定位的200个液滴产生器60，且m等于沿着 相对的传墨槽侧面46a和46b中的每一个定位的100个液滴产生器60。在其它实施例中， 可以沿着传墨槽46设置任何适当数目的液滴产生器60。传墨槽46向沿着传墨槽46设置的η个液滴产生器60中的每一个提供墨。η个液 滴产生器60中的每一个包括发射电阻器52、汽化室56和喷嘴34。η个汽化室56中的每 一个通过至少一个传墨沟道54流体地耦合到传墨槽46。按照受控序列激励液滴产生器60 的发射电阻器52，以从汽化室56并通过喷嘴34喷射流体而在打印介质36上打印图像。图2是示出打印头模40的一个实施例的一部分的图示。打印头模40包括打印或流体喷射元件42的阵列。打印元件42在基板44上形成，基板44具有在其中形成的传墨槽 46。同样地，传墨槽46向打印元件42提供一定量的液体油墨。传墨槽46是流体馈源的一 个实施例。流体馈源的其它实施例包括但不限于对相应的汽化室进行馈送的相应的单独传 墨孔、和每个都对相应的成组流体喷射元件进行馈送的多个较短的传墨沟。薄膜结构48具 有在其中形成的传墨沟道54，其与在基板44中形成的传墨槽46连通。层50具有顶面50a 和在顶面50a中形成的喷嘴开口 34。层50还具有在其中形成的喷嘴室或汽化室56，其与 喷嘴开口 34和薄膜结构48的传墨沟道54连通。发射电阻器52位于汽化室56内，且引线 58将发射电阻器52电耦合到控制通过所选发射电阻器的电流的施加的电路。如本文中所 涉及的液滴产生器60包括发射电阻器52、喷嘴室或汽化室56和喷嘴开口 34。在打印期间，墨经由传墨沟道54从传墨槽46流到汽化室56。喷嘴开口 34在工作 时与发射电阻器52相关联，从而使得在发射电阻器52被激励时，通过喷嘴开口 34 (例如， 基本上垂直于发射电阻器52的平面)并朝着打印介质36喷射汽化室56内的墨滴。打印头模40的示例性实施例包括热打印头、压电打印头、静电打印头、或本领域 中已知的可以集成到多层结构中的任何其它类型的流体喷射装置。基板44由例如硅、玻 璃、陶瓷、或稳定聚合物形成，且薄膜结构48被形成为包括二氧化硅、碳化硅、氮化硅、钽、 多晶硅玻璃、或其它适当材料的一个或多个钝化或绝缘层。薄膜结构48还包括至少一个导 电层，其限定发射电阻器52和引线58。导电层被制成为例如包括铝、金、钽、钽-铝、或其它 金属或金属合金。在一个实施例中，层50包括光可成像的环氧树脂，例如由马萨诸塞州牛顿市的 Micr0-Chem公司销售的称为SU8的环氧树脂。在通过引用结合到本文中的美国专利申请公 开No. 2005/0270332中详细描述了用于用SU8或其它聚合物制造层50的示例性技术。然 而，可以采用其它适当材料来形成层50。图3是示出打印头模40的一个实施例中的沿着传墨槽46定位的液滴产生器60 的图示。传墨槽46包括相对的传墨槽侧面46a和46b。沿着相对的传墨槽侧面46a和46b 中的每一个设置有液滴产生器60。总共η个液滴产生器60沿着传墨槽46定位，其中m个 液滴产生器60沿着传墨槽侧面46a定位，并且n-m个液滴产生器60沿着传墨槽侧面46b 定位。在一个实施例中，η等于沿着传墨槽46定位的200个液滴产生器60，且m等于沿着 相对的传墨槽侧面46a和46b中的每一个定位的100个液滴产生器60。在其它实施例中， 可以沿着传墨槽46设置任何适当数目的液滴产生器60。传墨槽46向沿着传墨槽46设置的η个液滴产生器60中的每一个提供墨。η个液 滴产生器60中的每一个包括发射电阻器52、汽化室56和喷嘴34。η个汽化室56中的每 一个通过至少一个传墨沟道54流体地耦合到传墨槽46。按照受控序列激励液滴产生器60 的发射电阻器52，以从汽化室56并通过喷嘴34喷射流体而在打印介质36上打印图像。图4Α 4C是示出预充电发射单元70的一个实施例的操作的图示。参照图4Α，预 充电发射单元70用于响应于选择信号(SEL)、两个地址信号( ADDA和 ADDB)、数据信 号( DATA)和发射信号(FIRE)，使用驱动开关72来选择性地激励发射电阻器52。如上 文参照图2所述，发射电阻器52在被激励时促使汽化室56内的墨滴被通过喷嘴开口 34并 朝着打印介质36喷射。驱动开关72是晶体管，其具有在一端处电耦合到发射电阻器52的一个端子且在
7另一端处电耦合到诸如地线之类的参考电位的漏极_源极路径。发射晶体管52的另一端 子电耦合到接收发射信号的发射线。发射信号包括在驱动开关72被接通(即，导通)的情 况下激励发射电阻器52、并在驱动开关72被断开(即，不导通)的情况下不激励发射电阻 器52的能量脉冲。因此，驱动开关72控制施加于发射电阻器52的能量(即通过发射电阻 器52的电流)。驱动开关72的栅极电耦合到节点76，节点76又电耦合到预充电晶体管74 的漏极_源极路径和选择性放电电路78。发射单元70在两个连续且互不相交的周期期间工作预充电周期和选择性放电 周期。图4C示出例如时间tl与t2之间和时间t3与t4之间的预充电周期的发射、预充电、 选择、地址、和数据信号的信号电平。图4C示出例如时间t2与t3之间和时间t4与t5之 间的选择性放电周期的发射、预充电、选择、地址、和数据信号的信号电平。在每个预充电周期期间，如图4A和4C所示，预充电信号在预充电晶体管74上提 供高压脉冲，以将节点76预充电至足以接通驱动开关72的预充电电压电平。选择信号在 预充电周期期间处于低逻辑电平，以防止选择性放电电路78在预充电周期期间对节点76 进行放电，并允许节点76充电至且保持在预充电电压电平。在每个选择性放电周期期间，预充电信号处于低逻辑电平，且选择信号跃迁至高 逻辑电平。地址信号和数据信号通过使节点76保持在预充电电压电平(S卩，使驱动开关72 处于接通状态)或使节点76放电至地电位或另一参考电位(S卩，断开驱动开关72)来控制 驱动开关72在每个选择性放电周期中的操作。当使发射信号有效(assert)时，发射电阻 器52在驱动开关72被接通的情况下激励且在驱动开关72被断开的情况下不激励。在图4C中所示的实施例中，如每个信号的名称前面的‘ ’符号所指示的，地址信 号和数据信号中的每一个在为低时是起作用的。在本实施例中，只有当在使发射信号有效 时地址和数据信号全部处于低逻辑电平时，才在选择性放电周期期间激励发射电阻器52。 如果地址或数据信号中的一个或多个在使发射信号有效时处于高逻辑电平，则在选择性放 电周期期间不激励发射电阻器52。因此，在图4C的示例中，在时间t2与t3之间的选择性 放电周期期间激励发射电阻器52，因为所有地址和数据信号处于低逻辑电平。同样地，在时 间t4与t5之间的选择性放电周期期间不激励发射电阻器52，因为地址和数据信号中的一 个或多个处于高逻辑电平。在图4B中所示的一个实施例中，选择性放电电路78的实施例78A包括被配置为 由选择信号控制的通门(pass gate)的晶体管82、和被配置为由地址和数据信号控制的 NOR门的三个并联晶体管86、88和90。在预充电周期期间，选择信号使晶体管82截止以防 止节点76通过晶体管86、88和90中的任何一个放电至地。在选择性放电周期期间，如果 由相应地址或数据线使晶体管86、88和90中的任何一个导通，则选择信号使晶体管82导 通以使节点76放电至地。在一个实施例中，可以以仅使用电阻器、NMOS晶体管、和高压NMOS(HVNMOS)晶体 管的CMOS工艺构造发射单元70。特别地，可以将驱动开关72构造为HVNMOS晶体管，且可 以采用具有低压、薄栅氧化物的NMOS晶体管来构造晶体管74和选择性放电电路78。另外， 高压输入信号可以形成预充电信号的源且可以用来对节点76进行预充电。当以CMOS工艺形成时，晶体管72和选择性放电电路78中的任何晶体管可能无法 容忍栅极端子处的高压。栅极端子处的高压可以引起栅极和源极连接之间的高压并损坏
8CMOS晶体管的薄栅氧化物。为了使用高压输入信号作为预充电信号的源，使高压输入信号 衰减至适合于驱动开关72的电压电平。然而，用来使高压输入信号衰减的电路可能限制发 射单元70的工作频率。另外，与用其它工艺形成的晶体管相比，CMOS晶体管可以具有较高的电容。由 CMOS工艺形成的晶体管的较高电容也可能限制发射单元70的工作频率。例如，在图4B的实施例中，当以CMOS工艺形成时，选择性放电电路78A可能在较 高的工作频率下未充分地使节点76放电。在CMOS工艺的较低工作电压和增大的电容的情 况下，并联的成组晶体管86、88、和或90和晶体管82的串联配置可能不会以快到足以充分 地使节点76放电并防止驱动开关72在较高工作频率下仍被接通的方式将节点76电耦合 到参考电位。节点76处的不完全或部分电压放电可能导致未被选择发射的液滴产生器60 中的假的次发射(sub-firing)。该次发射还可以增加打印头模40的温度并在随后的选择 性放电周期中进一步减慢节点76的放电。此附加慢化可能导致发生附加的次发射并引起 热散逸情况。图5是示出输入衰减电路102和预充电发射单元70的一个实施例的图示。在图 5的实施例中，预充电发射单元70接收高压输入信号(SEL15)和已被输入衰减电路102衰 减的高压输入信号的降低电压型式(SEL_8P5和PSEL)。预充电发射单元70还包括分布式 电平位移器104(即，二极管接法晶体管)和选择性放电电路78B的实施例。输入衰减电路102接收高压输入信号(SEL15)并使该高压输入信号衰减以生成高 压信号的降低电压信号(SEL_8P5和PSEL)。在一个实施例中，输入衰减电路102从在打印 头模40外部的源(未示出)接收SEL15，并且SEL15近似为15伏信号。在其它实施例中， 可以从打印头模40上的源接收SEL15和/或SEL15可以具有另一电压电平。在一个实施 例中，输入衰减电路102使用SEL15将SEL_8P5生成为近似8. 5伏信号，并使用SEL15将 PSEL生成为近似6伏信号。在其它实施例中，输入衰减电路102生成具有其它电压电平的 SEL15和PSEL。输入衰减电路102向发射单元70提供SEL_8P5和PSEL。下面将参照图6 来描述输入衰减电路102的实施例的附加细节。发射单元70从源接收SEL15，并从输入衰减电路102接收SEL_8P5和PSEL。SEL15 连接到分布式电平位移器104的源极端子，并且SEL_8P5连接到分布式电平位移器104的 栅极端子。分布式电平位移器104用于在具有比SEL_8P5低约1.5伏的电位的源极端子 处生成预充电信号(PRE)。因此，在一个实施例中，分布式电平位移器104使用SEL15和 SEL_8P5将PRE生成为近似7伏信号。分布式电平位移器104的源极端子连接到晶体管74 的栅极和漏极端子和选择性放电电路78B，以允许分布式电平位移器104向晶体管74和选 择性放电电路78B提供PRE。从输入衰减电路102向选择性放电电路78B提供PSEL。SEL15、SEL_8P5、PSEL和PRE全部被生成为基本同步并遵循图4C中所示的PRE的 信令惯例。在发射单元70的预充电周期期间，PRE跨越晶体管74将节点76预充电至比PRE 低约1.5伏的电位。晶体管74的源极端子连接到节点76。因此，在一个实施例中，PRE将 节点76预充电至约5. 5伏。选择性放电电路78B被配置为在发射单元70的预充电周期期间不提供节点76与 参考电位(即，地)之间的导电路径，并在发射单元70的选择性放电周期期间选择性地提 供节点76与参考电位之间的导电路径。通过在选择性放电周期期间选择性地提供节点76
9与参考电位之间的导电路径，选择性放电电路78B可以选择性地使节点76放电至参考电 位。如果选择性放电电路78B使节点76放电至参考电位，则直接连接到节点76的驱动开关 72的栅极端子从预充电电位降低至参考电位，以断开驱动开关72并防止发射电阻器52被 激励。如果选择性放电电路78B不使节点76放电至参考电位，则驱动开关72的栅极端子 保持在预充电电位至参考电位，并接通驱动开关72以允许由发射信号激励发射电阻器52。选择性放电电路78B包括放电路径电路106、放电路径电路108、和缓冲电路110。 放电路径电路106在发射单元70的每个选择性放电周期期间响应于数据( DATA)和选 择(SEL)信号选择性地使节点76放电至参考电位。放电路径电路106包括在节点76与参 考电位之间仅具有一个晶体管(例如，图7中所示的晶体管MN14)的导电路径。晶体管的 漏极端子直接连接到节点76，且晶体管的源极端子直接连接到参考电位，以便晶体管的源 极-漏极路径在向晶体管的栅极接线施加足够的电压时形成导电路径。逻辑电路(例如， 图7中的通门PASS2)接收数据和选择信号作为输入，并将输出提供给晶体管的栅极接线以 控制晶体管的操作。逻辑电路依照图4C中所示和上文所述的 DATA和SEL的信令惯例工 作。因此，逻辑电路使晶体管导通以使节点76放电，并使晶体管截止以防止节点76被跨越 晶体管放电。放电路径电路106还包括可对PSEL进行响应并被配置为保证在预充电周期 期间使放电路径晶体管截止的电路(例如，图7中所示的晶体管MN 13)。放电路径电路108在发射单元70的每个选择性放电周期期间，响应于来自缓冲电 路110的输出信号选择性地使节点76放电至参考电位。缓冲电路110响应于地址( ADDA 和 ADDB)和选择(SEL)信号生成输出信号。放电路径电路108包括在节点76与参考电 位之间仅具有一个晶体管(例如，图7中所示的晶体管MNl)的导电路径。晶体管的漏极端 子直接连接到节点76，且晶体管的源极端子直接连接到参考电位，以便晶体管的源极-漏 极路径在向晶体管的栅极接线施加足够的电压时形成导电路径。缓冲电路110接收地址和 选择信号作为输入，并向晶体管的栅极接线提供输出信号以控制晶体管的操作。缓冲电路 110依照图4C中所示和上文所述的 ADDA、 ADDB和SEL的信令惯例工作。因此，缓冲电 路110使晶体管导通以使节点76放电并使晶体管截止以防止节点76被跨越晶体管放电。 放电路径电路108还包括可对PSEL进行响应并被配置为保证在预充电周期期间使放电路 径晶体管截止的电路(例如，图7中所示的晶体管MN9)。为了保证放电路径电路108在每个选择性放电周期期间(即，在随后的预充电周 期之前)充分地使节点76放电，缓冲电路110包括用于存储由预充电信号PRE提供的电荷 的一个或多个缓冲器(例如，被连接以形成图7所示的电容器的晶体管MN2和MN11)。预充 电信号在每个预充电周期期间使这些缓冲器偏置，以便来自缓冲电路110的输出信号以快 到足以充分地使节点76放电的方式使放电路径电路108的放电路径晶体管导通。缓冲电 路110还包括可对PSEL进行响应并被配置为保证在预充电周期期间不使缓冲器放电的电 路(例如，图7中所示的晶体管丽4和丽8)。在图5的实施例中，可以使用仅采用电阻器(例如，发射电阻器52)、NMOS晶体管 (例如，晶体管74和选择性放电电路78B)、和高压NMOS (HVNMOS)晶体管(例如，驱动开关 72和分布式电平位移器104)的CMOS工艺来构造发射单元70。在一个实施例中，可以将 HVNMOS晶体管形成为横向双扩散MOS (LDMOS)晶体管。在其它实施例中，除地址信号之外，还可以使用数据信号来控制放电路径电路108
10且可以省略放电路径电路106。在本实施例中，如果在选择性放电周期期间使任何地址信号 或数据信号有效，则缓冲电路110接收数据信号并促使放电路径电路108使节点76放电。 在本实施例中，可以生成数据信号以使得其在使选择信号有效之前有效。图6是示出输入衰减电路102的一个实施例的图示。输入衰减电路102接收高压 输入信号SEL15并使该高压输入信号衰减以生成降低的电压信号SEL_7、SEL_8P5、和PSEL。 在SEL15是大约15伏信号的一个实施例中，输入衰减电路102将SEL_7、SEL_8P5、和PSEL 分别生成为近似7、8. 5和6伏信号。输入衰减电路102包括电阻器分压电路122。电阻器分压电路122将SEL15向下 分压以生成具有各自的输出电压的信号124和126。在SEL15是近似15伏信号的情况下， 电阻器分压电路122将信号124和126分别生成为近似10和7. 5伏信号。输入衰减电路 102还包括电平位移器128、130和132 (即，二极管接法晶体管)。电平位移器128、130和 132使SEL15衰减，以生成降低的电压输出信号。电平位移器128、130和132还形成缓冲 器，其提供足以对节点76进行预充电并使缓冲电路110偏置的电流。SEL15连接到电平位移器128的源极端子，并且信号124连接到电平位移器128 的栅极端子。电平位移器128在具有比信号124低约1. 5伏的电位的源极端子处生成 SEL_8P5。因此，在一个实施例中，电平位移器128将SEL_8P5生成为近似8. 5伏信号。SEL15还连接到电平位移器130的源极端子，并且信号126连接到电平位移器130 的栅极端子。电平位移器130在具有比信号126低约1. 5伏的电位的源极端子处生成PSEL。 因此，在一个实施例中，电平位移器130将PSEL生成为近似6伏信号。SEL15还连接到电平位移器132的源极端子，并且SEL_8P5连接到电平位移器 132的栅极端子。电平位移器132在具有比SEL_8P5低约1. 5伏的电位的源极端子处生成 SEL_7。因此，在一个实施例中，电平位移器132将SEL_7生成为近似7伏信号。输入衰减电路102还包括分别连接在电平位移器128、130和132的输出与参考电 位(即，地)之间的下拉电阻器134、136和138。下拉电阻器134、136和138中的每个提 供小负载以分别吸取流过电平位移器128、130和132的最少量的电流，以保证差SEL_8P5、 SEL_7和PSEL仍分别比电平位移器128、130和132的栅极处的信号低约1. 5伏。在其它实施例中，可以使用一堆二极管或二极管接法晶体管来代替电阻器分压电 路 122。在发射单元70的其它实施例中，可以使用SEL_7作为预充电信号PRE，且可以省略 分布式电平位移器104。图7是示出预充电发射单元70的一个实施例中的放电路径电路106、放电路径电 路108和缓冲电路110的附加细节的图示。如上所述，在预充电周期期间使SEL15、SEL_8P5、PSEL和PRE有效，并在选择性放 电周期期间使SEL15、SEL_8P5、PSEL和PRE无效(deassert)。在预充电周期期间使选择信 号SEL无效，并在选择性放电周期期间使选择信号SEL有效。地址信号 ADDA和 ADDB 及数据信号 DATA在图7的实施例中是起作用的低信号。放电路径电路106响应于PSEL、SEL和 DATA工作，以在预充电周期期间允许节 点76预充电，并在选择性放电周期期间选择性地使节点76放电。放电路径电路106包括放 电路径晶体管MN14，其具有直接连接到节点76的漏极端子、直接连接到参考电位的源极端子、和连接到来自通门PASS2的输出的栅极端子。晶体管丽14被配置为响应于被来自通 门PASS2的输出导通而跨越漏极_源极路径将节点76连接到参考电位(即，使节点76放 电)，以及响应于被来自通门PASS2的输出截止而不将节点76连接到参考电位。选择信号 SEL使通门PASS2导通以将数据信号 DATA作为通门PASS 2的输出发送到晶体管丽14 的栅极端子。放电路径电路106中的晶体管丽13具有连接到晶体管MN 14的栅极端子的漏极 端子、连接到参考电位的源极端子、和连接到PSEL的栅极端子。晶体管MN 13被配置为响应 于被PSEL导通而将晶体管MN 14的栅极端子连接到参考电位(S卩，使晶体管MN14截止)，以 及响应于被PSEL截止而不将晶体管MN14的栅极端子连接到参考电位(即，使晶体管MN14 导通)。放电路径电路108响应于PSEL和来自缓冲电路110的输出142工作，以在预充电 周期期间允许节点76预充电并在选择性放电周期期间选择性地使节点76放电。放电路径 电路108包括放电路径晶体管MN1，其具有直接连接到节点76的漏极端子、直接连接到参考 电位的源极端子、和连接到缓冲电路110的输出142的栅极端子。晶体管丽1被配置为响 应于被输出142导通而跨越漏极-源极路径将节点76连接到参考电位(即，使节点76放 电)，以及响应于被输出142截止而不将节点76连接到参考电位。放电路径电路108中的晶体管MN9具有连接到晶体管丽1的栅极端子的漏极端 子、连接到参考电位的源极端子、和连接到PSEL的栅极端子。晶体管MN9被配置为响应于 被PSEL导通而将晶体管丽1的栅极端子连接到参考电位(即，使晶体管丽1截止)，以及响 应于被PSEL截止而不将晶体管丽1的栅极端子连接到参考电位(即，使晶体管MNl导通)。缓冲电路110响应于PSEL、PRE、SEL、 ADDA和 ADDB工作，以在预充电周期期 间使输出142无效，并在选择性放电周期期间选择性地使输出142有效。在预充电周期期间，缓冲周期110保证使输出142无效以使晶体管丽1截止，并允 许节点76预充电而不被跨越晶体管丽1放电。为此，晶体管丽11充当节点144上的电容 器，其中，在预充电周期期间由预充电信号PRE跨越二极管接法晶体管MN5对电容器进行充 电。经充电的电容器使晶体管MN3导通，以将晶体管MNl的栅极端子连接到参考电位，并在 预充电周期期间使晶体管丽1截止。由选择信号SEL控制的通门PASS3在被在预充电周期 期间截止时使节点144与NOR门的输出断开连接，以允许由预充电信号PRE对节点144充 H1^ ο另外，预充电信号PRE在预充电周期期间的缓冲周期110中使节点146偏置以保 证节点76在随后的选择性放电周期期间充分地跨越晶体管Mm放电，如果其被选择这样做 的话。预充电信号PRE跨越二极管接法晶体管丽7对由晶体管丽2形成的节点146上的电 容器充电。PSEL使晶体管MN4导通以将晶体管MN8的栅极端子连接到参考电位，并在预充 电周期期间使晶体管MN8截止以允许对电容器节点146充电。在选择性放电周期期间，缓冲电路110在使地址信号 ADDA和 ADDB中的任一 者或两者有效的情况下使输出142有效，以及在使地址信号 ADDA和 ADDB两者无效的 情况下使输出142无效。如果有效，则输出142促使节点76被放电路径电路108放电以断 开驱动开关72并防止发射电阻器52被激励。如果无效，则输出142不使节点76被放电路 径电路108放电。
如果使地址信号中的任一者或两者有效，则使NOR门输出无效。选择信号SEL使 通门PASS3导通，以将NOR门的输出与节点144上的电容器上的电荷相连。由于使NOR门 的输出无效，所以节点144通过NOR门放电并使晶体管丽3和MN8截止。在晶体管丽3和 MN8截止的情况下，节点146仍被充电并使晶体管MN6导通。结果，选择信号使跨越二极管 接法晶体管丽10和被导通的晶体管MN6的输出142有效。如果使两个地址信号均无效，则使NOR门输出有效，且其跨越被导通的通门PASS 3与节点144上的电容器上的电荷组合，以使晶体管丽3和MN8导通。可以将节点144设计 为具有较高的电容，使得NOR门输出节点保证如果使NOR门输出有效，则晶体管丽3和MN8 将被导通。晶体管MN8使节点146放电以使晶体管MN6截止，并防止选择信号使输出142 有效。晶体管丽3将节点142拉到参考电位以使输出142无效。在以上实施例中，可以将用于形成NOR门的晶体管保持为相对较小，以减少驱动 地址信号 ADDA和 ADDB的地址驱动器上的总负载。可以使用缓冲电路110来允许相对 小的NOR门晶体管的输出驱动相对大的下拉晶体管丽1。在其它实施例中，除地址信号之外，还可以使用数据信号来控制放电路径电路108 且可以省略放电路径电路106。在本实施例中，缓冲电路110中的NOR门连同地址信号一起 接收数据信号。如果使任何地址或数据信号有效，则使NOR门输出无效，并且如果使所有地 址和数据信号无效，则使NOR门输出有效。因此，数据信号还控制选择性放电周期期间的节 点144上的电容器上的电荷。在本实施例中，生成数据信号以使得其在使选择信号有效之 前有效。图8是示出具有预充电发射单元70的阵列150的打印头模40的一个实施例的图
7J\ ο阵列150被布置成发射组152(1) 152(M)的集合，其中，M是大于或等于一的整 数(例如，M可以等于四或六)。每个发射组152包括被布置成任何适当数目的行(例如， 13行)和列(例如，8列)的发射单元70。使用相应的地址信号对 ADD(I)- ADD(N) 来选择发射组152中的每行，其中，N是大于或等于三的整数。每一相应的地址信号对 ADD(I)- ADD(N)被连接到相应行中的每个发射单元70中的 ADDA和 ADDB信号。使 用相应的数据信号 DATA(I)- DATA(P)来选择发射组152中的每列，其中，P是大于或 等于一的整数。每一相应的数据信号 DATA(I)- DATA(P)连接到相应列中的每个发射 单元70中的 DATA信号。发射组152(1) 152 (M)被配置为分别接收发射信号FIRE⑴ FIRE(M)、分别 接收选择信号SEL(I) SEL(M)、分别接收SEL15(1) SEL15 (M)、分别接收SEL_8P5 (1) SEL_8P5 (M)、以及分别接收PSEL(I) PSEL (M)。发射组152(1) 152 (M)中的每个都连接 到参考电位GND(即，地)。在一个实施例中，用于一个发射组152的选择信号SEL可以与用于随后的发射组 152 的 SEL15、SEL_8P5 和 PSEL 信号同步。例如，SEL(I)可以与 SEL15(2)、SEL_8P5 (2)和 PSEL(2)同步，并且SEL(2)可以与SEL15 (3)、SEL_8P5 (3) ^P PSEL(3)等同步。在其它实施 例中，用于一个发射组152的选择信号SEL可以以其它适当方式与用于一个或多个其它发 射组152的SEL15、SEL_8P5和PSEL信号同步或异步。在其它实施例中，发射组152(1) 152(M)中的每个可以具有不同数目的行和/
13或列。另外，在其它实施例中，每个发射组152可以在不同的行和/或列中具有不同数目的 发射单元70。 虽然已出于说明实施例的目的在本文中示出并描述了特定实施例，但本领域的技 术人员应认识到，在不脱离本公开的范围的情况下可以用多种替换和/或等价实现来代替 所示和所述的特定实施例。本领域的技术人员将很容易认识到，可以在很多种实施例中实 现本公开。本申请意图涵盖本文所讨论的公开实施例的任何修改或变更。因此，明确意图 是由权利要求及其等价物来限制本公开的范围。
权利要求
一种系统，包括发射电阻器；开关，其耦合到节点，并被配置为控制通过所述发射电阻器的电流；第一装置，其用于将所述节点预充电至第一电位；第一晶体管；以及第二装置，其用于至少跨越第一路径选择性地使所述节点放电至第二电位，所述第一路径在所述节点与所述第二电位之间仅具有所述第一晶体管。
2.权利要求1的系统，还包括 第二晶体管；以及第三装置，其用于跨越第二路径选择性地使所述节点放电至第二电位，所述第二路径 在所述节点与所述第二电位之间仅具有所述第二晶体管。
3.权利要求1的系统，还包括第三装置，其用于使被第一装置用来对所述节点预充电的信号衰减。
4.权利要求1的系统，还包括第三装置，其用于在第一预充电周期期间使第二装置偏置，以保证所述节点在第一预 充电周期之后的第二预充电周期之前充分地放电。
5.权利要求4的系统，还包括第四装置，其用于对用来使第二装置偏置的信号进行衰减。
6.权利要求1的系统，其中，第二装置响应于至少一个地址信号。
7.权利要求1的系统，其中，第二装置响应于数据信号。
8.权利要求1的系统，其中，所述开关包括具有连接到所述节点的栅极端子的晶体管。
9.一种方法，包括提供发射电阻器和开关，所述发射电阻器被配置为当被激励时使墨从喷嘴喷射，所述 开关用于控制施加至所述发射电阻器的能量；提供第一电路，其被配置为将所述开关的端子预充电至第一电位；以及 提供第二电路，其在所述开关被预充电至第一电位之后至少跨越第一路径选择性地将 所述开关的所述端子连接到第二电位，所述第一路径仅包括第一晶体管。
10.权利要求9的方法，其中，所述第一电位接通开关，而所述第二电位断开开关。
11.权利要求9的方法，其中，第一电路使用被第三电路衰减的至少一个信号将所述开 关的所述端子预充电至第一电位。
12.权利要求9的方法，其中，第二电路响应于选择信号和至少一个地址信号选择性地 将所述开关的所述端子连接到第二电位。
13.权利要求9的方法，其中，第二电路响应于选择信号和数据信号选择性地将所述开 关的所述端子连接到第二电位。
14.一种发射单元，包括 发射电阻器；开关，其连接到节点，并被配置为控制通过所述发射电阻器的电流； 预充电电路，其被配置为对所述节点预充电；以及第一晶体管，其具有连接到所述节点的第一端子和连接到参考电位的第二端子，且被2配置为选择性地使所述节点放电至参考电位。
15.权利要求14的发射单元，还包括第二晶体管，其具有连接到所述节点的第一端子和连接到所述参考电位的第二端子， 并被配置为选择性地使所述节点放电至参考电位。
16.权利要求15的发射单元，其中，第一晶体管被配置为响应于至少一个地址信号选 择性地使所述节点放电至参考电位，并且其中，第二晶体管被配置为响应于数据信号选择 性地使所述节点放电至参考电位。
17.权利要求14的发射单元，还包括分布式电平位移器，其被配置为由输入信号和经衰减的信号生成预充电信号，所述经 衰减的信号由所述输入信号生成；其中，所述预充电电路被配置为使用所述预充电信号对所述节点预充电。
18.权利要求17的发射单元，还包括缓冲电路，其被配置为被所述预充电信号偏置，并被配置为控制第一晶体管的操作。
19.权利要求14的发射单元，其中，使用CMOS工艺来形成所述发射电阻器、所述开关、 所述预充电电路和所述第一晶体管。
20.权利要求14的发射单元，其中，所述开关包括具有直接耦合到所述节点的栅极接 线的第二晶体管。
全文摘要
提供了一种系统，其包括用于将节点预充电至第一电位的第一装置和用于跨越在节点与第二电位之间仅具有一个晶体管的路径选择性地使节点放电至第二电位的第二装置，其中，所述节点耦合到被配置为控制通过发射电阻器的电流的开关。
文档编号B41J2/05GK101939169SQ200880126375
公开日2011年1月5日 申请日期2008年2月6日 优先权日2008年2月6日
发明者A·L·霍蔡尔, A·菲利普, D·梅克斯菲尔德, E·J·马, M·H·麦肯兹, M·P·黑内克 申请人:惠普开发有限公司